CN113806025B - 数据处理方法、系统、电子装置及存储介质 - Google Patents

数据处理方法、系统、电子装置及存储介质 Download PDF

Info

Publication number
CN113806025B
CN113806025B CN202010533951.0A CN202010533951A CN113806025B CN 113806025 B CN113806025 B CN 113806025B CN 202010533951 A CN202010533951 A CN 202010533951A CN 113806025 B CN113806025 B CN 113806025B
Authority
CN
China
Prior art keywords
thread
chip memory
performance
memory
user
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010533951.0A
Other languages
English (en)
Other versions
CN113806025A (zh
Inventor
陈文瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaihua Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Futaihua Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaihua Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Futaihua Industry Shenzhen Co Ltd
Priority to CN202010533951.0A priority Critical patent/CN113806025B/zh
Priority to US17/344,102 priority patent/US20210389985A1/en
Publication of CN113806025A publication Critical patent/CN113806025A/zh
Application granted granted Critical
Publication of CN113806025B publication Critical patent/CN113806025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明提供一种数据处理方法，包括选择下一个执行的线程；判断选择的线程是否为高效能线程；当所述选择的线程是高效能线程时，确认片内存储器的使用者是否为所选择的高效能线程；当所述片内存储器的使用者不是所述选择的高效能线程时，备份所述片内存储器中的内容至所述使用者对应的线程的堆栈内存中；备份所述选择的线程的堆栈内存中的内容至所述片内存储器中；更新所述片内存储器的使用者为所述选择的线程；将所述片内存储器中的内容存入CPU寄存器中完成上下文切换；及执行所述选择的线程。本发明还提供一种数据处理系统、电子装置及计算机可读存储介质。本发明能够提高数据处理速度。

Description

数据处理方法、系统、电子装置及存储介质
技术领域
本发明涉及计算机技术领域，具体涉及一种数据处理方法、系统、电子装置及存储介质。
背景技术
在许多(如果不是大多数)应用微控制器必须提供任务切换和多线程功能。某些时间紧迫事件(例如，计时器，通信端口或外部电路的中断)会中断微控制器中当时使用的微处理器所做的任何事情，并重新定向微处理器以执行更高优先级的任务。现有的微控制器在实时任务切换和多线程处理时，容易出现处理速度变慢的情况。
发明内容
鉴于以上问题，本发明提出一种数据处理方法、系统、电子装置及存储介质，以提高数据处理的速度。
本申请的第一方面提供一种数据处理方法，所述方法包括：
选择下一个执行的线程；
判断选择的线程是否为高效能线程；
当所述选择的线程是高效能线程时，确认片内存储器的使用者是否为所选择的高效能线程；
当所述片内存储器的使用者不是所述选择的高效能线程时，备份所述片内存储器中的内容至所述使用者对应的线程的堆栈内存中；
备份所述选择的线程的堆栈内存中的内容至所述片内存储器中；
更新所述片内存储器的使用者为所述选择的线程；
将所述片内存储器中的内容存入CPU寄存器中完成上下文切换；及
执行所述选择的线程。
优选地，所述方法还包括：
当所述选择的线程不是高效能线程时，将所述选择的线程的堆栈内存中的内容存入所述CPU寄存器中完成上下文切换；
执行所述选择的线程。
优选地，所述方法还包括：
当所述片内存储器的使用者是所述选择的高效能线程时，将所述片内存储器中的内容存入CPU寄存器中完成上下文切换；及
执行所述选择的线程。
优选地，在选择下一个执行的线程后，所述方法还包括：
判断当前执行的线程是否为最高优先级线程；
若当前执行的线程不是最高优先级线程，存入当前CPU寄存器中的内容至所述当前执行的线程的堆栈内存中；
若当前执行的线程是所述最高优先级线程，继续执行当前的线程。
优选地，所述判断选择的线程是否为高效能线程包括：
通过查看所述选择的线程是否存在标记来确认所述下一个执行的线程是否为高效能线程；
当所述选择的线程中存在标记时，确认下一个执行的线程是高效能线程；
当所述选择的线程中不存在标记时，确认下一个执行的线程不是高效能线程。
优选地，通过更新所述片内存储器的占用参数为所述选择的线程对应的参数，以更新所述片内存储器的使用者为所述选择的线程。
优选地，所述高效能线程为在线程活动期间需要加速局部变量访问的线程。
本申请的第二方面提供一种数据处理系统，所述系统包括：
选择模块，用于选择下一个执行的线程；
判断模块，用于判断选择的线程是否为高效能线程；
所述判断模块，还用于当所述选择的线程是高效能线程时，确认片内存储器的使用者是否为所选择的高效能线程；
备份模块，用于当所述片内存储器的使用者不是所述选择的高效能线程时，备份所述片内存储器中的内容至所述使用者对应的线程的堆栈内存中；
所述备份模块，还用于备份所述选择的线程的堆栈内存中的内容至所述片内存储器中；
更新模块，用于更新所述片内存储器的使用者为所述选择的线程；
处理模块，用于将所述片内存储器中的内容存入CPU寄存器中完成上下文切换；及
所述处理模块，还用于执行所述选择的线程。
本发明第三方面提供一种电子装置，所述电子装置包括：处理器；以及存储器，所述存储器中存储有多个程序模块，所述多个程序模块由所述处理器加载并执行如上所述的数据处理方法。
本发明第四方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如前所述的数据处理方法。
本发明提供的数据处理方法、系统、装置及介质，本申请提供的数据处理方法，可以根据线程的类型来选择是否通过所述片内存储器来执行线程之间的上下文切换。当线程的类型为高效能线程时，通过所述片内存储器执行所述上下文切换。由于所述片内存储器具有高速处理的特点，从而实现加速数据处理的效果。
附图说明
图1是本发明一实施例所提供的数据处理方法的流程示意图。
图2是本发明一实施例所提供的数据处理系统示意图。
图3是本发明一实施方式提供的电子装置架构示意图。
具体实施方式
为了能够更清楚地理解本发明的所述目的、特征和优点，下面结合附图和具体实施例对本发明进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本发明，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
请参阅图1，图1为本发明一个实施例提供的数据处理方法的流程示意图。根据不同的需求，所述流程图中步骤的顺序可以改变，某些步骤可以省略。为了便于说明，仅示出了与本发明实施例相关的部分。本发明实施例的数据处理方法应用在电子装置中。所述对于需要进数据处理的电子装置，可以直接在电子装置上集成本发明的方法所提供的数据处理功能，或者安装用于实现本发明的数据处理方法的客户端。再如，本发明所提供的数据处理方法还可以以软件开发工具包(Software Development Kit，SDK)的形式运行在服务器等设备上，以SDK的形式提供数据处理功能的接口，电子装置或其他设备通过提供的接口即可实现数据处理功能。所述数据处理方法包括以下步骤。
步骤S1、选择下一个执行的线程。
在本实施例中，当中断服务结束时或系统调用时，启动调度器来调度线程执行任务，所述调度器选择下一个执行的线程。
步骤S2、判断当前执行的线程是否为最高优先级线程。当所述当前执行的线程为最高优先级线程时，流程进入步骤S3；当所述当前执行的线程不是最高优先级线程时，流程进入步骤S4。
在调度器调度线程的过程中，可以根据线程的优先级来选择下一个执行的线程。所述优先级作为可供调度器调度使用的参数。在本实施方式中，通过判断当前执行的线程是否为最高优先级线程，来确认当前执行的线程是否为选择的线程。若当前执行的线程为最高优先级线程时，确认当前执行的线程是所述选择的线程，流程进入步骤S3；若当前执行的线程不是最高优先级线程时，确认当前执行的线程不是所述选择的线程，流程进入步骤S4。
步骤S3、继续执行当前的线程。
在本实施方式中，若当前执行的线程是最高优先级线程时，继续执行当前的线程。
步骤S4、存入当前CPU寄存器中的内容至所述当前执行的线程的堆栈内存中。
由于可能当前执行的线程的任务并没有执行完毕，所以在后文进行切换时需要保存线程的运行状态，以便下次重新切换回来时能够继续切换之前的状态运行。举个简单的例子：比如一个线程A正在读取一个文件的内容，正读到文件的一半，此时需要暂停线程A，转去执行线程B，当再次切换回来执行线程A的时候，我们不希望线程A又从文件的开头来读取。因此，需要保存当前执行的线程的内容。
当线程在上下文切换的过程中需要保存当前线程Id、线程状态、堆栈、寄存器状态等信息。其中寄存器主要包括SP、PC和EAX等寄存器，其主要功能如下：SP为堆栈指针，指向当前栈的栈顶地址；PC为程序计数器，存储下一条将要执行的指令；EAX为累加寄存器，用于加法乘法的缺省寄存器。
在本实施方式中，当前CPU寄存器中的内容包括堆栈指针和寄存器状态。
步骤S5、判断选择的线程是否为高效能线程。当所述选择的线程不是高效能线程时，进入步骤S6；当所述选择的线程是高效能线程时，进入步骤S8。
在本实施方式中，一个任务可以包括多个线程，所述多个线程中包括多个高效能线程和非高效能线程。所述高效能线程是指在线程活动期间需要加速局部变量访问的线程。开发人员需要在线程初始化期间定义哪些线程是高效能线程。具体地，在创建线程时，根据线程执行内容确认创建的线程是否为高效能线程。当确认创建的线程为高效能线程时，标记创建的线程为高效能线程，并将标记后的高效能线程添加至线程列表；当确认创建的线程不是高效能线程时，添加创建的线程至线程列表。
在本实施方式中，通过查看所述选择的线程是否存在标记来确认所述下一个执行的线程是否为高效能线程。当所述选择的线程中存在标记时，确认下一个执行的线程是高效能线程；当所述选择的线程中不存在标记时，确认下一个执行的线程不是高效能线程。
步骤S6、将所述选择的线程的堆栈内存中的内容存入所述CPU寄存器中。
当所述选择的线程不是高效能线程时，将所述选择的线程的内容(如PC、SP和其他寄存器等)从所述选择的线程的堆栈内存中复制到所述CPU寄存器中，以完成上下文切换。
步骤S7、执行所述选择的线程。
在本实施方式中，当确认选择的线程不是高效能线程时，完成当前的线程与选择的线程之间的上下文切换后，执行所述选择的线程。
步骤S8、确认所述片内存储器的使用者是否为所选择的高效能线程。当所述片内存储器的使用者是所选择的高效能线程时，流程进入步骤S9；当所述片内存储器的使用者不是所选择的高效能线程时，流程进入步骤S10。
在本实施方式中，当所述选择的线程为高效能线程时，需要通过片内存储器对选择的线程进行上下文切换。但是在切换前，需要确认所述片内存储器的使用者是否为所选择的高效能线程。
步骤S9、将片内存储器中的内容存入所述CPU寄存器中，之后流程进入步骤S7。
在本实施方式中，当所述片内存储器的使用者是所选择的高效能线程时，直接将所述片内存储器中的内容存入CPU寄存器中，以完成所述上下文切换，之后执行所选择的高效能线程。
步骤S10、备份所述片内存储器中的内容至所述使用者对应的线程的堆栈内存中。
在本实施方式中，当所述片内存储器的使用者不是所选择的高效能线程时，需要将所述片内存储器中的内容备份至当前片内存储器的使用者对应的线程的堆栈内存中。需要说明的是，每一个线程都有自身的堆栈内存。为了保证数据不丢失，需要先备份所述片内存储器中的内容至所述使用者对应的线程的堆栈内存中。
步骤S11、备份所述选择的线程的堆栈内存中的内容至所述片内存储器中。
在本实施方式中，所述片内存储器具有小而高速的特点，可以作为多个线程共享的堆栈内存。当所述选择的线程为高效能线程时，需要所述片内存储器来执行，可以加速数据存取。将片内存储器中的内容备份至所述使用者对应的线程的堆栈内存中后，将选择的线程的内容载入到所述片内存储器中，以通过所述片内存储器处理所述选择的线程。
步骤S12、更新所述片内存储器的使用者为所述选择的线程，之后流程进入步骤S9。
在本实施方式中，在备份所述选择的线程的堆栈内存中的内容至所述片内存储器中后，还需要更新所述片内存储器的使用者为所述选择的线程。再将所述片内存储器中的内容存入CPU寄存器中以完成上下文切换，之后再执行所述选择的线程。
在本实施方式中，可以通过更新所述片内存储器的占用参数为所述选择的线程对应的参数。
在本实施例中，所述片内存储器包括占用参数，所述占用参数与线程对应。当载入所述选择的线程的内容至所述片内存储器中后，更新所述片内存储器的占用参数为所述选择的线程对应的参数，以确认所述片内存储器被所述选择的线程占用。
举例而言，若当前执行的线程C为非高效能线程，而下一个执行的线程N为高效能线程时，先确认片内存储器中当前的使用者P是否为高效能线程。若所述片内存储器中当前的使用者P是高效能线程时，则需要将所述片内存储器中的内容存入CPU寄存器以完成上下文切换。若所述片内存储器中当前的使用者P不是高效能线程时，需要先将所述片内存储器中的内容备份至所述使用者P对应的线程的堆栈内存中。再将线程N的堆栈内存中的内容备份到所述片内存储器中，并更新所述片内存储器的使用者为所述线程N，之后将所述片内存储器中的内容存入CPU寄存器中以完成上下文切换。如此，可以根据线程的类型来选择是否通过所述片内存储器来执行。例如，当线程的类型为高效能线程时，通过所述片内存储器来执行。由于所述片内存储器具有高速处理的特点，从而实现加速数据处理的效果。
图1详细介绍了本发明的数据处理方法，通过所述方法，能够提高数据处理速度。下面结合图2和图3，对实现所述数据处理方法的软件系统的功能模块以及硬件装置架构进行介绍。应所述了解，所述实施例仅为说明之用，在专利申请范围上并不受此结构的限制。
图2为本发明一实施方式提供的数据处理系统的功能模块图。
在一些实施方式中，所述数据处理系统20可以包括多个由程序代码段所组成的功能模块。所述数据处理系统20中的各个程序段的程序代码可以存储于电子装置的存储器中，并由电子装置中的至少一个处理器所执行，以实现快速处理数据的功能。
参考图2，本实施方式中，数据处理系统20根据其所执行的功能，可以被划分为多个功能模块，所述各个功能模块用于执行图1对应实施方式中的各个步骤，以实现加速数据处理的功能。本实施方式中，所述数据处理系统20的功能模块包括：选择模块201、判断模块202、备份模块203、更新模块204和处理模块205。各个功能模块的功能将在下面的实施例中进行详述。
所述选择模块201用于选择下一个执行的线程。
在本实施例中，当中断服务结束时或系统调用时，启动调度器来调度线程执行任务，所述调度器选择下一个执行的线程。
所述判断模块202用于判断当前执行的线程是否为最高优先级线程。
在调度器调度线程的过程中，可以根据线程的优先级来选择下一个执行的线程。所述优先级作为可供调度器调度使用的参数。在本实施方式中，通过判断当前执行的线程是否为最高优先级线程，来确认当前执行的线程是否为选择的线程。若当前执行的线程为最高优先级线程时，确认当前执行的线程是所述选择的线程；若当前执行的线程不是最高优先级线程时，确认当前执行的线程不是所述选择的线程。
处理模块205用于继续执行当前的线程。
在本实施方式中，若当前执行的线程是最高优先级线程时，继续执行当前的线程。
处理模块205还用于存入当前CPU寄存器中的内容至所述当前执行的线程的堆栈内存中。
由于可能当前执行的线程的任务并没有执行完毕，所以在后文进行切换时需要保存线程的运行状态，以便下次重新切换回来时能够继续切换之前的状态运行。举个简单的例子：比如一个线程A正在读取一个文件的内容，正读到文件的一半，此时需要暂停线程A，转去执行线程B，当再次切换回来执行线程A的时候，我们不希望线程A又从文件的开头来读取。因此，需要保存当前执行的线程的内容。
当线程在上下文切换的过程中需要保存当前线程Id、线程状态、堆栈、寄存器状态等信息。其中寄存器主要包括SP、PC和EAX等寄存器，其主要功能如下：SP为堆栈指针，指向当前栈的栈顶地址；PC为程序计数器，存储下一条将要执行的指令；EAX为累加寄存器，用于加法乘法的缺省寄存器。
在本实施方式中，当前CPU寄存器中的内容包括堆栈指针和寄存器状态。
判断模块202用于判断选择的线程是否为高效能线程。
在本实施方式中，一个任务可以包括多个线程，所述多个线程中包括多个高效能线程和非高效能线程。所述高效能线程是指在线程活动期间需要加速局部变量访问的线程。开发人员需要在线程初始化期间定义哪些线程是高效能线程。具体地，在创建线程时，根据线程执行内容确认创建的线程是否为高效能线程。当确认创建的线程为高效能线程时，标记创建的线程为高效能线程，并将标记后的高效能线程添加至线程列表；当确认创建的线程不是高效能线程时，添加创建的线程至线程列表。
在本实施方式中，通过查看所述选择的线程是否存在标记来确认所述下一个执行的线程是否为高效能线程。当所述选择的线程中存在标记时，确认下一个执行的线程是高效能线程；当所述选择的线程中不存在标记时，确认下一个执行的线程不是高效能线程。
所述处理模块205还用于将所述选择的线程的堆栈内存中的内容存入所述CPU寄存器中。
当所述选择的线程不是高效能线程时，将所述选择的线程的内容(如PC、SP和其他寄存器等)从所述选择的线程的堆栈内存中复制到所述CPU寄存器中，以完成上下文切换。
所述处理模块205还用于执行所述选择的线程。
在本实施方式中，当确认选择的线程不是高效能线程时，完成当前的线程与选择的线程之间的上下文切换后，执行所述选择的线程。
所述判断模块202还用于确认所述片内存储器的使用者是否为所选择的高效能线程。
在本实施方式中，当所述选择的线程为高效能线程时，需要通过片内存储器对选择的线程进行上下文切换。但是在切换前，需要确认所述片内存储器的使用者是否为所选择的高效能线程。
所述处理模块205还用于将片内存储器中的内容存入所述CPU寄存器中。
在本实施方式中，当所述片内存储器的使用者是所选择的高效能线程时，直接将所述片内存储器中的内容存入CPU寄存器中，以完成所述上下文切换，之后执行所选择的高效能线程。
所述备份模块203用于备份所述片内存储器中的内容至所述使用者对应的线程的堆栈内存中。
在本实施方式中，当所述片内存储器的使用者不是所选择的高效能线程时，需要将所述片内存储器中的内容备份至当前片内存储器的使用者对应的线程的堆栈内存中。需要说明的是，每一个线程都有自身的堆栈内存。为了保证数据不丢失，需要先备份所述片内存储器中的内容至所述使用者对应的线程的堆栈内存中。
所述备份模块203用于备份所述选择的线程的堆栈内存中的内容至所述片内存储器中。
在本实施方式中，所述片内存储器具有小而高速的特点，可以作为多个线程共享的堆栈内存。当所述选择的线程为高效能线程时，需要所述片内存储器来执行，可以加速数据存取。将片内存储器中的内容备份至所述使用者对应的线程的堆栈内存中后，将选择的线程的内容载入到所述片内存储器中，以通过所述片内存储器处理所述选择的线程。
所述更新模块204用于更新所述片内存储器的使用者为所述选择的线程。
在本实施方式中，在备份所述选择的线程的堆栈内存中的内容至所述片内存储器中后，还需要更新所述片内存储器的使用者为所述选择的线程。再将所述片内存储器中的内容存入CPU寄存器中以完成上下文切换，之后再执行所述选择的线程。
在本实施方式中，可以通过更新所述片内存储器的占用参数为所述选择的线程对应的参数。
在本实施例中，所述片内存储器包括占用参数，所述占用参数与线程对应。当载入所述选择的线程的内容至所述片内存储器中后，更新所述片内存储器的占用参数为所述选择的线程对应的参数，以确认所述片内存储器被所述选择的线程占用。
图3为本发明一实施方式提供的电子装置的功能模块示意图。所述电子装置1包括存储器11、处理器12以及存储在所述存储器11中并可在所述处理器12上运行的计算机程序13，例如数据处理的程序。
在本实施方式中，所述电子装置1可以是但不限于智能手机、平板电脑、计算机设备、服务器等。
所述处理器12执行所述计算机程序13时实现所述方法实施例中数据处理方法的步骤。或者，所述处理器12执行所述计算机程序13实现所述系统实施例中各模块/单元的功能。
示例性的，所述计算机程序13可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器11中，并由所述处理器12执行，以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，所述指令段用于描述所述计算机程序13在所述电子装置1中的执行过程。例如，所述计算机程序13可以被分割成图2中的模块201-205。
所述选择模块201用于选择下一个执行的线程；
所述判断模块202用于判断选择的线程是否为高效能线程；
所述判断模块，还用于当所述选择的线程是高效能线程时，确认片内存储器的使用者是否为所选择的高效能线程；
所述备份模块203用于当所述片内存储器的使用者不是所述选择的高效能线程时，备份所述片内存储器中的内容至所述使用者对应的线程的堆栈内存中；
所述备份模块203还用于备份所述选择的线程的堆栈内存中的内容至所述片内存储器中；
所述更新模块204用于更新所述片内存储器的使用者为所述选择的线程；
所述处理模块205用于将所述片内存储器中的内容存入CPU寄存器中完成上下文切换；及
所述处理模块205还用于执行所述选择的线程。
本领域技术人员可以理解，所述示意图3仅仅是电子装置1的示例，并不构成对电子装置1的限定，电子装置1可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述电子装置1还可以包括输入输出设备等。
所称处理器12可以是中央处理单元(Central Processing Unit，CPU)，还可以包括其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者所述处理器也可以是任何常规的处理器等，所述处理器12是所述电子装置1的控制中心，利用各种接口和线路连接整个电子装置1的各个部分。
所述存储器11可用于存储所述计算机程序13和/或模块/单元，所述处理器12通过运行或执行存储在所述存储器11内的计算机程序和/或模块/单元，以及调用存储在存储器11内的数据，实现所述电子装置1的各种功能。存储器11可以包括外部存储介质，也可以包括内存。此外，存储器11可以包括高速随机存取存储器，还可以包括非易失性存储器，例如硬盘、内存、插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(SecureDigital,SD)卡，闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
所述电子装置1集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现所述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，所述计算机程序在被处理器执行时，可实现所述各个方法实施例的步骤。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (9)

1.一种数据处理方法，其特征在于，所述方法包括：
选择下一个执行的线程；
判断选择的线程是否为高效能线程，所述高效能线程为在线程活动期间需要加速局部变量访问的线程；
当所述选择的线程是高效能线程时，确认片内存储器的使用者是否为所选择的高效能线程；
当所述片内存储器的使用者不是所述选择的高效能线程时，备份所述片内存储器中的内容至所述使用者对应的线程的堆栈内存中；
备份所述选择的线程的堆栈内存中的内容至所述片内存储器中；
更新所述片内存储器的使用者为所述选择的线程；
将所述片内存储器中的内容存入CPU寄存器中完成上下文切换；及
执行所述选择的线程。
2.如权利要求1所述的数据处理方法，其特征在于，所述方法还包括：
当所述选择的线程不是高效能线程时，将所述选择的线程的堆栈内存中的内容存入所述CPU寄存器中完成上下文切换；
执行所述选择的线程。
3.如权利要求2所述的数据处理方法，其特征在于，所述方法还包括：
当所述片内存储器的使用者是所述选择的高效能线程时，将所述片内存储器中的内容存入CPU寄存器中完成上下文切换；及
执行所述选择的线程。
4.如权利要求1所述的数据处理方法，其特征在于，在选择下一个执行的线程后，所述方法还包括：
判断当前执行的线程是否为最高优先级线程；
若当前执行的线程不是最高优先级线程，存入当前CPU寄存器中的内容至所述当前执行的线程的堆栈内存中；
若当前执行的线程是所述最高优先级线程，继续执行当前的线程。
5.如权利要求3所述的数据处理方法，其特征在于，所述判断选择的线程是否为高效能线程包括：
通过查看所述选择的线程是否存在标记来确认所述下一个执行的线程是否为高效能线程；
当所述选择的线程中存在标记时，确认下一个执行的线程是高效能线程；
当所述选择的线程中不存在标记时，确认下一个执行的线程不是高效能线程。
6.如权利要求1所述的数据处理方法，其特征在于，通过更新所述片内存储器的占用参数为所述选择的线程对应的参数，以更新所述片内存储器的使用者为所述选择的线程。
7.一种数据处理系统，其特征在于，所述系统包括：
选择模块，用于选择下一个执行的线程；
判断模块，用于判断选择的线程是否为高效能线程，所述高效能线程为在线程活动期间需要加速局部变量访问的线程；
所述判断模块，还用于当所述选择的线程是高效能线程时，确认片内存储器的使用者是否为所选择的高效能线程；
备份模块，用于当所述片内存储器的使用者不是所述选择的高效能线程时，备份所述片内存储器中的内容至所述使用者对应的线程的堆栈内存中；
所述备份模块，还用于备份所述选择的线程的堆栈内存中的内容至所述片内存储器中；
更新模块，用于更新所述片内存储器的使用者为所述选择的线程；
处理模块，用于将所述片内存储器中的内容存入CPU寄存器中完成上下文切换；及
所述处理模块，还用于执行所述选择的线程。
8.一种电子装置，其特征在于，所述电子装置包括：
处理器；以及
存储器，所述存储器中存储有多个程序模块，所述多个程序模块由所述处理器加载并执行如权利要求1至6中任意一项所述的数据处理方法。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至6中任意一项所述的数据处理方法。
CN202010533951.0A 2020-06-12 2020-06-12 数据处理方法、系统、电子装置及存储介质 Active CN113806025B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010533951.0A CN113806025B (zh) 2020-06-12 2020-06-12 数据处理方法、系统、电子装置及存储介质
US17/344,102 US20210389985A1 (en) 2020-06-12 2021-06-10 Data processing method, electronic device, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010533951.0A CN113806025B (zh) 2020-06-12 2020-06-12 数据处理方法、系统、电子装置及存储介质

Publications (2)

Publication Number Publication Date
CN113806025A CN113806025A (zh) 2021-12-17
CN113806025B true CN113806025B (zh) 2023-08-18

Family

ID=78825532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010533951.0A Active CN113806025B (zh) 2020-06-12 2020-06-12 数据处理方法、系统、电子装置及存储介质

Country Status (2)

Country Link
US (1) US20210389985A1 (zh)
CN (1) CN113806025B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1801101A (zh) * 2006-01-17 2006-07-12 浙江大学 Java操作系统中线程的实现和线程状态切换的方法
CN1975677A (zh) * 2005-12-01 2007-06-06 国际商业机器公司 用于提供无上下文切换属性的方法和系统
CN104081315A (zh) * 2011-12-15 2014-10-01 英特尔公司 包括线程合并的用于能效和节能的方法、装置和系统
CN104838355A (zh) * 2012-12-21 2015-08-12 英特尔公司 用于在多线程计算机系统中提供高性能和公平的机制
CN105955809A (zh) * 2016-04-25 2016-09-21 深圳市万普拉斯科技有限公司 线程调度方法和系统
CN106406991A (zh) * 2016-08-30 2017-02-15 西安航天华迅科技有限公司 一种ThreadX操作系统在ARM处理器上的运行方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639366B2 (ja) * 1995-11-29 2005-04-20 富士通株式会社 アドレス空間共有システム
US7805573B1 (en) * 2005-12-20 2010-09-28 Nvidia Corporation Multi-threaded stack cache
US20130246761A1 (en) * 2012-03-13 2013-09-19 International Business Machines Corporation Register sharing in an extended processor architecture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1975677A (zh) * 2005-12-01 2007-06-06 国际商业机器公司 用于提供无上下文切换属性的方法和系统
CN1801101A (zh) * 2006-01-17 2006-07-12 浙江大学 Java操作系统中线程的实现和线程状态切换的方法
CN104081315A (zh) * 2011-12-15 2014-10-01 英特尔公司 包括线程合并的用于能效和节能的方法、装置和系统
CN104838355A (zh) * 2012-12-21 2015-08-12 英特尔公司 用于在多线程计算机系统中提供高性能和公平的机制
CN105955809A (zh) * 2016-04-25 2016-09-21 深圳市万普拉斯科技有限公司 线程调度方法和系统
CN106406991A (zh) * 2016-08-30 2017-02-15 西安航天华迅科技有限公司 一种ThreadX操作系统在ARM处理器上的运行方法

Also Published As

Publication number Publication date
US20210389985A1 (en) 2021-12-16
CN113806025A (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
JP2006502470A (ja) 複数のレジスタ・コンテキストを有するデータ処理システムおよび該システムのための方法
US9043806B2 (en) Information processing device and task switching method
CN113742237B (zh) 程序调试方法、装置、设备以及存储介质
CN114168271B (zh) 一种任务调度方法、电子设备及存储介质
CN112395093A (zh) 多线程数据处理方法、装置、电子设备及可读存储介质
EP3265921B1 (en) Microcontroller or microprocessor with dual mode interrupt
CN115033352A (zh) 多核处理器任务调度方法、装置及设备、存储介质
US20070130386A1 (en) DMA chain
CN111104178A (zh) 一种动态库加载方法、终端装置及存储介质
JP3970609B2 (ja) プロセッサシステム
US6832266B1 (en) Simplified microkernel application programming interface
CN113806025B (zh) 数据处理方法、系统、电子装置及存储介质
CN101873257B (zh) 一种接收报文的方法及系统
JP2008537248A (ja) デジタルシグナルプロセッサ上でのマルチタスクの実施
CN108228273B (zh) 一种执行可执行文件的方法及设备
US6493781B1 (en) Servicing of interrupts with stored and restored flags
CN112988355B (zh) 程序任务的调度方法、装置、终端设备及可读存储介质
TWI748513B (zh) 資料處理方法、系統、電子裝置及存儲介質
CN114625502A (zh) 一种投词任务处理方法、装置、存储介质和电子设备
CN110083469B (zh) 一种异构硬件组织运行统一内核方法及系统
CN108804221B (zh) 基于xip方式的嵌入式系统及其资源优化方法
CN117193979B (zh) 基于独立中断栈的任务处理方法、装置、终端设备及介质
US20030028756A1 (en) Programmable unit
CN108664393B (zh) 一种多服务器资源池兼容性测试与修正方法
US20040103269A1 (en) Processor context register mapping

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant