CN113794466A - 基于单极性晶体管的压控振荡器及模数转换器 - Google Patents

基于单极性晶体管的压控振荡器及模数转换器 Download PDF

Info

Publication number
CN113794466A
CN113794466A CN202111003878.7A CN202111003878A CN113794466A CN 113794466 A CN113794466 A CN 113794466A CN 202111003878 A CN202111003878 A CN 202111003878A CN 113794466 A CN113794466 A CN 113794466A
Authority
CN
China
Prior art keywords
transistor
voltage
controlled oscillator
electrode
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111003878.7A
Other languages
English (en)
Inventor
徐煜明
陈荣盛
吴朝晖
李斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202111003878.7A priority Critical patent/CN113794466A/zh
Publication of CN113794466A publication Critical patent/CN113794466A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明公开了一种基于单极性晶体管的压控振荡器及模数转换器，其中压控振荡器包括：环形振荡器；延时单元，包括第一晶体管、第二晶体管和第一电容；第一晶体管的漏极连接电源电压VDD，第一晶体管的源极与第二晶体管的漏极连接，第二晶体管的源极接地，第二晶体管的漏极通过第一电容接地；第二晶体管的漏极连接至环形振荡器的输入端，环形振荡器的输出端连接至第一晶体管的栅极，第二晶体管的栅极连接控制电压Vctrl；第一晶体管工作在饱和区，第二晶体管工作在深三极管区；延时单元的延时远大于环形振荡器的延时。本发明提出一种仅使用n管或p管来设计压控振荡器的方案，满足特殊工艺上的要求，可广泛应用于半导体集成电路领域。

Description

基于单极性晶体管的压控振荡器及模数转换器
技术领域
本发明涉及半导体集成电路领域，尤其涉及一种基于单极性晶体管的压控振荡器及模数转换器。
背景技术
众所周知，标准硅基互补氧化物半导体(CMOS)技术是互补性晶体管(同时有n管和p管)。然而一些特殊工艺如薄膜晶体管、氮化镓工艺等往往是单极性晶体管(只有n管或p管)。对这些工艺而言，传统的CMOS电路设计技术不再适用。因此，有必要针对这些工艺开发出仅使用n或p管的电路。
压控振荡器(VCO)是一个重要电路模块，被广泛运用于各种功能电路中，包括构成模数转换器(ADC)，但目前尚没有针对单极性晶体管设计的压控振荡器的技术方案。
发明内容
为至少一定程度上解决现有技术中存在的技术问题之一，本发明的目的在于提供一种基于单极性晶体管的压控振荡器及模数转换器。
本发明所采用的技术方案是：
一种基于单极性晶体管的压控振荡器，包括：
环形振荡器，包括n个依次连接的反相器，其中n为奇数；所述反相器由多个同一极性的晶体管组成；
延时单元，包括第一晶体管、第二晶体管和第一电容；
所述第一晶体管的漏极连接电源电压VDD，所述第一晶体管的源极与所述第二晶体管的漏极连接，所述第二晶体管的源极接地，所述第二晶体管的漏极通过所述第一电容接地；
所述第二晶体管的漏极连接至所述环形振荡器的输入端，所述环形振荡器的输出端连接至所述第一晶体管的栅极，所述第二晶体管的栅极连接控制电压Vctrl；
沿着所述环形振荡器的输入端至所述环形振荡器的输出端的方向，获取第m个反相器的输出端作为所述压控振荡器的输出端，其中m为奇数，且m＜n-1；
所述第一晶体管工作在饱和区，所述第二晶体管工作在深三极管区；所述延时单元的延时远大于所述环形振荡器的延时。
进一步地，所述m＝n-2。
进一步地，所述压控振荡器还包括电平抬升电路；
所述电平抬升电路用于抬升所述控制电压Vctrl的电压，以使控制电压Vctrl满足：Vctrl>VDD-Vth，其中Vth为晶体管的阈值电压。
进一步地，所述电平抬升电路包括第三晶体管和第四晶体管；
所述第三晶体管的栅极作为所述电平抬升电路的输入端，所述第三晶体管的源极接地，所述第三晶体管的的漏极与所述第四晶体管的源极连接，所述第四晶体管的栅极和所述第四晶体管的漏极均连接至偏置电压VSS；
所述第三晶体管的漏极输出所述控制电压Vctrl，所述偏置电压VSS＞电源电压VDD。
进一步地，所述反相器包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；
所述第五晶体管的栅极和所述第五晶体管的漏极均连接至偏置电压VSS，所述第五晶体管的源极与所述第六晶体管的漏极连接，所述第六晶体管的源极接地；
所述第七晶体管的漏极连接电源电压VDD，所述第七晶体管的栅极与所述第五晶体管的源极连接，所述第七晶体管的源极与所述第八晶体管的漏极连接，所述第八晶体管的源极接地；
所述第六晶体管的栅极和所述第八晶体管的栅极连接，且作为所述反相器的输入端，所述第七晶体管的源极作为所述反相器的输出端。
进一步地，所述压控振荡器的输出频率的表达式为：
Figure BDA0003236483730000021
其中，TRO为环形振荡器的延时，TDELAY为延时单元的延时，μCox为晶体管的参数，
Figure BDA0003236483730000022
为第二晶体管的宽长比，Vctrl为控制电压，Vth为晶体管的阈值电压，C为第一电容。
进一步地，所述第一晶体管的宽长比远大于所述第二晶体管的宽长比。
本发明所采用的另一技术方案是：
一种模数转换器，包括：
跟随保持电路，包括第九晶体管和第二电容，所述第九晶体管的栅极连接时钟信号Clk，所述第九晶体管的漏极连接输入信号，所述第九晶体管的源极通过第二电容接地；
压控振荡器，所述压控振荡器的输入端与所述第九晶体管的源极连接，用于根据所述第九晶体管的源极的电压输出脉冲信号；
计数器，所述计数器的使能端连接时钟信号Clk，用于对所述压控振荡器的输出脉冲进行计数；
输出触发器，用于在接收到所述时钟信号Clk的触发后，对上一周期计数器的输出信号进行锁存；
所述压控振荡器采用如上所述的一种基于单极性晶体管的压控振荡器来实现。
进一步地，所述模数转换器的分辨率N通过以下公式计算获得：
Figure BDA0003236483730000031
其中，fmax为压控振荡器的最大振荡频率，fmin为压控振荡器的最小振荡频率，ferror为压控振荡器的最大线性误差。
进一步地，所述跟随保持电路的保持时间TH满足以下条件：
Figure BDA0003236483730000032
其中，ferror为压控振荡器的最大线性误差。
本发明的有益效果是：本发明提出一种仅使用n管或p管来设计压控振荡器的方案，满足特殊工艺上的要求。另外，在单极性晶体管设计的压控振荡器的基础上，进一步设计模数转换器。
附图说明
为了更清楚地说明本发明实施例或者现有技术中的技术方案，下面对本发明实施例或者现有技术中的相关技术方案附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例，对于本领域的技术人员而言，在无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。
图1是本发明实施例中一种基于单极性晶体管的压控振荡器的电路图；
图2是本发明实施例中压控振荡器的节点Va、Vb的波形图；
图3是本发明实施例中带有电平抬升电路的压控振荡器的电路图；
图4是本发明实施例中抬升电路电压转移特性曲线示意图；
图5是本发明实施例中一种模式转换器的电路图；
图6是本发明实施例中模式转换器的时序示意图；
图7是本发明实施例中压控振荡器的线性误差示意图；
图8是本发明实施例中反相器的电路图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
本实施例提供一种仅使用n管的VCO电路设计，然后在VCO电路的基础上实现ADC设计。需要注意的是，本实施例仅以纯n型电路为例进行讨论，但是提出的技术方案也适用于纯p型电路。对于纯p型电路，只需将本发明电路上下翻转即可，因此不再做详述。
如图1所示，本实施例提供一种基于单极性晶体管的压控振荡器，包括：
环形振荡器，包括n个依次连接的反相器，其中n为奇数；
延时单元，包括第一晶体管T1、第二晶体管T2和第一电容C1；
第一晶体管T1的漏极连接电源电压VDD，第一晶体管T1的源极与第二晶体管T2的漏极连接，第二晶体管T2的源极接地，第二晶体管T2的漏极通过第一电容C1接地；
第二晶体管T2的漏极连接至环形振荡器的输入端，环形振荡器的输出端连接至第一晶体管T1的栅极，第二晶体管T2的栅极连接控制电压Vctrl；
沿着环形振荡器的输入端至环形振荡器的输出端的方向，获取第m个反相器的输出端作为压控振荡器的输出端，其中m为奇数，且m＜n-1；
第一晶体管T1工作在饱和区，第二晶体管T2工作在深三极管区；延时单元的延时远大于环形振荡器的延时。
在本实施例中，在环形振荡器中插入一个延时单元(包括第一晶体管T1、第二晶体管T2、和第一电容C1)。由于延时单元是同相的，因此为了起振，环形振荡器级数要为奇数。环形振荡器的工作原理如下：首先假设Va为高电平，此时第一电容将充电，Vb上升，当Vb升至高电平时触发反相器链电平翻转，Va变为低电平，此时第一电容将放电，Vb下降，当Vb降至低电平时触发反相器链电平翻转，Va又变为高电平。循环往复上述周期，从而产生振荡。相应节点波形如图2所示。在环形振荡器中获取输出信号，输出信号和Va节点相同，可选择第m个反相器输出信号，在一些实施例中，选择在倒数第三个反相器的输出端上获取输出信号。如图1所示。如果通过恰当的设计使得电容充电时间远小于放电时间，那么振荡周期就近似等于放电时间(即延时单元的延时)，此时输出应该为一系列窄脉冲如图2所示。
第一电容放电过程中第二晶体管T2充当电阻，放电时间取决于时间常数R2C1，其中R2为第二晶体管T2的等效电阻。因此，要让振荡频率和输入的控制电压Vctrl呈线性，关键在于T2处于深三极管区(VDS<VGS-Vth)。处于深三极管区的晶体管等效于一个线性压控电阻：
Figure BDA0003236483730000051
在一些可选的实施例中，第一晶体管T1的宽长比远大于第二晶体管T2的宽长比。
下面讨论第一晶体管T1、第二晶体管T2的尺寸(尺寸指晶体管宽长比)考虑。首先，如上所述，只有当第一电容充电时间远小于放电时间，才能认为振荡周期等于延时单元的延时，从而认为振荡频率受到控制电压Vctrl的线性控制。要满足充电时间远小于放电时间，显然要让上拉管T1(即第一晶体管T1)尺寸远大于下拉管T2(即第二晶体管T2)尺寸。另外，在图1中我们不假思索的认为Vb会上升到高电平。然而事实上，由于第二晶体管T2的微弱下拉作用(虽然它处于深三极管区，但仍然是导通的)，使得Vb无法上升到理想高电平。我们假设Vb能达到的最高电平为Vh。Vh是上拉管T1(处于饱和区)和下拉管T2(处于深三极管区)共同作用的结果。给出Vh表达式：
Figure BDA0003236483730000052
从公式中注意到Vh会随着控制电压Vctrl的变化而变化，这将会给VCO引入线性误差。有趣的是，如果满足T1远大于T2，那么Vh的变化将得到抑制，且Vh也会更加接近理想高电平。当第一晶体管T1的宽长比远大于第二晶体管T2的宽长比时，Vgs1趋向于Vth，即Vh趋向于VDD-Vth，从而不受控制电压Vctrl影响。总之，要求T1的尺寸远大于T2的尺寸。
在一些可选的实施例中，压控振荡器还包括电平抬升电路；该电平抬升电路用于抬升控制电压Vctrl的电压，以使控制电压Vctrl满足：Vctrl>VDD-Vth，其中Vth为晶体管的阈值电压。
如图3所示，在一些可选的实施例中，电平抬升电路包括第三晶体管T3和第四晶体管T4；
第三晶体管T3的栅极作为电平抬升电路的输入端，第三晶体管T3的源极接地，第三晶体管T3的的漏极与第四晶体管T4的源极连接，第四晶体管T4的栅极和第四晶体管T4的漏极均连接至偏置电压VSS；
第三晶体管T3的漏极输出控制电压Vctrl，偏置电压VSS＞电源电压VDD。
在没有对控制电压Vctrl进行抬升的时候，控制电压Vctrl的工作范围比较少，限制了压控振荡器的性能，故在本实施例中设计电平抬升电路对控制电压Vctrl进行抬升。
下面讨论控制电压Vctrl的产生。如上所述，电路要求第二晶体管T2工作在深三极管区，这意味着Vctrl>VDD-Vth。然而，如果Vctrl是前级电路的输出信号，其值必定在(0，VDD)之间，不满足使得第二晶体管T2工作在深三极管区的要求。因此我们需要设计电平抬升电路如图3所示，由第三晶体管T3、第四晶体管T4组成，实际上就是一个“二极管负载接法”的反相器/放大器。其精髓在于：要用偏置电压VSS而不是电源电压VDD供电。由“二极管负载接法”的反相器/放大器性质可知，当输入从0开始逐渐上升时，输出将会从VSS开始逐渐下降。由于VSS>VDD，只要设计得当，就有可能将取值在(0，VDD)之间的输入信号抬升到(VDD，VSS)之间。这里的关键是：需要根据VSS和VDD的大小关系精心设计T3/T4比值，从而控制输出的下降速率，使得当输入上升到VDD时输出仍然大于VDD-Vth。作为例子，图4给出了当VSS＝2VDD，T3/T4＝1时的抬升电路电压转移曲线的情况。容易类比得到：当VSS接近VDD(VDD+2Vth<VSS<2VDD)时，要减小T3/T4，从而减缓输出下降率；反之，当VSS远离VDD(2VDD<VSS)时，可适当增大T3/T4，从而增大输出下降率。“二极管负载接法”反相器/放大器具有很好的线性度，当正常工作(第三晶体管T3、第四晶体管T4都处于饱和区)时，其输出下降率(小信号增益)仅仅由T3/T4决定，而与输入信号无关。这表明该抬升电路不会给VCO引入线性误差。虽然经过抬升电路后信号将会反相，但这并不影响VCO电路的主体功能。
下面讨论RO级数(即反相器链级数)和电容取值的选择。在图1中我们不假思索的认为信号从Vb到Va的传递是瞬间完成的，而实际上要经过反相器链的延时。所以我们可以写出更加完整的振荡频率表达式：
Figure BDA0003236483730000061
其中，TRO是反相器链的延时，TDELAY是延时单元的延时。显然，要提高VCO线性度，需满足TRO<<TDEALY。因此要在确保起振的前提下使RO级数尽可能小。通常取使得电路起振的最小RO级数。电容取值要在线性度和振荡频率间折中。电容变大，TDELAY变大，VCO线性度变好，但频率降低；电容变小，TDELAY变小，VCO线性度变差，但频率提高。
如图8所示，在一些可选的实施例中，反相器包括第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8；
第五晶体管T5的栅极和第五晶体管T5的漏极均连接至偏置电压VSS，第五晶体管T5的源极与第六晶体管T6的漏极连接，第六晶体管T6的源极接地；
第七晶体管T7的漏极连接电源电压VDD，第七晶体管T7的栅极与第五晶体管T5的源极连接，第七晶体管T7的源极与第八晶体管T8的漏极连接，第八晶体管T8的源极接地；
第六晶体管T6的栅极和第八晶体管T8的栅极连接，且作为反相器的输入端，第七晶体管T7的源极作为反相器的输出端。
如图8所示，该反相器电路由两路电源VSS和VDD供电，为了达到理想高电平，需满足VSS>VDD+2Vth，实际中为了简单起见经常取VSS＝2VDD。
如图5所示，本实施例还提供一种模数转换器，包括：
跟随保持电路，包括第九晶体管T9和第二电容C2，第九晶体管T9的栅极连接时钟信号Clk，第九晶体管T9的漏极连接输入信号，第九晶体管T9的源极通过第二电容C2接地；
压控振荡器，压控振荡器的输入端与第九晶体管T9的源极连接，用于根据第九晶体管T9的源极的电压输出脉冲信号；
计数器，计数器的使能端连接时钟信号Clk，用于对压控振荡器的输出脉冲进行计数；
输出触发器，用于在接收到时钟信号Clk的触发后，对上一周期计数器的输出信号进行锁存；
压控振荡器采用如上的一种基于单极性晶体管的压控振荡器来实现。
如图5所示，将上述的VCO与跟随/保持(T/H)电路(包括第九晶体管T9、第二电容C2)、n位计数器、和n位输出触发器结合就可构成ADC。图6给出时序。Clk高电平时，T/H电路跟随输入信号，计数器复位置零。Clk低电平时，T/H电路保持前一时刻输入信号，计数器使能工作，对VCO输出脉冲计数。每当Clk上升沿时输出触发器触发，对上一周期计数器的输出信号进行锁存。
保持时间TH由VCO的最大线性误差决定。VCO最大线性误差如图7所示。假设实线为VCO实际曲线，连接其两个端点得到虚线为理想曲线，实线和虚线在y方向的最大误差即为VCO的最大线性误差ferror。保持时间TH必须满足
Figure BDA0003236483730000071
才能分辨出此误差。跟随时间TT取决于T/H电路的时间常数R9C2，其中R9为T9的等效电阻。对于一个阶跃输入，节点Vc的响应为：
Figure BDA0003236483730000081
显然最坏情况发生在Vin从Vin,min变化到Vin,max(或者从Vin,max变化到Vin,min)。现在我们可以给出ADC的采样速率为fs＝1/(TT+TH)。为了防止溢出，计数器和输出触发器的位数n应满足2n>TH*fmax，fmax为VCO的最大振荡频率(如图7所示)。计数过程可以由计算机程序完成，也可以用电路实现。
若计数过程是理想的(即可计小数)，ADC的分辨率N可由下式给出：
Figure BDA0003236483730000082
实际上计数器只能整数计数，所以分辨率会稍低于上式给出的理想分辨率。
综上所述，本实施例的VCO、ADC相对于现有技术，具有如下有益效果：
(1)本实施例提供了一种仅由单极性晶体管组成的压控振荡器，该压控振荡器包括环形振荡器、延时单元、电平抬升电路。
(2)本实施例在设计延时单元时：T1>>T2，即第一晶体管的宽长比远大于第二晶体管的宽长比，以抑制电压Vh的变化，进而降低VCO的误差。
(3)通过设计抬升电路，用VSS而不是VDD供电，需要根据VSS和VDD的大小关系精心设计T3/T4比值，从而控制输出的下降速率，使得当输入上升到VDD时输出仍然大于VDD-Vth，提升VCO的性能。
(4)反相器链级数和电容设计策略：取使得电路起振的最小RO级数，电容取值要在线性度和振荡频率间折中，提升VCO的性能。
(5)本实施例提供了一种模数转换器，该模数转换器由四部分组成：VCO、T/H电路、n位计数器、n位输出触发器。ADC时序：Clk高电平时，T/H电路跟随输入信号，计数器复位置零。Clk低电平时，T/H电路保持前一时刻输入信号，计数器使能工作，对VCO输出脉冲计数。每当Clk上升沿时输出触发器触发，对上一周期计数器的输出信号进行锁存。基于该模数转换器，本实施例还提供了ADC一系列参数的确定方法，其中参数包括：跟随时间TT、保持时间TH、采样率fs、计数器和输出触发器位数n，分辨率N。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施方式，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于上述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种基于单极性晶体管的压控振荡器，其特征在于，包括：
环形振荡器，包括n个依次连接的反相器，其中n为奇数；
延时单元，包括第一晶体管、第二晶体管和第一电容；
所述第一晶体管的漏极连接电源电压VDD，所述第一晶体管的源极与所述第二晶体管的漏极连接，所述第二晶体管的源极接地，所述第二晶体管的漏极通过所述第一电容接地；所述第二晶体管的漏极连接至所述环形振荡器的输入端，所述环形振荡器的输出端连接至所述第一晶体管的栅极，所述第二晶体管的栅极连接控制电压Vctrl；
沿着所述环形振荡器的输入端至所述环形振荡器的输出端的方向，获取第m个反相器的输出端作为所述压控振荡器的输出端，其中m为奇数，且m＜n-1；
所述第一晶体管工作在饱和区，所述第二晶体管工作在深三极管区；所述延时单元的延时远大于所述环形振荡器的延时。
2.根据权利要求1所述的一种基于单极性晶体管的压控振荡器，其特征在于，所述m＝n-2。
3.根据权利要求1所述的一种基于单极性晶体管的压控振荡器，其特征在于，所述压控振荡器还包括电平抬升电路；
所述电平抬升电路用于抬升所述控制电压Vctrl的电压，以使控制电压Vctrl满足：Vctrl>VDD-Vth，其中Vth为晶体管的阈值电压。
4.根据权利要求3所述的一种基于单极性晶体管的压控振荡器，其特征在于，所述电平抬升电路包括第三晶体管和第四晶体管；
所述第三晶体管的栅极作为所述电平抬升电路的输入端，所述第三晶体管的源极接地，所述第三晶体管的的漏极与所述第四晶体管的源极连接，所述第四晶体管的栅极和所述第四晶体管的漏极均连接至偏置电压VSS；
所述第三晶体管的漏极输出所述控制电压Vctrl，所述偏置电压VSS＞电源电压VDD。
5.根据权利要求1所述的一种基于单极性晶体管的压控振荡器，其特征在于，所述反相器包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；
所述第五晶体管的栅极和所述第五晶体管的漏极均连接至偏置电压VSS，所述第五晶体管的源极与所述第六晶体管的漏极连接，所述第六晶体管的源极接地；
所述第七晶体管的漏极连接电源电压VDD，所述第七晶体管的栅极与所述第五晶体管的源极连接，所述第七晶体管的源极与所述第八晶体管的漏极连接，所述第八晶体管的源极接地；
所述第六晶体管的栅极和所述第八晶体管的栅极连接，且作为所述反相器的输入端，所述第七晶体管的源极作为所述反相器的输出端。
6.根据权利要求1所述的一种基于单极性晶体管的压控振荡器，其特征在于，所述压控振荡器的输出频率的表达式为：
Figure FDA0003236483720000021
其中，TRO为环形振荡器的延时，TDELAY为延时单元的延时，μCox为晶体管的参数，
Figure FDA0003236483720000022
为第二晶体管的宽长比，Vctrl为控制电压，Vth为晶体管的阈值电压，C为第一电容。
7.根据权利要求1所述的一种基于单极性晶体管的压控振荡器，其特征在于，所述第一晶体管的宽长比远大于所述第二晶体管的宽长比。
8.一种模数转换器，其特征在于，包括：
跟随保持电路，包括第九晶体管和第二电容，所述第九晶体管的栅极连接时钟信号Clk，所述第九晶体管的漏极连接输入信号，所述第九晶体管的源极通过第二电容接地；
压控振荡器，所述压控振荡器的输入端与所述第九晶体管的源极连接，用于根据所述第九晶体管的源极的电压输出脉冲信号；
计数器，所述计数器的使能端连接时钟信号Clk，用于对所述压控振荡器的输出脉冲进行计数；
输出触发器，用于在接收到所述时钟信号Clk的触发后，对上一周期计数器的输出信号进行锁存；
所述压控振荡器采用如权利要求1-7任一项所述的一种基于单极性晶体管的压控振荡器来实现。
9.根据权利要求8所述的一种模数转换器，其特征在于，所述模数转换器的分辨率N通过以下公式计算获得：
Figure FDA0003236483720000023
其中，fmax为压控振荡器的最大振荡频率，fmin为压控振荡器的最小振荡频率，ferror为压控振荡器的最大线性误差。
10.根据权利要求8所述的一种模数转换器，其特征在于，所述跟随保持电路的保持时间TH满足以下条件：
Figure FDA0003236483720000024
其中，ferror为压控振荡器的最大线性误差。
CN202111003878.7A 2021-08-30 2021-08-30 基于单极性晶体管的压控振荡器及模数转换器 Pending CN113794466A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111003878.7A CN113794466A (zh) 2021-08-30 2021-08-30 基于单极性晶体管的压控振荡器及模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111003878.7A CN113794466A (zh) 2021-08-30 2021-08-30 基于单极性晶体管的压控振荡器及模数转换器

Publications (1)

Publication Number Publication Date
CN113794466A true CN113794466A (zh) 2021-12-14

Family

ID=79182400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111003878.7A Pending CN113794466A (zh) 2021-08-30 2021-08-30 基于单极性晶体管的压控振荡器及模数转换器

Country Status (1)

Country Link
CN (1) CN113794466A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184469A (zh) * 2014-08-25 2014-12-03 长沙瑞达星微电子有限公司 一种低功耗低温度系数的环形振荡器
CN205657677U (zh) * 2016-05-25 2016-10-19 王海英 一种可编程压控振荡器
CN109120258A (zh) * 2018-08-03 2019-01-01 北京大学深圳研究生院 一种温度自补偿环形振荡器和一种时钟产生电路
CN111769832A (zh) * 2020-06-28 2020-10-13 天津大学 一种自适应环形振荡器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184469A (zh) * 2014-08-25 2014-12-03 长沙瑞达星微电子有限公司 一种低功耗低温度系数的环形振荡器
CN205657677U (zh) * 2016-05-25 2016-10-19 王海英 一种可编程压控振荡器
CN109120258A (zh) * 2018-08-03 2019-01-01 北京大学深圳研究生院 一种温度自补偿环形振荡器和一种时钟产生电路
CN111769832A (zh) * 2020-06-28 2020-10-13 天津大学 一种自适应环形振荡器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RAITERI D ET AL: ""An Organic VCO-Based ADC for Quasi-Static Signals Achieving 1LSB INL at 6b Resolution"", 《2013 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE》, 21 February 2013 (2013-02-21), pages 6 *

Similar Documents

Publication Publication Date Title
CN110785932B (zh) 雪崩二极管装置和控制雪崩二极管装置的方法
US7449936B2 (en) Open-loop slew-rate controlled output driver
US8610509B2 (en) Flexible low current oscillator for multiphase operations
JP4495695B2 (ja) 発振回路
US7642872B2 (en) Low cost and low variation oscillator
US9166569B2 (en) Relaxation oscillator
US5087835A (en) Positive edge triggered synchronized pulse generator
CN112234957B (zh) 一种具有负反馈调节功能的模拟振荡器电路
KR20090051143A (ko) 자기 교정 디지털 펄스-폭 변조기(ｄｐｗｍ)
CN106067787B (zh) 一种应用于电荷泵系统的时钟产生电路
JPS61107810A (ja) 電圧制御発振回路
US6252452B1 (en) Semiconductor device
US10693482B2 (en) Time-to-voltage converter with extended output range
JP2007235739A (ja) ダイナミック型フリップフロップ回路
JP2002261615A (ja) Δ−σ型モジュレータおよびδ−σ型アナログ−デジタル変換回路
US10734975B1 (en) Current-controlled oscillator
CN113794466A (zh) 基于单极性晶体管的压控振荡器及模数转换器
CN115276615B (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
US20190372561A1 (en) Power- and area-efficient clock detector
TWI744143B (zh) 可控制工作週期的倍頻器及其方法
CN114388017A (zh) 振荡电路及存储器
US7948328B2 (en) Oscillator generating normal clock signal
CN114640324A (zh) 一种低功耗周期脉冲产生电路
US7009436B2 (en) Pulsewidth control loop device with complementary signals
CN112104354B (zh) 基于单极型晶体管的电压频率转换器电路、方法及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination