CN113777877A - 一种集成电路光学邻近修正并行处理的方法及其系统 - Google Patents
一种集成电路光学邻近修正并行处理的方法及其系统 Download PDFInfo
- Publication number
- CN113777877A CN113777877A CN202111033770.2A CN202111033770A CN113777877A CN 113777877 A CN113777877 A CN 113777877A CN 202111033770 A CN202111033770 A CN 202111033770A CN 113777877 A CN113777877 A CN 113777877A
- Authority
- CN
- China
- Prior art keywords
- layout
- block
- correction
- edge
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
一种集成电路光学邻近修正并行处理的方法及其系统,其特征在于,包括:S1、主节点读取版图数据,并根据负载平衡的原则和剖分算法,将版图分解为各区块;S2、将各区块数据分别调度到多个从节点进行预处理;S3、利用并行消息传递接口,同步对各个区块的图形,进行边切分以及控制点设置;S4、利用并行消息传递接口,同步对各节点区块的版图图形进行边偏移计算,根据光学模型计算边缘放置误差;S5、若边缘放置误差满足优化要求,结束修正,主节点合并各区块修正结果;否则根据误差,迭代运行所述S4,直到边缘放置误差满足优化要求。本发明法可以将整体版图数据的每次迭代计算的边偏移信息同步,通过规则约束,保证计算的修正图形拼接无异常。
Description
技术领域
本发明涉及计算机辅助设计以及半导体制造技术领域,特别涉及一种集成电路光学邻近修正并行处理的方法和系统。
背景技术
光刻是集成电路制造的核心步骤,光刻实现了设计版图到硅片表面图形的转移。光刻的好坏以及分辨率决定了集成电路所能达到的尺寸的关键工艺。随着集成电路工艺特征尺寸的不断减小后,设计尺寸接近光刻曝光系统的理论分辨率的极限。当集成电路特征尺寸小于光刻系统光源波长,由于光的干涉衍射效应等造成制造图形的严重失真,最终在硅片上经过光刻图形与设计图形不同。硅片表面的成像相对于原始版图出现线宽不均,线端缩短,边角圆化等光学邻近效应。光学邻近效应不仅影响集成电路的电学参数性能,甚至会造成电路的电气短接,断路等,降低芯片成品率。光学邻近修正是为了应对光学邻近效应而提出的一种分辨率增强技术,已经广泛用于深亚微米半导体制造中关键图层的掩膜出版中。
光学邻近修正技术通过预先修正设计版图补偿光刻过程中图形的转移失真。其中基于模型的光学邻近修正技术由于计算精度高,在130nm及以下技术节点,被广泛应用和发展。该方法使用数学模型来模拟光刻系统中图形的形成过程,并根据仿真结果迭代对图形进行修改,生成最后的掩膜图形。集成电路的版图每层图形数据量可达数十亿量级以上,且光刻计算模型复杂,修正过程需要迭代进行多次光刻仿真运算,因此整个修正过程需要消耗大量的时间和算力。
实际应用中,基于模型的光学邻近修正通常将版图切分若干区块,使用多处理器,分别进行修正处理,修正结束后,合并结果。光学修正在并行处理中,受到图形之间光学散射半径的影响,相近图形对周边图形的光刻成像造成影响,因此版图切分时相邻区块之间都有一定宽度的重叠部分,这个宽度由光刻影响范围决定,重叠部分辅助计算目标区域。重叠部分造成重复的计算量,进一步降低了整体修正的速度。另外,部分图形难免横跨多个区块,这些图形切分后在不同区块,修正图形的边偏移位置不同,合并之后会造成交叠区域边界处修正误差大,或者修正后的数据不满足掩膜制造规则等问题。
不难看出,现有技术中还存在诸多问题。
发明内容
为此,为了解决现有技术中的上述问题,本发明提出一种集成电路光学邻近修正并行处理的方法及其系统。
本发明通过以下技术手段解决上述问题:
一种集成电路光学邻近修正并行处理的方法,包括:
S1、主节点读取版图数据,并根据负载平衡的原则和剖分算法,将版图分解为各区块;
S2、将各区块数据分别调度到多个从节点进行预处理;
S3、利用并行消息传递接口,同步对各个区块的图形,进行边切分以及控制点设置;
S4、利用并行消息传递接口,同步对各节点区块的版图图形进行边偏移计算,根据光学模型计算边缘放置误差;
S5、若边缘放置误差满足优化要求,结束修正,主节点合并各区块修正结果;否则根据误差,迭代运行所述S4,直到边缘放置误差满足优化要求。
进一步的,所述S1中的根据负载平衡的原则,将版图分解为各区块,每个版图的区块尺寸相同。
进一步的,所述S1中的根据剖分算法,将版图分解为各区块,其中剖分算法涉及版图层次化处理、提取重复单元、降低计算量、版图切割挑选图形方式。
进一步的,所述S3中利用并行消息传递接口,同步对各个节点区块的图形,进行边切分和控制点设置,其中区块内部的图形直接进行边切分以及控制点设置;对于横跨区块或者靠近区块边界一定距离的图形,采用并行消息传递机制,节点之间通信,获取邻近图形的完整数据,做边切分和控制点设置。
进一步的,所述S4中利用并行消息传递接口,同步对各节点区块的版图图形进行边偏移计算,根据光学模型计算边放置误差,对于靠近区块边界光学影响范围之内的图形的修正计算,,通过并行消息传递接口同步相邻区块的运算结果,以协同计算边偏移以及边放置误差。
进一步的,本发明还提供一种集成电路光学邻近修正并行处理的方法的系统,包括:
主节点,负责版图数据的分解,发送以及计算结果的合并;
从节点,负责版图数据的光学邻近修正计算;
所述主节点和所述从节点通过并行消息传递接口通信,邻近区块同步光刻仿真和迭代数据,完成光学邻近修正;
存储单元,用于保存版图数据、光学邻近修正处理执行程序以及修正结果。
进一步的,所述主节点和从节点均为多个。
进一步的,所述主节点和从节点为就行数据处理的电子装置。
进一步的,所述主节点和从节点内包含一个或多个处理单元
本发明提供的一种集成电路光学邻近修正并行处理的方法及其系统,用于生成集成电路掩膜数据;可以提高光学修正的速度,同时避免并行计算造成的修正边界问题;本发明包含多个计算处理节点,将光学邻近修正任务分解,降低复杂度,提高了修正速度;传统分布式独立计算,受图形之间光学散射半径的影响,任务分解需要有重叠区域,做冗余计算,计算效率低。本专利的修正方法,通过计算节点之间通信交互数据,可以避免重复计算,节省更多的计算资源和时间;最重要的是,本专利提供的方法和系统可以将整体版图数据的光学邻近修正的每次迭代计算的边偏移信息和光刻仿真结果同步,通过规则约束,不会造成计算的修正图形拼接造成边界修正异常,且边界的修正误差更小。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明所述集成电路光学邻近修正并行处理的方法的流程图;
图2是版图图形的曝光示意图一;
图3是版图光刻邻近修正预处理示意图;
图4是版图原始图形与修正图形的对比示意图;
图5是一个版图分解示意图;
图6是本发明所述集成电路光学邻近修正并行处理的系统结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面将结合附图和具体的实施例对本发明的技术方案进行详细说明。需要指出的是,所描述的实施例子仅仅是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例
需要说明的是,在半导体制造中,芯片工艺的一个重要步骤是采用光刻技术,用于这些步骤的图形“底片”称为掩膜,其作用是:在硅片上选定的区域中对一个不透明的图形模板遮盖,继而下面的腐蚀或扩散将只影响选定的区域以外的区域。在集成电路领域,特征尺寸是指半导体器件中的最小尺寸。特征尺寸越小,芯片的集成度越高。然而,实际中现有技术光刻系统光源波长通常远大于集成电路的特征尺寸,即光刻系统的分辨率不够,导致光的干涉衍射效应等造成制造图形的严重失真,最终在硅片上经过光刻图形与设计图形不同。硅片表面的成像相对于原始版图出现线宽不均,线端缩短,边角圆化等光学邻近效应。如图2所示,202是原始设计的图形形状,经过曝光刻蚀后,硅片表面成像为201,可见线段缩短,线宽不均,边角圆化,硅片表面的成像构成半导体器件的组成部分,因此这种偏差影响集成电路电学特性,芯片良品率降低。这种现象称之为光学邻近效应。随着集成电路工艺线宽的不断降低,光学邻近效应愈发严重。
光学修正技术是通过改变集成电路掩膜图形的形状,来弥补光刻工艺产生的图形畸变,使半导体光刻得到的图形与预期图形基本相符。基于模型的光学邻近修正技术是将光刻工艺过程用光学和化学模型,借助数学公式,计算曝光后的图形。这里简称光刻模型,光刻模型涉及比较复杂的光学模型,光刻胶化学及显影模型,这里不再赘述。
下面对本发明进行较为详细叙述:
一种集成电路光学邻近修正并行处理的方法,包括:
S1、主节点读取版图数据,并根据负载平衡的原则和剖分算法,将版图分解为各区块;
S2、将各区块数据分别调度到多个从节点进行预处理;
S3、利用并行消息传递接口,同步对各个区块的图形,进行边切分以及控制点设置;
S4、利用并行消息传递接口,同步对各节点区块的版图图形进行边偏移计算,根据光学模型计算边缘放置误差;
S5、若边缘放置误差满足优化要求,结束修正,主节点合并各区块修正结果;否则根据误差,迭代运行所述S4,直到边缘放置误差满足优化要求。
作为优选,所述S1中的根据负载平衡的原则,将版图分解为各区块,每个版图的区块尺寸相同。
作为优选,所述S1中的根据剖分算法,将版图分解为各区块,其中剖分算法涉及版图层次化处理、提取重复单元、降低计算量、版图切割挑选图形方式。
作为优选,所述S3中利用并行消息传递接口,同步对各个节点区块的图形,进行边切分和控制点设置,其中区块内部的图形直接进行边切分以及控制点设置;对于横跨区块或者靠近区块边界一定距离的图形,采用并行消息传递机制,节点之间通信,获取邻近图形的完整数据,做边切分和控制点设置。
作为优选,所述S4中利用并行消息传递接口,同步对各节点区块的版图图形进行边偏移计算,根据光学模型计算边放置误差,对于靠近区块边界光学影响范围之内的图形的修正计算,,通过并行消息传递接口同步相邻区块的运算结果,以协同计算边偏移以及边放置误差。
如图6所示,作为优选,本发明还提供一种集成电路光学邻近修正并行处理的方法的系统,包括:
主节点,负责版图数据的分解,发送以及计算结果的合并;
从节点,负责版图数据的光学邻近修正计算;
所述主节点和所述从节点通过并行消息传递接口通信,邻近区块同步光刻仿真和迭代数据,完成光学邻近修正;
存储单元,用于保存版图数据,光学邻近修正处理执行程序以及修正结果。
作为优选,所述主节点和从节点均为多个。
作为优选,所述主节点和从节点为就行数据处理的电子装置。
作为优选,所述主节点和从节点内包含一个或多个处理单元。
需要说明的是,基于模型的光学邻近修正,首先需要把每个设计图形的边切分,每个边缘可以自由移动,通过改变设计图形的几何形状,生成新的图形数据,再利用上面所述光刻模型计算模拟曝光后的图形,与设计图形相比,通过一系列采样与控制点比较模拟的曝光图形与期望图形之间的误差。这些误差,称之为边缘放置误差(edge placementerror,EPE),边缘放置误差越小代表曝光后的图形与原设计图形接近,如图3所示,图3是版图光刻邻近修正预处理示意图;包括修正控制点303设置,以及初始曝光轮廓302。
301是版图设计的几何图形,也是曝光刻蚀的期望图形,302是实际光刻模拟的曝光结果,303是光学邻近修正的控制点,在控制点位置计算边缘放置误差304。实际计算的过程是一个不断拟合逼近的过程,如图4所示,原始图形401需要数次迭代,改变图形的边缘位置,生成修正图形402,根据光刻模型计算修正图形的曝光图形,曝光图形与原始图形在控制点的边缘放置误差304是否在设置的合理优化值范围内,如果不满足,继续迭代,若满足则修正结束。
集成电路版图每一层原始数据是一系列几何多边形图形的合集,这些几何图形以一定的设计规则分布在平面坐标系各个位置。几何图形合集的完整区域,构成整个版图的边界。每一层几何图形的数量可达数十亿甚至更大量级,而光学模型的计算,模拟图形的曝光结果,受到图形之间光学散射半径的影响,相近图形对周边图形的光刻成像造成影响,因此每次光刻模拟计算都非常复杂,整个过程有需要多次迭代处理,因此基于模型的光学邻近修正是计算量巨大,非常耗时的操作。复杂的版图往往需要上千处理器运行数天完成版图的修正。
对于受光学散射半径影响的区域,在基于边偏移的修正方法,通过并行消息传递接口可以获取周边相邻区块的有相互作用的图形的边拆分,以及测量边缘放置误差采样点的位置,以及几何图形边偏移量,以及共同作用下的光刻模拟结果。通过并行消息传递,使各区块分解的光学修正运算,协同进行,避免并行计算造成的区块边界拼接的掩膜数据误差大以及违反掩膜制造规则的情形。
如图5所示,501和502为相邻的两个区块,图形504位于区块501中,图形503和505位于区块502中,图形503、504和505都在相互的光学散射影响半径范围内,图形503、504和505的迭代修正过程中如下:
这里以图形边拆分,边缘放置误差求解优化的方法为例,其他求解方法类似。首先需要将图形503、504和505的各个边拆分成多个线段,每个线段放置一个采样点;然后根据图形几何图形计算光刻模拟的结果,计算边缘放置误差,根据边缘放置误差和图形拆分线段加入修正模拟计算的求解函数中,计算下一次的各自线段的边偏移量,得到新的几何变换结果,根据新的几何图形,求解模拟的光刻结果,边缘放置误差等;接着若边缘放置误差不满足优化要求,则重复上一步骤,产生新的几何变换结果,以及光学仿真结果,边缘放置误差等;若边缘放置误差满足优化要求,则修正结束。
上述技术特征主要是图形504位于501区块,503和505位于502区块,在光学修正的求解过程中,区块501和502分别调度到不同的计算节点单元进行处理,加速求解过程,不同节点可以通过消息传递接口,获取位于其他区块中光学散射半径之内的其他图形的迭代数据,从而协同处理,保证修正结果的正确性。
本发明所述的消息传递接口,可以使用规则的消息传递库,比如MPI等,将串行程序扩展为基于消息传递模型的并行程序,遵守所有对库函数和过程的调用规则,用户必须显式地通过发送和接受消息来实现处理器之间的数据交换,也可以使用其他任意节点数据交换通信的消息传递编程模型。
本发明所述的主节点和从节点,可以是任何进行数据处理的电子装置,包括但不限于CPU服务器,GPU服务器,可编程逻辑处理器等。每个节点可以包含一个或者多个处理单元。版图的任务分解的一个区块可以调度到一个节点中多个处理器中多核运算,也可以每个区块调度的一个节点的一个处理器核中计算,每个节点处理多个区块。每个计算单元的数据通信不限于片内互联总线,片外互联总线,以太网等形式。每个区块修正任务使用独立的内存,每次修正迭代计算的任务之间通过发送和接收信息进行数据交换;数据交换时发送和接收操作需要相互匹配;每个任务是一个独立的作业单元,但是依赖于一个或多个相关任务的执行。
综上所述,本发明提供的一种集成电路光学邻近修正并行处理的方法及其系统,用于生成集成电路掩膜数据;可以提高光学修正的速度,同时避免并行计算造成的修正边界问题;本发明包含多个计算处理节点,将光学邻近修正任务分解,降低复杂度,提高了修正速度;传统分布式独立计算,受图形之间光学散射半径的影响,任务分解需要有重叠区域,做冗余计算,计算效率低。本专利的修正方法,通过计算节点之间通信交互数据,可以避免重复计算,节省更多的计算资源和时间;最重要的是,本专利提供的方法和系统可以将整体版图数据的光学邻近修正的每次迭代计算的边偏移信息和光刻仿真结果同步,通过规则约束,不会造成计算的修正图形拼接造成边界修正异常,且边界的修正误差更小。
需要说明的是,光学修正的并行计算,将版图划分多个区块,并调度到不同计算节点独立修正运算。受到图形之间光学散射半径的影响,每个切割区块包括两个区域:目标区域和周围环境区域。环境区域辅助计算目标区域的修正图形,其大小取决于光刻散射半径,通常传统193nm光刻波长,大小为微米级。并行分割中,分割块数越多,总的环境区域的比重也会增加,修正效率同步降低。随着半导体制程特征尺寸的缩小,图形的密度增加,光学修正的计算复杂度成指数递增,切分的区块的尺寸同比减小,但是周围环境区域的大小受光刻波长参数的影响,不能减小,意味着重复计算的比重增加。采用本专利的方法和系统,相邻区块的修正迭代过程,通过计算节点的消息传递接口可以获取,从而避免因区块独立计算造成的环境区域的重复计算。
同时,光学修正会把原图形,往内或往外偏移。在不同区块独立计算时,相邻图形处于不同区块时,计算的偏移不同,相互之间没有约束规则,造成图形距离过近,甚至短接,导致修正图形数据错误或者掩膜无法制造。本专利的方法可以将整体版图数据的每次迭代计算的边偏移信息同步,通过规则约束,保证计算的修正图形拼接无异常。
在本说明书中所谈到的“一个实施例”、“另一个实施例”、“实施例”、“优选实施例”等,指的是结合该实例描述的具体特征、结构或者特点包含在本申请概括描述的至少一个实施例中。在说明书中多个地方出现同种表述不是一定指的是同一个实施例。进一步来说,结合任一实施例描述一个具体特征、结构或者特点时,所要主张的是结合其他实施例来实现这种特征、结构或者特点也落在本发明内。尽管这里参照本发明的多个解释性实例对本发明进行了描述,但是,应该理解,本领域技术人员可以设计出很多其他的修改和实施方式,这些修改和实施方式降落在本申请公开的原则范围和精神之内。更具体地说,在本申请公开、附图和权利要求的范围内,可以对主题结合布局的组成部件和/或布局进行的变形和改进外,对于本领域技术人员来说,其他的用途也将是明显。
Claims (9)
1.一种集成电路光学邻近修正并行处理的方法,其特征在于,包括:
S1、主节点读取版图数据,并根据负载平衡的原则和剖分算法,将版图分解为各区块;
S2、将各区块数据分别调度到多个从节点进行预处理;
S3、利用并行消息传递接口,同步对各个区块的图形,进行边切分以及控制点设置;
S4、利用并行消息传递接口,同步对各节点区块的版图图形进行边偏移计算,根据光学模型计算边缘放置误差;
S5、若边缘放置误差满足优化要求,结束修正,主节点合并各区块修正结果;否则根据误差,迭代运行所述S4,直到边缘放置误差满足优化要求。
2.根据权利要求1所述的集成电路光学邻近修正并行处理的方法,其特征在于,所述S1中的根据负载平衡的原则,将版图分解为各区块,每个版图的区块尺寸相同。
3.根据权利要求1所述的集成电路光学邻近修正并行处理的方法,其特征在于,所述S1中的根据剖分算法,将版图分解为各区块,其中剖分算法涉及版图层次化处理、提取重复单元、降低计算量、版图切割挑选图形方式。
4.根据权利要求1所述的集成电路光学邻近修正并行处理的方法,其特征在于,所述S3中利用并行消息传递接口,同步对各个节点区块的图形,进行边切分和控制点设置,其中区块内部的图形直接进行边切分以及控制点设置;对于横跨区块或者靠近区块边界一定距离的图形,采用并行消息传递机制,节点之间通信,获取邻近图形的完整数据,做边切分和控制点设置。
5.根据权利要求1所述的集成电路光学邻近修正并行处理的方法,其特征在于,所述S4中利用并行消息传递接口,同步对各节点区块的版图图形进行边偏移计算,根据光学模型计算边放置误差,对于靠近区块边界光学影响范围之内的图形的修正计算,,通过并行消息传递接口同步相邻区块的运算结果,以协同计算边偏移以及边放置误差。
6.一种基于权利要求1所述的集成电路光学邻近修正并行处理的方法的系统,其特征在于,包括:
主节点,负责版图数据的分解,发送以及计算结果的合并;
从节点,负责版图数据的光学邻近修正计算;
所述主节点和所述从节点通过并行消息传递接口通信,邻近区块同步光刻仿真和迭代数据,完成光学邻近修正;
存储单元,用于保存版图数据、光学邻近修正处理执行程序以及修正结果。
7.根据权利要求6所述的集成电路光学邻近修正并行处理系统,其特征在于,所述主节点和从节点均为多个。
8.根据权利要求6所述的集成电路光学邻近修正并行处理系统,其特征在于,所述主节点和从节点为就行数据处理的电子装置。
9.根据权利要求6所述的集成电路光学邻近修正并行处理系统,其特征在于,所述主节点和从节点内包含一个或多个处理单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111033770.2A CN113777877A (zh) | 2021-09-03 | 2021-09-03 | 一种集成电路光学邻近修正并行处理的方法及其系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111033770.2A CN113777877A (zh) | 2021-09-03 | 2021-09-03 | 一种集成电路光学邻近修正并行处理的方法及其系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113777877A true CN113777877A (zh) | 2021-12-10 |
Family
ID=78841008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111033770.2A Pending CN113777877A (zh) | 2021-09-03 | 2021-09-03 | 一种集成电路光学邻近修正并行处理的方法及其系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113777877A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116819911A (zh) * | 2023-08-31 | 2023-09-29 | 光科芯图(北京)科技有限公司 | 掩模图案的优化方法、装置、曝光设备及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103631878A (zh) * | 2013-11-08 | 2014-03-12 | 中国科学院深圳先进技术研究院 | 一种大规模图结构数据处理方法、装置和系统 |
CN107122248A (zh) * | 2017-05-02 | 2017-09-01 | 华中科技大学 | 一种存储优化的分布式图处理方法 |
US20190146455A1 (en) * | 2017-11-15 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Synchronized Parallel Tile Computation For Large Area Lithography Simulation |
CN110674615A (zh) * | 2019-12-06 | 2020-01-10 | 北京唯智佳辰科技发展有限责任公司 | 一种集成电路版图多边形自适应简化处理方法及装置 |
-
2021
- 2021-09-03 CN CN202111033770.2A patent/CN113777877A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103631878A (zh) * | 2013-11-08 | 2014-03-12 | 中国科学院深圳先进技术研究院 | 一种大规模图结构数据处理方法、装置和系统 |
CN107122248A (zh) * | 2017-05-02 | 2017-09-01 | 华中科技大学 | 一种存储优化的分布式图处理方法 |
US20190146455A1 (en) * | 2017-11-15 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Synchronized Parallel Tile Computation For Large Area Lithography Simulation |
CN110674615A (zh) * | 2019-12-06 | 2020-01-10 | 北京唯智佳辰科技发展有限责任公司 | 一种集成电路版图多边形自适应简化处理方法及装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116819911A (zh) * | 2023-08-31 | 2023-09-29 | 光科芯图(北京)科技有限公司 | 掩模图案的优化方法、装置、曝光设备及存储介质 |
CN116819911B (zh) * | 2023-08-31 | 2023-10-31 | 光科芯图(北京)科技有限公司 | 掩模图案的优化方法、装置、曝光设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9256709B2 (en) | Method for integrated circuit mask patterning | |
Kahng et al. | Layout decomposition approaches for double patterning lithography | |
US20150234974A1 (en) | Multiple patterning design with reduced complexity | |
US6871332B2 (en) | Structure and method for separating geometries in a design layout into multi-wide object classes | |
US6883149B2 (en) | Via enclosure rule check in a multi-wide object class design layout | |
US20040064797A1 (en) | Pure fill via area extraction in a multi-wide object class design layout | |
US6895568B2 (en) | Correction of spacing violations between pure fill via areas in a multi-wide object class design layout | |
US20120054694A1 (en) | Aerial Image Signatures | |
US10445452B2 (en) | Simulation-assisted wafer rework determination | |
US8997027B2 (en) | Methods for modifying an integrated circuit layout design | |
US20100325591A1 (en) | Generation and Placement Of Sub-Resolution Assist Features | |
Xiao et al. | A polynomial time exact algorithm for overlay-resistant self-aligned double patterning (SADP) layout decomposition | |
US8572525B2 (en) | Partition response surface modeling | |
US8352891B2 (en) | Layout decomposition based on partial intensity distribution | |
US8533637B2 (en) | Retargeting based on process window simulation | |
US8191017B2 (en) | Site selective optical proximity correction | |
US8683394B2 (en) | Pattern matching optical proximity correction | |
CN113777877A (zh) | 一种集成电路光学邻近修正并行处理的方法及其系统 | |
US8539391B2 (en) | Edge fragment correlation determination for optical proximity correction | |
Chiou et al. | Development of layout split algorithms and printability evaluation for double patterning technology | |
Chang et al. | Full area pattern decomposition of self-aligned double patterning for 30nm node NAND FLASH process | |
CN114594655A (zh) | 光学临近效应修正方法及系统和掩膜版 | |
US9811615B2 (en) | Simultaneous retargeting of layout features based on process window simulation | |
US10496780B1 (en) | Dynamic model generation for lithographic simulation | |
CN111752088B (zh) | 一种网格图形统一尺寸的方法、存储介质及计算机设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211210 |
|
RJ01 | Rejection of invention patent application after publication |