CN113776418B - 一种单芯片全差分结构的lvdt转换电路与方法 - Google Patents

Abstract

一种单芯片全差分结构的LVDT转换电路与方法，具有数字量满量程溢出标志功能，提供了一种积分式分频电路及D/A转换电路实现频率可编程激磁信号，并提出一种防止转换电路出现180°假零位错误和一种抗1LSB抖动电路结构，解决了抗干扰能力差和转换器可靠性的问题，还提出一种利用“禁止”实现并行数据转换为串行数据的电路结构，能够实现快速和同步的并‑串数据转换。该转换电路、方法与目前传统的LVDT‑数字转换电路、方法相比，能有效地消除了转换电路中的抖码问题，并且具有外围电路简单、抗干扰能力强等优点。

Description

一种单芯片全差分结构的LVDT转换电路与方法

技术领域

本发明涉及线性差动式位移传感器LVDT信号-数字转换集成电路方法技术领域，特别是一种单芯片全差分结构的LVDT转换电路与方法，具体涉及一种单芯片全差分结构的LVDT转换电路的转换方法，还涉及到全差分结构的LVDT-数字转换电路、频率可编程激磁电路、防止出现180°假零位错误、抗1LSB抖动电路架构方法。

背景技术

单芯片LVDT-数字转换集成电路是一种将直线位移量模拟信号转换为数字信号的转换器，广泛地应用于火炮、船舶、航空航天等线性位移测量领域。

传统的单芯片LVDT-数字转换方式采用模拟变换将LVDT的差分交流信号转换为直流信号，然后再通过外部的A/D转换器转换为数字量，但是，这种转换方法采用开环处理方式，抗干扰能力差，同时传统的电路由于A/D转换器存在量化误差，当转换的数据不能精确地表示模拟信号时，会出现抖码现象，并且没有串行接口，无法满足航空等领域对于内置激磁、串行接口、高精度伺服控制系统的应用需求。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种能够有效地消除转换电路中的抖码问题，并且具有外围电路简单、抗干扰能力强等优点的单芯片全差分结构的LVDT转换电路与方法。

本发明所要解决的另一个技术问题是提供上述单芯片全差分结构的LVDT转换电路的转换方法。

本发明所要解决的技术问题是通过以下的技术方案来实现的。本发明是一种单芯片全差分结构的LVDT转换电路，该电路采用二阶伺服闭环控制回路，自动跟踪输入模拟位置量，并输出并行及串行数字量，内置频率可编程激磁源；

该电路包括全差分线性分段电路、全差分增益补偿电路、差分R-2R DAC电路、差分转单端电路、压控振荡器电路、积分器及抗1LSB抖动电路、防止180°假零位电路、内部检测信号BIT信号电路、串行接口电路和可编程激磁源电路；

全线性分段电路依次与差分R_2R DAC电路、误差放大电路、相敏解调电路、积分器电路连接，再通过差分单端转换电路与压控振荡电路、计数电路连接，计数电路输出代表LVDT的位置的数字量，计数电路与串行S接口电路连接，将16位并行数字量转换为串行信号输出，同时计数电路分别与固态控制变压器、差分R_2R DAC电路连接，实现闭环跟踪。

本发明所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的单芯片全差分结构的LVDT转换电路，一种单芯片全差分结构的LVDT转换电方法，该方法内容为：

在交流信号激励下，外部的线性差动式位移传感器LVDT产生一个位移行程量K，位移量K分为VA和VB两组差分交流电压信号，其中电压信号有效值的“和值”是固定值，“和值”为VA+ VB，电压信号VA与“和值”的比值代表位移量行程K的大小，当LVDT传感器在机械零位，即VA=VB=（VA+ VB）/2时位移行程量K为0.5；

电压信号VA、VB输入差分结构的线性分段电路、差分R_2R DAC电路后与计数电路中代表LVDT数字位移行程量k，合成一个差分误差信号（1-k）×VA-k×VB，误差信号经过相敏解调电路、差分到单端转换电路、内置参数积分电路、压控振荡电路和计数电路，最后数字位移量k在线性分段电路、差分R_2R DAC电路中与模拟位移量K比较组成的一个闭环回路，寻找误差信号（1-k）×VA-k×VB的零点，当这一过程完成时，数字控制电路的数字量k等于信号输入K，最后输出数字k；

数字位移量k由二进制码BIT1~BIT16表示，其中最高位BIT1和次高位BIT2用于传感器位移满量程溢出数字量标志，当BIT1、BIT2为01时为上限溢出，为11时是下限溢出；BIT3~BIT16是二进制码的LVDT数字位移行程量k，其中BIT3代表1/2行程的权值，BIT4代表1/4行程（k/4）的权值，依次类推，BIT16代表1/214行程的权值；即，当LVDT为负满行程时，BIT3~BIT16为全0，当LVDT为正满行程时， BIT3~BIT16为全1。

本发明所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的单芯片全差分结构的LVDT转换方法，该方法高位采用线性分段电路、低位采用R_2RDAC电路，进行信号的粗分、细分处理；

LVDT转换电路与R/D转换器的固态控制变压器不同，在R/D转换器的固态控制变压器中对粗分电路修调，即在45°，22.5°，11.25°、5.625°修调，细分角度成线性关系，在0°~360°范围内逼近正余弦曲线；而LVDT转换器中粗分电路采用线性分段，在对应位移行程量的1/2，即对应电压信号为VA/（VA+VB）=1/2、VA/（VA+VB）=1/4、VA/（VA+VB）=1/8、电压信号为VA/（VA+VB）=1/16的特殊点进行线性等比分压；通过等值的差分结构的两组电阻，对输入的交流信号进行分压，最终将位移行程量范围由0~1粗分到0~1/16，细分电路由R_2R DAC电路对0~1/16位移行程量进行比较，实现LVDT转换。

本发明所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的单芯片全差分结构的LVDT转换方法，LVDT转换在高位线性分段后，采用全差分增益补偿方法：

在粗分电路中信号经过一级分压后，信号的幅值缩小为原来的1/2，采用差分结构放大补偿，在电压信号的VA/（VA+VB）=1/4分段点，将分压电压放大2倍，全差分结构由两个相同的运放大器、两个反馈电阻Rf及一个共用的放大电阻Ra组成差分放大电路，放大关系为Au=1+2Rf/Ra，通过将反馈电阻Rf设置为R，共用的放大电阻Ra设置为2R，即通过整数比实现2倍放大关系，同时反馈电阻、放大电阻之间没有引入地线上的阻抗。

本发明所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的单芯片全差分结构的LVDT转换方法，由两路完全相同的R_2R DAC电路实现全差分结构的R_2R DAC电路，进行细分处理，其中，一路R-2R DAC的输入端接粗分电路输出的差分信号的两个正端、一路R-2R DAC的输入端接粗分电路的差分信号的两个负端；

全差分信号经过相敏解调，经过差分转单端电路变为单端信号，经过积分器连接压控振荡器电路，压控振荡器采用复位式电路结构，由运算放大器与电阻、电容组成，运算放大器的输出高于3.25V或低于1.25V时，输出高电平，通过单稳态电路输出时钟信号，控制复位开关闭合，使压控振荡器复位，积分器主电路与压控振荡器组成Ⅱ型闭环伺服回路，由于Ⅱ型闭环伺服回路易产生不稳定，即有一个LSB的误差电压量值在零位上下变化，通过将压控振荡器的输出按比例反馈到积分器的输入端，设置积分器的阈值区间，使之在1LSB范围内保留误差值，而使积分电路的输出为零，直至输入误差超过了1LSB对应值，才有1LSB的变化，实现1个LSB的迟滞。

本发明所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的单芯片全差分结构的LVDT转换方法，通过BIT信号消除180°假零位现象，可逆计数器电路组成Ⅱ型闭环系统，计数器的输出连接到粗分电路及R-2R DAC电路，LVDT的激磁是正弦信号，采用内部检测信号BIT电路，检测参考和信号的相移，当相移超过45°时，BIT信号为低电平，在正常情况下为高电平；

BIT信号与计数器的第9位BIT9进行异或后，接差分R-2R DAC电路的第4位，当BIT信号为0时，R-2R DAC电路的第4位由计数器的第9位BIT9控制，转换电路正常工作；当BIT信号为1时，R-2R DAC电路的第4位是计数器的第9位BIT9取反，造成转换电路中的误差增大，转换电路的压控振荡器产生振荡信号，转换电路重新跟踪外部信号，直到消除180°假零位。

本发明所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的单芯片全差分结构的LVDT转换方法，通过计时方法计算内参考与外参考的相位差，当相位差大于45°时，输出BIT信号；

外参考RH、RL通过比较器，产生外参考方波信号Re，信号VA、VB通过选择器再经过比较器产生内参考方波信号Ri，选择器的选择信号为计数器的BIT3，外参考方波信号Re与内参考方波信号Ri异或实现相位差Eφ检测；

在外参考方波信号Re的中点处，通过中点产生电路采样外参考方波信号Re与内参考方波信号Ri相位差Eφ，产生BIT信号。

本发明所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的单芯片全差分结构的LVDT转换方法，计数器输出的并行数据BIT1~BIT16，连接到数据选择器及D触发器组成的移位寄存器电路，通过禁止信号实现移位寄存器的置数功能，将16位并行数字量转换为串行SPI信号；

移位寄存器的时钟CP为串行接口时钟，禁止信号INH为高电平时，D触发器清零，串行接口时钟CP经过延时后，接D触发器的时钟端CD触发器的输出Q作为数据选择器的选择信号sel；当禁止信号INH为低电平时，D触发器输出零，数据选择器置入选择数据BIT1~BIT16，在串行接口时钟CP的第1个时钟，D触发器输出高电平，数据选择器选择移位数据，实现移位功能。

本发明所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的单芯片全差分结构的LVDT转换方法，可编程激磁源电路包括积分式分频电路、正弦ROM查找表、D/A转换电路和运放电路，实现1K~10KHz的可编程频率，由内部产生1MHz时钟信号，同时设定置频率控制信号FS5~FS0，作为分频电路的分频数值对1MHz时钟进行分频；

积分式分频电路的计数数据位为8位，ROM的地址信号为7位，与分频电路的计数数据位的低7位连接，ROM表数据的位宽为7位，数据为0°~180°内的正弦数据，通过R_2R DAC电路、运算放大电路转换为正弦波模拟信号，运算放大电路由分频电路的计数数据位的第8位控制进行同相或反相放大，实现0°~360°内变化的正弦信号。

与现有技术相比，本发明能有效地消除了转换电路中的抖码问题，并且具有外围电路简单、抗干扰能力强等优点。

附图说明

图1为本发明的转换原理图；

图2为本发明的全差分线性分段电路图；

图3为本发明的全差分增益补偿电路图；

图4为本发明的差分R-2R DAC电路图；

图5为本发明的差分转单端电路图；

图6为本发明的压控振荡器电路图；

图7为本发明的积分器及抗1LSB抖动电路图；

图8为本发明的防止180°假零位电路图；

图9为本发明的内外参考相位求差电路电路图；

图10为本发明的脉冲中点产生电路图；

图11为本发明的串行接口电路图；

图12为本发明的可编程激磁源电路图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参照图1，一种单芯片全差分结构的轴角转换电路，具有频率可编程内置激磁电路，采用二阶伺服闭环控制回路，自动跟踪输入模拟位置量，并输出并行及串行数字量。该电路包括全差分电路结构的线性分段电路，线性分段电路依次与全差分电路结构的R_2RDAC电路、误差放大电路、相敏解调电路、差分到单端转换电路连接，再通过积分器与压控振荡电路和计数电路连接，计数器输出代表LVDT的位置的数字量，计数电路与串行SPI输出接口电路连接，将16位并行数字量转换为串行信号输出，同时计数电路则分别与固态控制变压器、R_2R DAC电路连接，实现闭环跟踪；

该电路还包括满量程数字量溢出标志，数字输出量BIT1~BIT16的最高位BIT1和次高位BIT2用于传感器位移满量程溢出数字量标志，当BIT1、BIT2为01时为上限溢出，为11时是下限溢出；

该电路还包括积分式分频电路，产生频率可编程激磁信号；

该电路还包括BIT电路，通过检测参考与信号的相位差，防止转换电路出现180°假零位；

该电路还包括抗抖动电路，通过将压控振荡电路的输出电压信号按比例反馈到积分器电路，实现1个LSB的迟滞，提高电路的稳定性；

下面进行具体阐述：

1、全差分线性比值分段电路

如图2所示，全差分线性全差分线性比值分段电路由模拟开关、电阻、运算放大器组成；在交流信号激励下，外部的线性差动式位移传感器LVDT产生一个位移行程量K，位移量K分为VA和VB两组差分交流电压信号（VA+和VB +，VA-和VB -）。其中电压信号有效值的“和值”（VA+ VB）是固定值，电压信号VA与“和值”（VA+ VB）的比值代表位移量行程K的大小；

LVDT传感器的电压信号VA+和VB +，VA-和VB -两组信号，通过开关G1~G10控制，采用线性分段，在对应位移行程量的1/2（A/（A+B）=1/2）、1/4（A/B=1/3）、1/8（A/B=1/7）、1/16（A/B=1/15）的特殊点进行线性等比分压；

最终形成AC+和AC-两组差分信号，其中输出out1是VA，out2是（VA+VB）/16-VA；out1+、out1-和out1+、out1-，再输入后端的R_2R DAC中进行比较；

2、全差分增益补偿电路

在粗分电路中信号经过一级分压后，信号的幅值缩小为原来的1/2；为了提高电路的灵敏度，并满足转换电路的开环增益，需要补偿信号的幅值。如图3所示，采用差分结构放大补偿，在k=1/4分段点，将分压电压放大2倍；全差分结构由两个相同的运放大器、两个反馈电阻Rf及一个共用的放大电阻Ra组成差分放大电路，放大关系为Au=（1+2Rf/Ra）；通过将反馈电阻Rf设置为R，共用的放大电阻Ra设置为2R。即通过整数比实现2倍放大关系，同时反馈电阻、放大电阻之间没有引入地线上的阻抗，提高了放大精度；

3、差分R-2R DAC电路

差分R-2R DAC如图4所示；在图2中，最终的输出是两路差分信号out1+、out1-和out2+、out2-，需要采用差分的R-2R DAC进行细分线性处理；其中R-2R DAC1的V1、V2分别接全差分粗分电路输出的OUT2+、OUT1+，其中R-2R DAC2的V1、V2分别接全差分粗分电路输出的OUT2-、OUT1-；输出信号为Iout+和Iout-；

4、差分转单端电路

全差分信号经过相敏解调，经过差分转单端电路变为单端信号。差分转单端电路如图5所示，由运算放大器及电阻R1、R2、R3、R4组成，电阻R1=R3，R2=R4，电阻R4的一端接共模电位2.25V；IN+、IN-是输入的差分信号，经过差分转单端电路后，输出变为单端信号，输出的电压为OUT=（IN+）-（IN-）；

5、压控振荡器电路

压控振荡器采用复位式电路结构，如图6所示，由运算放大器A1、比较器A2和A3、电阻R1、电容C1、开关1及单稳态电路和门电路组成；运算放大器A1与电阻R1、电容C1组成积分电路。比较器A2的负端接3.25V，A3的正端接1.25V；

因此，当运算放大器A1的输出高于3.25V或低于1.25V时，门电路输出高电平，单稳态电路输出脉冲信号CLK，信号CLK控制开关K1闭合，使运算放大器A1组成的积分电路复位；当运算放大器A1的输出VCO_OUT低于3.25V并高于1.25V时，门电路输出低电平，单稳态电路输出为低电平；比较器A4输出方向信号，实现可逆计数器的加/减控制；

6、积分器及抗1LSB抖动电路

积分器主电路是个可校正的普通积分器；由于二阶无差度伺服回路易产生静不稳定，即有一个LSB（最低有效位）的量值在零位上下变化误差电压的符号；通过将压控振荡器的输出按比例反馈到积分器的输入端，设置积分器的的阈值区间，使之在1LSB范围内保留误差值，而使积分器输出为零，直至输入误差超过了1LSB对应值，才有1LSB的变化；

电路图如图7所示；运算放大器A2、A3与电阻R1~R5组成抗1LSB抖动电路；输入信号为图6中的压控振荡器输出VCO_OUT，通过电阻R5，产生抗1LSB的电流信号；运算放大器A3与电阻R6、R7、C1、C2组成积分电路，其中电阻R7与电容C1组成带宽选择电路；

7、防止180°假零位电路

由于LVDT的激磁是正弦信号，为了防止转换电路的出现180°假零位，采用内部检测信号BIT（build_in test）信号电路，检测参考和信号的相移，当相移超过45°时，BIT信号为低电平，在正常情况下为高电平；

如图8所示，BIT信号与计数器的第9位BIT9进行异或后，接差分R-2R DAC电路的第4位；

当BIT信号为0时，R-2R DAC电路的第4位由计数器的第9位BIT9控制，转换电路正常工作。当BIT信号为1时，R-2R DAC电路的第4位是计数器的第9位BIT9取反，造成转换电路中的误差增大，转换电路的压控振荡器产生振荡信号，转换电路重新跟踪外部信号，直到消除180°假零位；

8、内部检测信号BIT（build_in test）信号电路

相位求差电路如图9所示，通过计时方法计算内参考与外参考的相位差，当相位差大于45°时，输出BIT信号；

外参考RH、RL通过比较器，产生外参考方波信号Re。信号VA、VB通过选择器再经过比较器产生内参考方波信号Ri，选择器的选择信号为计数器的BIT3；外参考方波信号Re与内参考方波信号Ri异或实现相位差Eφ检测；

在外参考方波信号Re的中点处，通过中点产生电路采样外参考方波信号Re与内参考方波信号Ri相位差Eφ，产生BIT信号；

由于外参考方波信号Re的频率是固定值，通过边沿检测电路产生的脉冲频率相等，采用计数器采样前2个脉冲的时间，在之后的时间中点上产生一个脉冲；具体实现电路框图如图10所示；其中时钟信号频率为1MHz，计数器由14个D触发器组成，满足激磁频率为1kHz到10kHz的频率要求；

将中点产生电路产生的中点脉冲来做BIT信号的检测时钟，可保证在相位差大于45°，参考最大值时检测BIT信号，从而提高了BIT信号的准确性；

9、串行接口电路

计数器输出的并行数据BIT1~BIT16，连接到数据选择器及D触发器组成的移位寄存器电路。通过禁止信号（INH）实现移位寄存器的置数功能，将16位并行数字量转换为串行SPI信号；

如图11所示，移位寄存器的时钟cp为串行接口时钟，禁止信号INH为高电平时，D触发器清零，串行接口时钟cp经过延时后，接D触发器的时钟端CD触发器的输出Q作为数据选择器的选择信号sel；当禁止信号INH为低电平时，D触发器输出零，数据选择器置入选择数据BIT1~BIT16，在串行接口时钟cp的第1个时钟，D触发器输出高电平，数据选择器选择移位数据，实现移位功能；

10、可编程激磁源电路

如图12所示，激磁电源由积分式分频电路、正弦ROM查找表、D/A转换电路、运放电路组成，实现1K~10KHz的可编程频率。由内部产生1MHz时钟信号，同时设定置频率控制信号FS5~FS0，作为积分式分频电路的分频数值对1MHz时钟进行分频，分频电路的计数数据位为8位，ROM的地址信号为7位，与分频电路的计数数据位的低7位连接。ROM表产生正弦数据位宽为7位，数据为0°~180°内的正弦数据，通过R_2R DAC电路、运算放大电路转换为正弦波模拟信号；其中运算放大电路由分频电路的计数数据位的第8位控制同相或反相放大，实现0°~360°内变化的正弦信号。

参考图1-12，一种单芯片全差分结构的LVDT转换方法，在交流信号激励下，外部的线性差动式位移传感器LVDT产生一个位移行程量K，位移量K分为VA和VB两组差分交流电压信号（VA+和VB +，VA-和VB -）；其中电压信号有效值的“和值”（VA+ VB）是固定值，电压信号VA与“和值”（VA+ VB）的比值代表位移量行程K的大小；

电压信号VA、VB输入差分结构的线性分段电路、R_2R DAC电路后与计数电路中代表LVDT数字位移行程量k，合成一个差分误差信号（1-k）×VA-k×VB，误差信号经过相敏解调电路、差分到单端转换、内置参数积分电路、压控振荡电路和计数电路；最后数字位移量k在线性分段电路、R_2R DAC电路中与模拟位移量K比较组成的一个闭环回路，寻找误差信号（1-k）×VA-k×VB的零点；当这一过程完成时，数字控制电路的数字量k等于信号输入K，最后输出数字k；

数字位移量k由二进制码BIT1~BIT16表示，其中最高位BIT1和次高位BIT2用于传感器位移满量程溢出数字量标志，当BIT1、BIT2为01时为上限溢出，为11时是下限溢出；BIT3~BIT16是二进制码的LVDT数字位移行程量k，其中BIT3代表1/2行程的权值，BIT4代表1/4行程（k/4）的权值…，BIT16代表1/214行程的权值；即，当LVDT为负满行程时， BIT3~BIT16为全0，当LVDT为正满行程时， BIT3~BIT16为全1；

在LVDT转换器中粗分电路采用线性分段，在对应位移行程量的1/2（A/（A+B）=1/2）、1/4、1/8、1/16的特殊点进行线性等比分压；通过等值的差分结构的两组电阻，对输入的交流信号进行分压；最终将位移行程量范围由（0~1）粗分到（0~1/16）；细分电路由R_2R DAC电路对（0~1/16）位移行程量进行比较，实现LVDT转换；

在粗分电路中信号经过一级分压后，信号的幅值缩小为原来的1/2；为了提高电路的灵敏度，并满足转换电路的开环增益，需要补偿信号的幅值；采用差分结构放大补偿，在1/4分段点，将分压电压放大2倍；全差分结构由两个相同的运放大器、两个反馈电阻Rf及一个共用的放大电阻Ra组成差分放大电路，放大关系为Au=（1+2Rf/Ra）；通过将反馈电阻Rf设置为R，共用的放大电阻Ra设置为2R；即通过整数比实现2倍放大关系，同时反馈电阻、放大电阻之间没有引入地线上的阻抗，提高了放大精度；

在该方法中，由两路完全相同的R_2R DAC实现全差分结构的R_2R DAC电路，进行细分处理，其中，一路R-2R DAC的输入端接粗分电路输出的差分信号的两个正端、一路R-2RDAC的输入端接粗分电路的差分信号的两个负端；

全差分信号经过相敏解调，经过差分转单端电路变为单端信号；差分转单端电路如图5所示，由运算放大器及电阻R1、R2、R3、R4组成，电阻R1=R3，R2=R4，电阻R4的一端接共模电位2.25V。IN+、IN-是输入的差分信号，经过差分转单端电路后，输出变为单端信号，输出的电压为OUT=（IN+）-（IN-）；

压控振荡器采用复位式电路结构，如图6所示，由运算放大器A1、比较器A2和A3、电阻R1、电容C1、开关1及单稳态电路和门电路组成；运算放大器A1与电阻R1、电容C1组成积分电路。比较器A2的负端接3.25V，A3的正端接1.25V；因此，当运算放大器A1的输出高于3.25V或低于1.25V时，门电路输出高电平，单稳态电路输出脉冲信号CLK，信号CLK控制开关K1闭合，使运算放大器A1组成的积分电路复位；当运算放大器A1的输出VCO_OUT低于3.25V并高于1.25V时，门电路输出低电平，单稳态电路输出为低电平；比较器A4输出方向信号，实现可逆计数器的加/减控制；

由于Ⅱ型闭环伺服回路易产生不稳定，即有一个LSB（最低有效位）的误差电压量值在零位上下变化；如图7所示，通过将压控振荡器的输出按比例反馈到积分器的输入端，设置积分器的阈值区间，使之在1LSB范围内保留误差值，而使积分电路的输出为零，直至输入误差超过了1LSB对应值，才有1LSB的变化。实现1个LSB的迟滞，提高了电路的稳定；

LVDT传感器的激磁是正弦信号，为了防止转换电路的出现180°假零位，采用内部检测信号BIT（build_in test）信号电路，检测参考和信号的相移，当相移超过45°时，BIT信号为低电平，在正常情况下为高电平；

BIT信号与计数器的第9位BIT9进行异或后，接差分R-2R DAC电路的第4位，当BIT信号为0时，R-2R DAC电路的第4位由计数器的第9位BIT9控制，转换电路正常工作；当BIT信号为1时，R-2R DAC电路的第4位是计数器的第9位BIT9取反，造成转换电路中的误差增大，转换电路的压控振荡器产生振荡信号，转换电路重新跟踪外部信号，直到消除180°假零位；

内部检测信号BIT（build_in test）信号电路通过计时方法计算内参考与外参考的相位差，当相位差大于45°时，输出BIT信号；

外参考RH、RL通过比较器，产生外参考方波信号Re；信号VA、VB通过选择器再经过比较器产生内参考方波信号Ri，选择器的选择信号为计数器的BIT3；外参考方波信号Re与内参考方波信号Ri异或实现相位差Eφ检测；通过中点产生电路采样外参考方波信号Re与内参考方波信号Ri相位差Eφ，产生BIT信号；

通过边沿检测电路产生的脉冲频率相等，采用计数器记得前2个脉冲的时间，在之后的时间中点上产生一个中点脉冲，具体实现电路框图如图10；其中时钟信号频率为1MHz，计数器由14个D触发器组成，满足激磁频率为1kHz到10kHz的频率要求；将中点脉冲来做BIT信号的检测时钟，可保证在相位差大于45°，参考最大值时检测BIT信号，从而提高了BIT信号的准确性；

计数器输出的并行数据BIT1~BIT16，连接到数据选择器及D触发器组成的移位寄存器电路；通过禁止信号（INH）实现移位寄存器的置数功能，将16位并行数字量转换为串行SPI信号；

移位寄存器的时钟CP为串行接口时钟，清零clr为禁止信号INH的反相；当禁止信号INH为高电平时，D触发器清零，串行接口时钟CP经过延时后，接D触发器的时钟端CD，触发器的输出Q作为数据选择器的选择信号sel；当禁止信号INH为低电平时，D触发器输出零，数据选择器置入选择数据BIT1~BIT16，在串行接口时钟CP的第1个时钟，D触发器输出高电平，数据选择器选择移位数据，实现移位功能；

内置可编程激磁电路由积分式分频电路、正弦ROM查找表、D/A转换电路、运放电路组成，实现1K~10KHz的可编程频率；

全加器与D触发器组成积分式分频电路，CLK是内部产生的1MHz时钟信号，积分式分频电路的输入（FS5~FS0），当（FS5~FS0）00001~11111时，积分式分频电路的输出频率变化为1kHz~10kHz；

积分式分频电路输出的低7位连接正弦数据ROM表，数据为0°~180°内的正弦数据，输出的7位正弦数据D[6:0]接DAC；分频电路输出的最高位接开关K1，当θ为0~180°时，运放A1为跟随状态，否则，运放A2为反相放大状态，实现θ为0~360°范围内的正弦信号。

Claims (5)

1.一种单芯片全差分结构的LVDT转换电方法，其特征在于：该方法一种单芯片全差分结构的LVDT转换电路，该电路采用二阶伺服闭环控制回路，自动跟踪输入模拟位置量，并输出并行及串行数字量，内置频率可编程激磁源；

该电路包括全差分线性分段电路、全差分增益补偿电路、差分R-2R DAC电路、差分转单端电路、压控振荡器电路、积分器及抗1LSB抖动电路、防止180°假零位电路、内部检测信号BIT信号电路、串行接口电路和可编程激磁源电路；

全线性分段电路依次与差分R_2R DAC电路、误差放大电路、相敏解调电路、积分器电路连接，再通过差分单端转换电路与压控振荡电路、计数电路连接，计数电路输出代表LVDT的位置的数字量，计数电路与串行S接口电路连接，将16位并行数字量转换为串行信号输出，同时计数电路分别与固态控制变压器、差分R_2R DAC电路连接，实现闭环跟踪；

该方法内容为：

在交流信号激励下，外部的线性差动式位移传感器LVDT产生一个位移行程量K，位移量K分为VA和VB两组差分交流电压信号，其中电压信号有效值的“和值”是固定值，“和值”为VA+ VB，电压信号VA与“和值”的比值代表位移量行程K的大小，当LVDT传感器在机械零位，即VA=VB=（VA+ VB）/2时位移行程量K为0.5；

电压信号VA、VB输入差分结构的线性分段电路、差分R_2R DAC电路后与计数电路中代表LVDT数字位移行程量k，合成一个差分误差信号（1-k）×VA-k×VB，误差信号经过相敏解调电路、差分到单端转换电路、内置参数积分电路、压控振荡电路和计数电路，最后数字位移量k在线性分段电路、差分R_2R DAC电路中与模拟位移量K比较组成的一个闭环回路，寻找误差信号（1-k）×VA-k×VB的零点，当这一过程完成时，数字控制电路的数字量k等于信号输入K，最后输出数字k；

数字位移量k由二进制码BIT1~BIT16表示，其中最高位BIT1和次高位BIT2用于传感器位移满量程溢出数字量标志，当BIT1、BIT2为01时为上限溢出，为11时是下限溢出；BIT3~BIT16是二进制码的LVDT数字位移行程量k，其中BIT3代表1/2行程的权值，BIT4代表1/4行程（k/4）的权，依次类推，BIT16代表1/214行程的权值；即，当LVDT为负满行程时， BIT3~BIT16为全0，当LVDT为正满行程时， BIT3~BIT16为全1；

该方法高位采用线性分段电路、低位采用R_2R DAC电路，进行信号的粗分、细分处理；

LVDT转换电路与R/D转换器的固态控制变压器不同，在R/D转换器的固态控制变压器中对粗分电路修调，即在45°，22.5°，11.25°、5.625°修调，细分角度成线性关系，在0°~ 360°范围内逼近正余弦曲线；而LVDT转换器中粗分电路采用线性分段，在对应位移行程量的1/2，即对应电压信号为VA/（VA+VB）=1/2、VA/（VA+VB）=1/4、VA/（VA+VB）=1/8、电压信号为VA/（VA+VB）=1/16的特殊点进行线性等比分压；通过等值的差分结构的两组电阻，对输入的交流信号进行分压，最终将位移行程量范围由0~1粗分到0~1/16，细分电路由R_2R DAC电路对0~1/16位移行程量进行比较，实现LVDT转换；

LVDT转换在高位线性分段后，采用全差分增益补偿方法：

在粗分电路中信号经过一级分压后，信号的幅值缩小为原来的1/2，采用差分结构放大补偿，在电压信号的VA/（VA+VB）=1/4分段点，将分压电压放大2倍，全差分结构由两个相同的运放大器、两个反馈电阻Rf及一个共用的放大电阻Ra组成差分放大电路，放大关系为Au=1+2Rf/Ra，通过将反馈电阻Rf设置为R，共用的放大电阻Ra设置为2R，即通过整数比实现2倍放大关系，同时反馈电阻、放大电阻之间没有引入地线上的阻抗；

由两路完全相同的R_2R DAC电路实现全差分结构的R_2R DAC电路，进行细分处理，其中，一路R-2R DAC的输入端接粗分电路输出的差分信号的两个正端、一路R-2R DAC的输入端接粗分电路的差分信号的两个负端；

全差分信号经过相敏解调，经过差分转单端电路变为单端信号，经过积分器连接压控振荡器电路，压控振荡器采用复位式电路结构，由运算放大器与电阻、电容组成，运算放大器的输出高于3.25V或低于1.25V时，输出高电平，通过单稳态电路输出时钟信号，控制复位开关闭合，使压控振荡器复位，积分器主电路与压控振荡器组成Ⅱ型闭环伺服回路，由于Ⅱ型闭环伺服回路易产生不稳定，即有一个LSB的误差电压量值在零位上下变化，通过将压控振荡器的输出按比例反馈到积分器的输入端，设置积分器的阈值区间，使之在1LSB范围内保留误差值，而使积分电路的输出为零，直至输入误差超过了1LSB对应值，才有1LSB的变化，实现1个LSB的迟滞。

2.根据权利要求1所述的单芯片全差分结构的LVDT转换方法，其特征在于：通过BIT信号消除180°假零位现象，可逆计数器电路组成Ⅱ型闭环系统，计数器的输出连接到粗分电路及R-2R DAC电路，LVDT的激磁是正弦信号，采用内部检测信号BIT电路，检测参考和信号的相移，当相移超过45°时，BIT信号为低电平，在正常情况下为高电平；

BIT信号与计数器的第9位BIT9进行异或后，接差分R-2R DAC电路的第4位，当BIT信号为0时，R-2R DAC电路的第4位由计数器的第9位BIT9控制，转换电路正常工作；当BIT信号为1时，R-2R DAC电路的第4位是计数器的第9位BIT9取反，造成转换电路中的误差增大，转换电路的压控振荡器产生振荡信号，转换电路重新跟踪外部信号，直到消除180°假零位。

3.根据权利要求1所述的单芯片全差分结构的LVDT转换方法，其特征在于：通过计时方法计算内参考与外参考的相位差，当相位差大于45°时，输出BIT信号；

外参考RH、RL通过比较器，产生外参考方波信号Re，信号VA、VB通过选择器再经过比较器产生内参考方波信号Ri，选择器的选择信号为计数器的BIT3，外参考方波信号Re与内参考方波信号Ri异或实现相位差Eφ检测；

在外参考方波信号Re的中点处，通过中点产生电路采样外参考方波信号Re与内参考方波信号Ri相位差Eφ，产生BIT信号。

4.根据权利要求1所述单芯片全差分结构的LVDT转换方法，其特征在于：计数器输出的并行数据BIT1~BIT16，连接到数据选择器及D触发器组成的移位寄存器电路，通过禁止信号实现移位寄存器的置数功能，将16位并行数字量转换为串行SPI信号；

移位寄存器的时钟CP为串行接口时钟，禁止信号INH为高电平时，D触发器清零，串行接口时钟CP经过延时后，接D触发器的时钟端CD触发器的输出Q作为数据选择器的选择信号sel；当禁止信号INH为低电平时，D触发器输出零，数据选择器置入选择数据BIT1~BIT16，在串行接口时钟CP的第1个时钟，D触发器输出高电平，数据选择器选择移位数据，实现移位功能。

5.根据权利要求1所述的单芯片全差分结构的LVDT转换方法，其特征在于：可编程激磁源电路包括积分式分频电路、正弦ROM查找表、D/A转换电路和运放电路，用于实现1K~10KHz的可编程频率，由内部产生1MHz时钟信号，同时设定置频率控制信号FS5~FS0，作为分频电路的分频数值对1MHz时钟进行分频；

积分式分频电路的计数数据位为8位，ROM的地址信号为7位，与分频电路的计数数据位的低7位连接，ROM表数据的位宽为7位，数据为0°~180°内的正弦数据，通过R_2R DAC电路、运算放大电路转换为正弦波模拟信号，运算放大电路由分频电路的计数数据位的第8位控制进行同相或反相放大，实现0°~360°内变化的正弦信号。