CN113764553A - 一种半导体器件结构 - Google Patents

一种半导体器件结构 Download PDF

Info

Publication number
CN113764553A
CN113764553A CN202010500834.4A CN202010500834A CN113764553A CN 113764553 A CN113764553 A CN 113764553A CN 202010500834 A CN202010500834 A CN 202010500834A CN 113764553 A CN113764553 A CN 113764553A
Authority
CN
China
Prior art keywords
type layer
layer
semiconductor device
junction
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010500834.4A
Other languages
English (en)
Inventor
姜涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yiguan Information Technology Shanghai Co ltd
Original Assignee
Yiguan Information Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yiguan Information Technology Shanghai Co ltd filed Critical Yiguan Information Technology Shanghai Co ltd
Priority to CN202010500834.4A priority Critical patent/CN113764553A/zh
Publication of CN113764553A publication Critical patent/CN113764553A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种半导体器件结构,包括衬底层;第一N型层,位于所述衬底层的上表面;第一P型层,位于所述第一N型层的上表面;第二N型层,位于所述第一P型层的上表面;发光层,位于所述第一P型层与所述第二N型层之间形成的第一PN结处的预设位置上;第二P型层,位于所述第二N型层的上表面;第一电极,位于所述第二P型层的上表面;第二电极,位于所述第一N型层上以形成半导体器件结构。本发明提供的半导体器件结构,通过构建新的发光器件结构扭转了PN结反偏时不会发生电光转化的问题,将反偏PN结处的预设位置内作为发光区域,实现了高效率的电光转换。

Description

一种半导体器件结构
技术领域
本发明属于半导体光电器件技术领域,具体涉及一种半导体器件结构。
背景技术
发光二极管是一种常用的发光器件,这种器件早在1962年出现,早期只能发出低光度的红光,之后发展出其他单色光的版本,时至今日能发出的光已遍及可见光、红外线及紫外线,光度也提高到相当的光度。而用途也由初时作为指示灯、显示板等,随着技术的不断进步,发光二极管已被广泛地应用于显示器、照明和医疗器件领域。
目前,发光二极管包括LED和LD,其核心部分是由P型半导体和N型半导体组成的晶片,在P型半导体和N型半导体之间有一个过渡层,称为PN结。在某些半导体材料的PN结中,注入的少数载流子与多数载流子复合时会把多余的能量以光的形式释放出来,从而把电能直接转换为光能。PN结加反向电压,少数载流子难以注入,故不发光。当它处于正向工作状态时(即两端加上正向电压),电流从LED阳极流向阴极时,半导体晶体就发出从紫外到红外不同颜色的光线,光的强弱与电流有关。通过分析发光二极管LED的工作原理可以看出,其只在PN结正向导通时才能发光,但由于正向导通时多数载流子只有一小部分会和注入的少数载流子发生复合,而大部分多数载流子是以漂移的形式到达电极处形成电流,因此如何增加多数载流子和少数载流子的复合就是提高半导体发光器件电光转化效率的关键。现在在LED的结构设计提高半导体发光器件电光转化效率的方法包括:一、通过设计电流阻挡层来增加LED中空穴的注入,这种方法有一定的效果;二、提高P型半导体材料的掺杂浓度,进而提高P型材料中的空穴浓度达到提高半导体发光器件电光转化效率的目的;三、在P型材料和N型材料的界面处增加量子阱结构,即由不同禁带宽度的两种半导体材料交替周期生长的薄层来形成发光区,该结构通过更好的将电子和空穴限制在量子阱中而实现更高的电光转换效率,同时还可以通过控制作为量子阱的禁带宽度小的半导体材料的实际禁带宽度,达到控制光的波长的目的。
但是,上述通过设计电流阻挡层的方法本质上还是在原有空穴浓度的基础上,尽量增加参与复合的空穴数量,并没有从根本上解决空穴浓度即空穴总数的问题;通过提高P型半导体材料掺杂浓度的方法,在制作LED的主流化合物半导体材料GaN的P型掺杂并不容易实现,P型掺杂浓度远远低于N型掺杂浓度,且目前仍然没有特别有效的方法能够进一步提高P型掺杂浓度;通过增加量子阱结构的方法,对于现有LED结构存在反偏情况时,LED都无法发光。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种半导体器件结构。
本发明的一个实施例提供了一种半导体器件结构,包括:
衬底层;
第一N型层,位于所述衬底层的上表面;
第一P型层,位于所述第一N型层的上表面;
第二N型层,位于所述第一P型层的上表面;
第二P型层,位于所述第二N型层的上表面;
发光层,位于所述第一P型层与所述第二N型层之间形成的第一PN结处的预设位置上;
第一电极,位于所述第二P型层的上表面;
第二电极,位于所述第一N型层上以形成半导体器件结构。
在本发明的一个实施例中,所述第一PN结处的预设位置上包括:
位于所述第一PN结界面上;
或位于所述第二N型层中第一预设深度处;
或位于所述第一P型层中第二预设深度处;
所述第一预设深度和所述第二预设深度均在所述第一PN结处的耗尽层区域内。
在本发明的一个实施例中,所述发光层位于所述第一PN结界面上时的掺杂浓度为1E14~1E21原子/cm3
或所述发光层位于所述第二N型层中第一预设深度处的掺杂浓度为1E14~1E21原子/cm3
或所述发光层位于所述第一P型层中第二预设深度处的掺杂浓度为1E14~1E21原子/cm3
在本发明的一个实施例中,所述第一预设深度为以所述第一PN结界面为起点且在所述第二N型层内的深度;所述第二预设深度为以所述第一PN结界面为起点且在所述第一P型层内的深度。
在本发明的一个实施例中,所述第一预设深度为0~10μm;所述第二预设深度为0~10μm。
在本发明的一个实施例中,所述发光层还位于第一N型层与第一P型层之间形成的第二PN结界面上。
在本发明的一个实施例中,所述发光层还位于第二N型层与第二P型层之间形成的第三PN结界面上。
在本发明的一个实施例中,所述第二电极位于所述第一N型层的上表面以形成水平结构的半导体器件结构。
在本发明的一个实施例中,所述第二电极位于所述第一N型层的下表面以形成垂直结构的半导体器件结构。
在本发明的一个实施例中,还包括第三电极,所述第三电极位于所述第一P型层的上表面。
与现有技术相比,本发明的有益效果:
本发明提供的半导体器件结构,通过构建新的发光器件结构,突破了传统半导体器件结构只能是二极管的局限,扭转了在PN结反偏时不会发生电光转化的问题,特别是在P型掺杂浓度暂时无法得到有效提高的情况下,本实施例创新性地将可以发生高复合率的反偏PN结处的预设位置内作为发光区域,正负电极之间的电流流过的路径为第二P型层到第二N型层再到第一P型层和再到第一N型层,极大的提高了空穴的利用率,实现了高效率的电光转换,为半导体发光器件领域的研究提供了一种全新的器件结构和研究思路。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种半导体器件结构的结构示意图;
图2a~2c是本发明实施例提供的一种半导体器件结构中发光层位于第一PN结处的结构示意图;
图3是本发明实施例提供的一种半导体器件结构中发光层位于第二PN结处的结构示意图;
图4是本发明实施例提供的一种半导体器件结构中发光层位于第三PN结处的结构示意图;
图5是本发明实施例提供的一种基于PNPN结构的半导体器件结构的结构示意图;
图6是本发明实施例提供的另一种半导体器件结构的结构示意图;
图7a~7c是本发明实施例提供的另一种半导体器件结构中发光层位于第一PN结处的结构示意图;
图8是本发明实施例提供的另一种半导体器件结构中发光层位于第二PN结处的结构示意图;
图9是本发明实施例提供的另一种半导体器件结构中发光层位于第三PN结处的结构示意图;
图10是本发明实施例提供的另一种基于PNPN结构的半导体器件结构的结构示意图;
图11是本发明实施例提供的再一种半导体器件结构的结构示意图;
图12是本发明实施例提供的再一种基于PNPN结构的半导体器件结构的结构示意图;
图13是本发明实施例提供的又一种半导体器件结构的结构示意图;
图14是本发明实施例提供的又一种基于PNPN结构的半导体器件结构的结构示意图。
附图标记说明:
100-衬底层;1-第一N型层;2-第一P型层;3-第二N型层;4-第二P型层;5-发光层;6-第一电极;7-第二电极;8-第三电极;11-第一PN结;22-第二PN结;33-第三PN结;100′-第一衬底层;1′-第三P型层;2′-第三N型层;3′-第四P型层;4′-第四N型层;5′-第一发光层;6′-第四电极;7′-第五电极;8′-第六电极;11′-第四PN结;22′-第五PN结;33′-第六PN结。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1是本发明实施例提供的一种半导体器件结构的结构示意图。本实施例提供了一种半导体器件结构,该半导体器件结构包括:
衬底层100;
第一N型层1,位于衬底层100的上表面;
第一P型层2,位于第一N型层1的上表面;
第二N型层3,位于第一P型层2的上表面;
第二P型层4,位于第二N型层3的上表面;
发光层5,位于第一P型层2与第二N型层3之间形成的第一PN结11处的预设位置上;
第一电极6,位于第二P型层4的上表面;
第二电极7,位于第一N型层1上以形成半导体器件结构。
具体而言,半导体发光器件结构目前被普遍采用,其原理是通过对半导体材料进行掺杂,分别获得P型材料和N型材料,当对P型材料施加高电位,对N型材料施加低电位,PN结开始导通并有电流流过,在P型材料和N型材料的界面附近电子和空穴发生复合,当复合以辐射复合的形式发生时就会释放光子,即在有电流流过的半导体器件中实现发光。对半导体发光器件性能进行评价所关注的参数很多,例如正向导通电压、反向击穿电压、ESD特性、发光波长的集中程度和发光效率等,其中对于大多数正在研发和使用的半导体发光器件而言,如何进一步提高发光效率,即提高电光的转换效率是最为关键的研究重点。
为了提高电能转换到光能的转换效率,通常在LED的结构设计中,一、通过设计电流阻挡层来增加LED中空穴的注入;二、提高P型半导体材料的掺杂浓度,进而提高P型材料中的空穴浓度达到提高半导体发光器件电光转化效率的目的;三、在P型材料和N型材料的界面处增加量子阱结构。但是通过设计电流阻挡层的方法本质上还是在原有空穴浓度的基础上,尽量增加参与复合的空穴数量,并没有从根本上解决空穴浓度即空穴总数的问题;通过提高P型半导体材料掺杂浓度的方法,在制作LED的主流化合物半导体材料GaN的P型掺杂并不容易实现,P型掺杂浓度远远低于N型掺杂浓度,且目前仍然没有特别有效的方法能够进一步提高P型掺杂浓度;通过增加量子阱结构的方法,对于现有LED结构存在反偏情况时,LED都无法正常发光。
基于上述存在的问题,本实施例提出了一种半导体器件结构,具体地,从下到上依次包括衬底层100、第一N型层1、第一P型层2、第二N型层3、第二P型层4,第一N型层1、第一P型层2、第二N型层3、第二P型层4分别通过对半导体材料进行掺杂,获得相应的P型材料和N型材料,然后在衬底层100上从下到上按照NPNP的层叠顺序生长,即第一P型层2位于第一N型层1的上表面,第二N型层3位于第一P型层2的上表面,第二P型层4位于第二N型层3的上表面,第一N型层1与第一P型层2之间形成第二PN结22,第一P型层2与第二N型层3之间形成第一PN结11,第二N型层3与第二P型层4之间形成第三PN结33,这种NPNP结构在电力电子器件中已经被广泛采用,例如绝缘栅双极晶闸管(Insulated Gate Bipolar Transistor,简称IGBT)、门级可关断晶闸管(Gate Turn-Off Thyristor,简称GTO)等。
本实施例第一电极6位于第二P型层4的上表面,第二电极7位于第一N型层1的上表面以形成水平结构的半导体器件结构为例。
在NPNP结构中,第一P型层2、第二N型层3这两层在半导体发光器件工作时处于反偏状态,整个器件在这两层半导体层内几乎都是耗尽区域,由第二P型层4注入的空穴和第一N型层1注入的电子,几乎都是通过在第一P型层2与第二N型层3形成的第一PN结11界面附近的复合来传导电流。本实施例在第一PN结11的预设位置上插入量子阱结构的发光层5,使得由第一电极6和第二电极7注入的空穴和电子都汇聚在发光层5处复合,这与传统的由单个PN结形成的发光二极管有本质的区别:传统单个PN结的发光二极管,只有在正向导通时才会正常发光,且参与发光的复合电子空穴对只占整体电流的很小一部分,大部分的电流由多数载流子通过漂移到达电极处产生,而在本实施例提出的半导体器件结构,发光层5所处的PN结为第一PN结11的预设位置,由于第一PN结11在工作时处于反偏状态,绝大部分的载流子在这个区域内会以复合流的形式达到产生电流的作用,因此载流子复合效率将会大大提升,极大的提高了空穴、电子的利用率,实现了高效率的电光转换,电光转换率高达90%以上。其中,衬底层100的材料不限,可以包括硅(Si)、碳化硅(SiC)、金刚石、蓝宝石(Al2O3)、砷化镓(GaAs)、氮化铝(AlN)、氮化镓(GaN)、金属、金属氧化物、化合物半导体、玻璃、石英或复合材料等,还可以包括具有特定晶相取向的单晶材料,例如m-面的SiC或蓝宝石、α-面的蓝宝石、γ-面的蓝宝石、c-面的蓝宝石,还可以包括由无掺杂、n型或p型掺杂材料组成的半导体材料;第一N型层1、第二N型层3或第一P型层2、第二P型层4材料分别包括III-V族或II-VI族半导体材料,例如氮化镓、氮化铝、氮化铟、氮化硼、铝镓氮、铟镓氮、铝镓铟氮、硼镓氮、硼铝镓氮、硼铟镓氮、硅、锗、磷化铟、砷化镓、铝镓砷和铝镓铟磷等;量子阱结构的发光层5为不同禁带宽度的两种或多种半导体材料交替周期生长的薄层,可以为现有常见量子阱结构的发光层,该量子阱结构属于LED领域里的通识技术,在此也不做赘述。
进一步地,请参见图2a~2c,图2a~2c是本发明实施例提供的一种半导体器件结构中发光层位于第一PN结处的结构示意图,本实施例发光层5位于第一PN结11处的预设位置时,该预设位置包括位于第一PN结11界面上或位于第二N型层3中第一预设深度h1处或位于第一P型层2中第二预设深度h2处。
具体而言,传统的单一PN结反偏是靠反偏耗尽区产生反偏导通电流来发光,而本实施例是通过在这种NPNP结构中的第一P型层2与第二N型层3之间的反偏耗尽区内产生复合流的方式完成电流传导,且电流全部是以复合流的形式传导,从而获得更高的发光效率。本实施例在第一PN结11处的预设位置处增加量子阱结构的发光层5,具体地:
如图2a所示,本实施例量子阱结构的发光层5可以位于第一PN结11界面上,此时发光层5可以为不掺杂的量子阱结构,更优的可以为掺杂对半的量子阱结构,靠近第二N型层3的进行N型材料掺杂,靠近第一P型层2的进行P型材料掺杂。
优选地,发光层5位于第一PN结11界面上时N型材料的掺杂浓度为1E14~1E21原子/cm3,P型材料的掺杂浓度为1E14~1E21原子/cm3
如图2b所示,本实施例量子阱结构的发光层5还可以位于第二N型层3中第一预设深度h1处,此时发光层5可以为不掺杂的量子阱结构,更优的可以为进行N型材料掺杂的量子阱结构。其中,第一预设深度h1在第一PN结11处第二N型层3所在的耗尽层区域内,具体地,第一预设深度h1为以第一PN结11界面为起点(第一预设深度h1为0),且在第二N型层3内的深度。
优选地,第一预设深度h1为0~10μm。
优选地,发光层5位于第二N型层3中第一预设深度h1处的掺杂浓度为1E14~1E21原子/cm3
如图2c所示,本实施例量子阱结构的发光层5还可以位于第一P型层2中第二预设深度h2处,此时发光层5可以为不掺杂的量子阱结构,更优的可以为进行P型材料掺杂的量子阱结构。其中,第二预设深度h2在第一PN结11处第一P型层2所在的耗尽层区域内,具体地,第二预设深度h2为以第一PN结11界面为起点(第二预设深度h2为0),且在第一P型层2内的深度。
优选地,第二预设深度h2为0~10μm。
优选地,发光层5位于第一P型层2中第二预设深度h2处的掺杂浓度为1E14~1E21原子/cm3
进一步地,请参见图3,图3是本发明实施例提供的一种半导体器件结构中发光层位于第二PN结处的结构示意图,本实施例发光层5还可以位于第二PN结22界面上,此时发光层5可以为不掺杂的量子阱结构,更优的可以为掺杂对半的量子阱结构,靠近第一N型层1的进行N型材料掺杂,靠近第一P型层2的进行P型材料掺杂。
优选地,发光层5位于第二PN结22界面上时N型材料的掺杂浓度为1E14~1E21原子/cm3,P型材料的掺杂浓度为1E14~1E21原子/cm3
进一步地,请参见图4,图4是本发明实施例提供的一种半导体器件结构中发光层位于第三PN结处的结构示意图,本实施例发光层5还可以位于第三PN结33界面上,此时发光层5可以为不掺杂的量子阱结构,更优的可以为掺杂对半的量子阱结构,靠近第二N型层3的进行N型材料掺杂,靠近第二P型层4的进行P型材料掺杂。
优选地,发光层5位于第三PN结33界面上时N型材料的掺杂浓度为1E14~1E21原子/cm3,P型材料的掺杂浓度为1E14~1E21原子/cm3
需要说明的是,本实施例提出的半导体器件结构,其发光层5的位置、掺杂浓度等对本申请半导体器件结构的光电转换效率起到非常重要的作用。
综上所述,本实施例提供的半导体器件结构,通过构建新的发光器件结构,突破了传统半导体器件结构只能是二极管的局限,扭转了在PN结反偏时不会发生电光转化的问题,特别是在P型掺杂浓度暂时无法得到有效提高的情况下,本实施例创新性地将可以发生高复合率的反偏PN结界面(比如本实施例第一PN结11界面)或处于反偏PN结耗尽区域的P型N型半导体材料部分处(第一预设深度h1或第二预设深度h2)作为发光区域,正负电极之间的电流流过的路径为第二P型层4到第二N型层3再到第一P型层2和再到第一N型层1,极大的提高了空穴的利用率,实现了高效率的电光转换,理论可达100%的电光转换率,为半导体发光器件领域的研究提供了一种全新的器件结构和研究思路。
需要说明的是,本实施例提供的半导体器件结构,无论采用何种方法制备其衬底外延材料,或采用何种衬底,或按照何种顺序生长外延层半导体材料,在反偏PN结界面或在反偏PN结处的耗尽区域内增加发光层5以形成符合本实施例所述的半导体器件结构都属于本申请的保护范围,即本实施例不局限于NPNP结构,比如也可以是PNPN这种倒序结构,请参见图5,图5是本发明实施例提供的一种基于PNPN结构的半导体器件结构的结构示意图,该半导体器件结构包括:
第一衬底层100′;
第三P型层1′,位于第一衬底层100′的上表面;
第三N型层2′,位于第三P型层1′的上表面;
第四P型层3′,位于第三N型层2′的上表面;
第四N型层4′,位于第四P型层3′的上表面;
第一发光层5′,位于第三N型层2′与第四P型层3′之间形成的第四PN结11′处的预设位置上;
第四电极6′,位于第四N型层5′的上表面;
第五电极7′,位于第三P型层1′的上表面以形成水平结构的基于PNPN结构的半导体器件结构。
具体而言,基于PNPN结构的半导体器件结构,从下到上依次包括第一衬底层100′、第三P型层1′、第三N型层2′、第四P型层3′、第四N型层4′,第三P型层1′、第三N型层2′、第四P型层3′、第四N型层4′分别通过对半导体材料进行掺杂,获得相应的P型材料和N型材料,第一衬底层100′材料不限,具体第一衬底层100′、第三P型层1′、第三N型层2′、第四P型层3′、第四N型层4′材料选择参见上述NPNP结构的半导体器件结构。与NPNP结构的半导体器件结构类似,在PNPN结构的半导体器件结构中,第三N型层2′与第四P型层3′之间形成的第四PN结11′处形成反偏,第一发光层5′位于第三N型层2′与第四P型层3′之间形成的第四PN结11′处的预设位置上,该预设位置包括位于第四PN结11′界面上或位于第三N型层2′中第一预设深度h1处或位于第四P型层3′中第二预设深度h2处,在该预设位置的掺杂浓度、预设深度等参数,请参见上述NPNP结构的半导体器件结构中发光层5位于第一PN结11的预设位置处,通过PNPN这种结构在第三N型层2′与第四P型层3′之间的反偏耗尽区内产生的复合流的方式完成电流传导,且电流全部是以复合流的形式传导,从而获得了更高的发光效率。
第一发光层5′还可以位于第三N型层2′与第三P型层1′之间形成的第五PN结22′界面上,在该位置的掺杂浓度请参见上述NPNP结构的半导体器件结构中发光层5位于第二PN结22的预设位置处;同理,第一发光层5′还可以位于第四N型层4′与第四P型层3′之间形成的第六PN结33′界面上,在该位置的掺杂浓度请参见上述NPNP结构的半导体器件结构中发光层5位于第三PN结33的预设位置处。具体该基于PNPN结构的半导体器件结构实现原理与上述NPNP结构的半导体器件结构类似,在此不再赘述。
实施例二
在上述实施例一的基础上,请参见图6,图6是本发明实施例提供的另一种半导体器件结构的结构示意图,本实施例提出的另一种半导体器件结构,还包括第三电极8,具体地:
衬底层100;
第一N型层1,位于衬底层100的上表面;
第一P型层2,位于第一N型层1的上表面;
第二N型层3,位于第一P型层2的上表面;
第二P型层4,位于第二N型层3的上表面;
发光层5,位于第一P型层2与第二N型层3之间形成的第一PN结11处的预设位置上;
第一电极6,位于第二P型层4的上表面;
第二电极7,位于第一N型层1的上表面;
第三电极8,位于第一P型层2的上表面以形成水平结构的半导体器件结构。
具体而言,第一实施例中只在第一N型层1和第二P型层4上分别制作第一电极6、第二电极7,第一P型层2上不制作电极,形成了水平结构的两端输入的半导体器件结构,而本实施例在上述实施例一半导体器件结构的基础上,在第一P型层2的上表面引出了第三电极8,加上在第一N型层1的上表面制作的第一电极6、在第二P型层4的上表面制作的第二电极7,形成了水平结构的三端输入的半导体器件结构,由于增加的第三电极8可以作为控制电极,从而帮助半导体器件结构以更低的开启电压来开启。
进一步地,请参见图7a~7c、图8、图9,图7a~7c是本发明实施例提供的另一种半导体器件结构中发光层位于第一PN结处的结构示意图,图8是本发明实施例提供的另一种半导体器件结构中发光层位于第二PN结处的结构示意图,图9是本发明实施例提供的另一种半导体器件结构中发光层位于第三PN结处的结构示意图。可见,本实施例增加了第三电极8的半导体器件结构,同实施例一可以在NPNP结构中位于第一PN结11处的预设位置上插入量子阱结构的发光层5,以及在位于第二PN结22界面处或第三PN结33界面处插入量子阱结构的发光层5,具体插入位置、掺杂情况等与上述实施例一相同,在此不再赘述。
请参见图10,图10是本发明实施例提供的另一种基于PNPN结构的半导体器件结构的结构示意图,本实施例基于PNPN结构的半导体器件结构中,第四电极6′位于第四N型层4′的上表面,第五电极7′位于第三P型层1′的上表面,还在第三N型层2′的上表面引入了第六电极8′,以形成水平结构的三端输入的半导体器件结构,同实施例一可以在PNPN结构中位于第四PN结11′处的预设位置上插入量子阱结构的第一发光层5′,以及在第五PN结22′界面处或第六PN结33′界面处插入量子阱结构的第一发光层5′,具体插入位置、掺杂情况等与上述实施例一中基于PNPN结构的半导体器件结构相同,在此不再赘述。
本实施例提供的另一种半导体器件结构,可以执行上述第一实施例中半导体器件结构的实施例,其实现原理和技术效果类似,在此不再赘述。
实施例三
在上述实施例二的基础上,请参见图11,图11是本发明实施例提供的再一种半导体器件结构的结构示意图,本实施例提供的再一种半导体器件结构包括:
衬底层100;
第一N型层1,位于衬底层100的上表面;
第一P型层2,位于第一N型层1的上表面;
第二N型层3,位于第一P型层2的上表面;
第二P型层4,位于第二N型层3的上表面;
发光层5,位于第一P型层2与第二N型层3之间形成的第一PN结11处的预设位置上;
第一电极6,位于第二P型层4的上表面;
第二电极7,位于第一N型层1的下表面以形成垂直结构的半导体器件结构。
具体而言,第一实施例中第一电极6位于第一N型层1的上表面、第二电极位于第二P型层4的上表面形成水平结构的两端输入的半导体器件结构,而本实施例在上述实施例一半导体器件结构的基础上,在第一N型层1的下表面制作第一电极6,在第二P型层4的上表面制作第二电极7,形成垂直结构的两端输入的半导体器件结构。其中,同实施例一或实施例二中,本实施例同样可以在位于第一PN结11处的预设位置上插入量子阱结构的发光层5,以及在位于第二PN结22界面处或第三PN结33界面处插入量子阱结构的发光层5,具体插入位置、掺杂情况等与上述实施例一或实施例二相同,具体可以参见图2a~2c、图3、图4,在此不再赘述。
请参见图12,图12是本发明实施例提供的再一种基于PNPN结构的半导体器件结构的结构示意图,基于PNPN结构的半导体器件结构中,第四电极6′位于第四N型层4′的上表面,第五电极7′位于第三P型层1′的下表面,以形成垂直结构的两端输入的半导体器件结构,同实施例一可以在PNPN结构中位于第四PN结11′处的预设位置上插入量子阱结构的第一发光层5′,以及第五PN结22′界面处或第六PN结33′界面处插入量子阱结构的第一发光层5′,具体插入位置、掺杂情况等与上述实施例一中基于PNPN结构的半导体器件结构相同,在此不再赘述。
本实施例提供的再一种半导体器件结构,可以执行上述第一实施例中半导体器件结构的实施例和上述第二实施例中半导体器件结构的实施例,其实现原理和技术效果类似,在此不再赘述。
实施例四
在上述实施例三的基础上,请参见图13,图13是本发明实施例提供的又一种半导体器件结构的结构示意图。本实施例提出的又一种半导体器件结构,还包括第三电极8,具体地:
衬底层100;
第一N型层1,位于衬底层100的上表面;
第一P型层2,位于第一N型层1的上表面;
第二N型层3,位于第一P型层2的上表面;
第二P型层4,位于第二N型层3的上表面;
发光层5,位于第一P型层2与第二N型层3之间形成的第一PN结11处的预设位置上;
第一电极6,位于第二P型层4的上表面;
第二电极7,位于第一N型层1的下表面;
第三电极8,位于第一P型层2的上表面以形成垂直结构的半导体器件结构。
具体而言,第三实施例中只在第一N型层1和第二P型层4上分别制作第一电极6、第二电极7,第一P型层2上不制作电极,形成了垂直结构的两端输入的半导体器件结构,而本实施例在上述实施例三的半导体器件结构的基础上,在第一P型层2的上表面引出了第三电极8,加上在第一N型层1的下表面制作第一电极6、在第二P型层4的上表面制作第二电极7,从而形成垂直结构的三端输入的半导体器件结构,由于增加的第三电极8可以作为控制电极,进而帮助半导体器件结构以更低的开启电压来开启。其中,同实施例一或实施例二或实施例三,本实施例同样可以在位于第一PN结11处的预设位置上插入量子阱结构的发光层5,以及在位于第二PN结22界面处或第三PN结33界面处的预设位置上插入量子阱结构的发光层5,具体插入位置、掺杂情况等与上述实施例一或实施例二或实施例三相同,具体可以参见图7a~7c、图8、图9,在此不再赘述。
请参见图14,图14是本发明实施例提供的又一种基于PNPN结构的半导体器件结构的结构示意图,基于PNPN结构的半导体器件结构中,第四电极6′位于第四N型层4′的上表面,第五电极7′位于第三P型层1′的下表面,还包括位于第三N型层2′的上表面的第六电极8′,以形成垂直结构的三端输入的半导体器件结构,同实施例一可以在PNPN结构中位于第四PN结11′处的预设位置上插入量子阱结构的第一发光层5′,以及在第五PN结22′界面处或第六PN结33′界面处插入量子阱结构的第一发光层5′,具体插入位置、掺杂情况等与上述实施例一或实施例二或实施例三相同,在此不再赘述。
需要说明的是,本申请提出的半导体器件结构不仅适用于可见光的半导体发光器件,尤其适用于紫外光、深紫外光、高效绿光和氮化镓基红光等半导体发光器件。
还需要说明的是,本申请提出的半导体器件结构还适用于晶闸管的制作,晶闸管是一种从下到上为NPNP四层的半导体结构(请参见图1),它有三个极:阳极、阴极和门极,晶闸管工作时需要加正向电压且门极有触发电流。晶闸管具有硅整流器件的特性,能在高电压、大电流条件下工作,且其工作过程可以控制,被广泛应用于可控整流、交流调压、无触点电子开关、逆变及变频等电子电路中。但传统的晶闸管因为没有电光转换的能力,电流都是在第一P型层和第二N型层之间形成的第一PN结处以电子空穴复合发热的形式流过整个器件,因此晶闸管的发热量巨大,需要大量的冷却装置来保证它的工作温度维持在一定范围内,而本申请在第一P型层2和第二N型层3的第一PN结11处增加了发光层5,使得晶闸管在工作时电流的能量将大部分以发光的形式向外辐射,大部分的能量以发光的形式而不是发热的形式存在,可以大大减少器件的发热。
本实施例提供的又一种半导体器件结构,可以执行上述第一实施例中半导体器件结构的实施例、上述第二实施例中半导体器件结构的实施例和上述第三实施例中半导体器件结构的实施例,其实现原理和技术效果类似,在此不再赘述。
需要说明的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本发明进行了描述,然而,在实施所要求保护的本发明过程中,本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书,可理解并实现所述公开实施例的其他变化。在权利要求中,“包括”(comprising)一词不排除其他组成部分或步骤,“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施,但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种半导体器件结构,其特征在于,包括:
衬底层(100);
第一N型层(1),位于所述衬底层(100)的上表面;
第一P型层(2),位于所述第一N型层(1)的上表面;
第二N型层(3),位于所述第一P型层(2)的上表面;
第二P型层(4),位于所述第二N型层(3)的上表面;
发光层(5),位于所述第一P型层(2)与所述第二N型层(3)之间形成的第一PN结(11)处的预设位置上;
第一电极(6),位于所述第二P型层(4)的上表面;
第二电极(7),位于所述第一N型层(1)上以形成半导体器件结构。
2.根据权利要求1所述的半导体器件结构,其特征在于,所述第一PN结(11)处的预设位置上包括:
位于所述第一PN结(11)界面上;
或位于所述第二N型层(3)中第一预设深度(h1)处;
或位于所述第一P型层(2)中第二预设深度(h2)处;
所述第一预设深度(h1)和所述第二预设深度(h2)均在所述第一PN结(11)处的耗尽层区域内。
3.根据权利要求2所述的半导体器件结构,其特征在于,所述发光层(5)位于所述第一PN结(11)界面上的掺杂浓度为1E14~1E21原子/cm3
或所述发光层(5)位于所述第二N型层(3)中第一预设深度(h1)处的掺杂浓度为1E14~1E21原子/cm3
或所述发光层(5)位于所述第一P型层(2)中第二预设深度(h2)处的掺杂浓度为1E14~1E21原子/cm3
4.根据权利要求2所述的半导体器件结构,其特征在于,所述第一预设深度(h1)为以所述第一PN结(11)界面为起点且在所述第二N型层(3)内的深度;所述第二预设深度(h2)为以所述第一PN结(11)界面为起点且在所述第一P型层(2)内的深度。
5.根据权利要求4所述的半导体器件结构,其特征在于,所述第一预设深度(h1)为0~10μm;所述第二预设深度(h2)为0~10μm。
6.根据权利要求1所述的半导体器件结构,其特征在于,所述发光层(5)还位于第一N型层(1)与第一P型层(2)之间形成的第二PN结(22)界面上。
7.根据权利要求1所述的半导体器件结构,其特征在于,所述发光层(5)还位于第二N型层(3)与第二P型层(4)之间形成的第三PN结(33)界面上。
8.根据权利要求1所述的半导体器件结构,其特征在于,所述第二电极(7)位于所述第一N型层(1)的上表面以形成水平结构的半导体器件结构。
9.根据权利要求1所述的半导体器件结构,其特征在于,所述第二电极(7)位于所述第一N型层(1)的下表面以形成垂直结构的半导体器件结构。
10.根据权利要求1所述的半导体器件结构,其特征在于,还包括第三电极(8),所述第三电极(8)位于所述第一P型层(2)的上表面。
CN202010500834.4A 2020-06-04 2020-06-04 一种半导体器件结构 Pending CN113764553A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010500834.4A CN113764553A (zh) 2020-06-04 2020-06-04 一种半导体器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010500834.4A CN113764553A (zh) 2020-06-04 2020-06-04 一种半导体器件结构

Publications (1)

Publication Number Publication Date
CN113764553A true CN113764553A (zh) 2021-12-07

Family

ID=78783643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010500834.4A Pending CN113764553A (zh) 2020-06-04 2020-06-04 一种半导体器件结构

Country Status (1)

Country Link
CN (1) CN113764553A (zh)

Similar Documents

Publication Publication Date Title
Yasan et al. 4.5 mW operation of AlGaN-based 267 nm deep-ultraviolet light-emitting diodes
US8482030B2 (en) Insulated gate bipolar transistor and manufacturing method thereof
WO2017114113A1 (zh) 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法
US9640725B2 (en) Nitride light-emitting diode
US20140225059A1 (en) LED with Improved Injection Efficiency
US9171914B2 (en) Semiconductor device
KR20090002214A (ko) 반도체 발광소자 및 그 제조방법
JP2001036134A (ja) Iii族窒化物半導体超格子をベースとした単極発光装置
CN102185062A (zh) 一种iii族氮化物发光二极管及其制作方法
Cao et al. Temperature dependence of electron and hole impact ionization coefficients in GaN
JP2013033913A (ja) 窒化ガリウム整流素子
Zeng et al. Study on avalanche uniformity in 1.2 KV GaN vertical PIN diode with bevel edge-termination
CN108717945B (zh) 一种具有NiO/SiC异质发射结的SiC光触发晶闸管
JPH01106476A (ja) SiC青色発光ダイオード
KR102135836B1 (ko) 발광 디바이스를 위한 p형 층을 형성하는 방법
CN105977349B (zh) 一种具有p-i-n隧道结的多有源区发光二极管
CN107516670A (zh) 一种具有高电流上升率的栅控晶闸管
Liu et al. Symmetrical bi-heterojunction alternating current ultraviolet light-emitting diode
CN109037356B (zh) 一种高耐压的碳化硅肖特基二极管及其制造方法
CN113764553A (zh) 一种半导体器件结构
Xin et al. GaN/sub 0.011/P/sub 0.989/-GaP double-heterostructure red light-emitting diodes directly grown on GaP substrates
Agarwal et al. The first demonstration of the 1 cm/spl times/1 cm SiC thyristor chip
JP2017098318A (ja) 半導体装置およびその製造方法
US8344394B1 (en) High-speed avalanche light emitting diode (ALED) and related apparatus and method
CN108123017A (zh) 半导体发光器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination