CN113760796A - 一种基于hbm缓存的ssd固态盘 - Google Patents

一种基于hbm缓存的ssd固态盘 Download PDF

Info

Publication number
CN113760796A
CN113760796A CN202111020601.5A CN202111020601A CN113760796A CN 113760796 A CN113760796 A CN 113760796A CN 202111020601 A CN202111020601 A CN 202111020601A CN 113760796 A CN113760796 A CN 113760796A
Authority
CN
China
Prior art keywords
controller
hbm
data
cache
nand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111020601.5A
Other languages
English (en)
Other versions
CN113760796B (zh
Inventor
李瑞东
郭鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Sinochip Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN202111020601.5A priority Critical patent/CN113760796B/zh
Publication of CN113760796A publication Critical patent/CN113760796A/zh
Application granted granted Critical
Publication of CN113760796B publication Critical patent/CN113760796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种基于HBM缓存的SSD固态盘，包括基于HBM和DRAM混合缓存的SSD固态盘和基于HBM缓存的SSD固态盘两种方式，基于HBM和DRAM混合缓存的SSD固态盘混合使用HBM和DRAM作为缓存，DRAM存储FTL映射表，HBM提供缓存功能。基于HBM缓存的SSD固态盘使用HBM替代DRAM，HBM具有缓存数据和存储FTL映射表的功能。本发明在处理写放大、垃圾回收过程中保障了读写带宽恒定、降低了读写时延，较大程度的保证高并发、多路视频数据存取的效率。

Description

一种基于HBM缓存的SSD固态盘
技术领域
本发明涉及固态存储领域，具体是一种基于HBM缓存的SSD固态盘。
背景技术
SSD固态盘主要部件包括主控芯片、闪存颗粒、缓存芯片、PCB等。其中，主控芯片控制并管理着所有的闪存颗粒的空间，并决定着数据在闪存颗粒上的具体分布位置。闪存颗粒，提供实际的存储空间，用于存储实际的应用数据。PCB是SSD固态盘的底座，所有芯片以及相关的电子元器件焊接在上面，是固态盘的基础。缓存芯片，在SSD固态盘中是一个特殊的存在，其主要作用是用于存储FTL地址映射表，表示闪存颗粒中单元空间的物理地址与文件系统逻辑地址之间的对应（映射）关系，将主机可以识别的存储空间逻辑地址逐一映射到实际的闪存颗粒的物理地址。
缓存芯片是高配置SSD的必配元器件，低配置SSD为了节省成本去除了缓存芯片。在采用缓存芯片的SSD固态盘中，会把FTL映射表完整地放入DRAM缓存中，并按照闪存颗粒存储空间和DRAM缓存容量1GB:1MB的比例配置DRAM缓存容量，有了DRAM缓存的帮助，在持续的数据读写过程中，固态硬盘的存取性能够保持在一个恒定的水平。只有在数据持续存取过程中恒定读写性能不敏感的应用中，SSD固态盘会把FTL映射表直接写入闪存颗粒，这就可以去除DRAM缓存芯片，这种方式降低了整盘性能，同时也节省成本。这种配置DRAM和不配置DRAM的SSD固态盘，满足了当前大部分的新型应用和传统应用。
随着AI和大规模视频数据的兴起，视频数据处理和存储的需求也呈现爆发式增长，在新型数据中心中，待处理的视频数据达到了几千~几十万路，这就推动了视频数据新型处理方式的出现，要求单一计算节点突破传统几十路视频处理能力，达到数百路处理水平。在数百路的视频处理应用中，传统HDD无法满足存储带宽要求；新型NVMe SSD存储带宽达到要求，但是持续的高频率并发访问过程中时延也是性能的挑战；同时视频数据的持续写入和读取，使得SSD固态盘持续处于工作状态，没有足够的“空闲时间”处理自身的写放大和垃圾回收问题，最终导致存储性能的下降，使得视频数据出现丢帧。
针对SSD读写性能下降的问题，行业内通常的应对措施是在算法、固件层面进行优化，如4K对齐、Trim命令、磨损均衡等机制降低写放大。但是这种方式也都属于降低写放大和垃圾回收方案，只能减小SSD性能的下降幅度，不能大幅度提升SSD的数据存取能力、特别是无法降低读写时延。
发明内容
针对现有技术的缺陷，本发明提供一种基于HBM缓存的SSD固态盘，在处理写放大、垃圾回收过程中保障了读写带宽恒定、降低了读写时延，较大程度的保证高并发、多路视频数据存取的效率。
为了解决所述技术问题，本发明采用的技术方案是：一种基于HBM缓存的SSD固态盘，包括SSD控制器、DRAM缓存控制器、HBM缓存控制器、NAND控制器、DRAM缓存介质、HBM缓存介质和NAND Flash，SSD控制器包括依次相连的PCIe主机接口、NVME协议控制器和FTL映射管理器，DRAM缓存控制器、HBM缓存控制器、NAND控制器分别与FTL映射管理器相连，DRAM缓存介质与DRAM缓存控制器相连，HBM缓存介质与HBM缓存控制器相连，NAND Flash与NAND控制器相连；
PCIe主机接口用于SSD固态盘与计算节点的应用进行数据传输；
NVME协议控制器用于在计算节点和SSD固态盘之间处理NVME存储协议；
FTL映射管理器负责维护逻辑块地址到闪存介质物理块地址的映射关系；
DRAM控制器负责存储处于运行状态的FTL地址映射表、数据读写控制指令，并完成与HBM控制器、NAND控制器的数据交互；
HBM控制器负责与HBM缓存介质完成数据存取，根据数据的读取、写入位置，与DRAM控制器进行交互，接收DRAM控制器发出的数据读取指令、数据写入指令；与NAND控制器进行交互，将HBM中的缓存数据写入NAND闪存介质，或从NAND闪存介质中读取应用数据；
NAND控制器负责与闪存存储介质层中的NAND Flash完成数据存取；
当启用HBM缓存时，FTL地址映射管理器将数据通过HBM控制器放在HBM缓存介质中；在使用NAND闪存介质时，FTL地址映射管理器将数据缓存、Log数据通过NAND控制器放在NAND Flash中；当SSD固态盘执行垃圾回收操作时，HBM控制器接收来自NAND控制器的数据、完成相关操作后，再发送给NAND控制器，从而减少对DRAM控制器的访问，减少DRAM控制器处理FTL的中断次数。
进一步的，当NAND控制器处于繁忙状态或者执行垃圾回收时，采用写回模式和读回模式；写回模式下，SSD控制器将写指令发送到DRAM控制器，DRAM控制器将接收的写指令发送到HBM控制器完成地址转换，然后传回至DRAM控制器更新写指令，写入数据从SSD控制器通过HBM控制器写入HBM缓存介质，写成功；
读回模式下，NAND控制器采用顺序读方式把大块数据通过HBM控制器读入到HBM缓存介质，SSD控制器通过HBM控制器从HBM缓存介质中读取数据，读成功。
进一步的，当NAND控制器处于空闲状态或者计算节点要求SSD固态盘保持数据强一致性时，启动写透模式和读透模式；写透模式下，写入数据由SSD控制器到DRAM控制器，进入DRAM缓存介质，之后由DRAM控制器到NAND控制器，进入NAND闪存介质；读透模式下，读取地址由NAND控制器至DRAM控制器，进入DRAM缓存介质，之后由DRAM控制器发送到FTL映射管理器，读取数据由NAND控制器直接发送至SSD控制器。
进一步的，数据冗余纠错和一致性保护的数据流向为：数据读取方向由NAND控制器至HBM控制器，从而进入HBM缓存介质，之后由HBM缓存介质读出至FTL映射管理器，在HBM缓存介质中执行数据对齐、一致性校验、冗余纠错；数据写入方向为新数据到FTL映射管理器分配新地址、废弃旧地址，然后由HBM控制器到NAND控制器，落入新地址的NAND闪存介质。
进一步的，地址映射表数据流向为：地址写方向由NAND控制器到DRAM控制器，地址读方向由DRAM控制器到NAND控制器。
本发明所述基于HBM缓存的SSD固态盘还有另外一种实现方式，具体为：包括SSD控制器、HBM缓存控制器、NAND控制器、HBM缓存介质和NAND Flash，SSD控制器包括依次相连的PCIe主机接口、NVME协议控制器和FTL映射管理器，HBM缓存控制器、NAND控制器分别与FTL映射管理器相连，HBM缓存介质与HBM缓存控制器相连，NAND Flash与NAND控制器相连；
PCIe主机接口用于SSD固态盘与计算节点的应用进行数据传输；
NVME协议控制器用于在计算节点和SSD固态盘之间处理NVME存储协议；
FTL映射管理器负责维护逻辑块地址到闪存介质物理块地址的映射关系；
HBM控制器与HBM缓存介质用于缓存数据和存储FTL映射表，根据数据的读取、写入位置，与NAND控制器进行交互，将HBM中的缓存数据写入NAND闪存介质，或从NAND闪存介质中读取应用数据；
NAND控制器负责与闪存存储介质层中的NAND Flash完成数据存取。
进一步的，当NAND控制器处于繁忙状态时，采用写回模式和读回模式；写回模式下，SSD控制器将接收到数据写入HBM缓存介质；
读回模式下，NAND控制器采用顺序读方式把大块数据读入到HBM缓存介质，SSD控制器通过HBM控制器从HBM缓存介质中读取数据。
进一步的，当NAND控制器处于空闲状态时，启动写透模式和读透模式；写透模式下，SSD控制器将接收到的数据通过HBM控制器、NAND控制器写入到NAND闪存介质；读透模式下，SSD控制器根据接收到的数据读指令，通过HBM控制器、NAND控制器读取到NAND闪存介质中的实际数据，并执行冗余校验后才返回成功。
进一步的，数据冗余纠错和一致性保护的数据流向为：数据读取方向由NAND控制器、HBM控制器进入HBM缓存介质，之后由HBM缓存介质读出至FTL映射管理器，在HBM缓存介质中执行数据对齐、一致性校验、冗余纠错；数据写入方向为新数据到FTL映射管理器分配新地址、废弃旧地址，然后由HBM控制器到NAND控制器，落入新地址的NAND闪存介质。
进一步的，地址映射表数据流向为：地址写方向由NAND控制器到HBM控制器，地址读方向由DRAM控制器到NAND控制器。
附图说明
图1为实施例1的原理框图；
图2为实施例2的原理框图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的说明。
在AI和大规模短视频的应用环境中，单个计算节点承载数百路高速视频数据的持续写入，既需要大带宽、高并发，还需要低时延。当前NVMe SSD产品相对于SATA SSD和HDD，大幅度提升了读写带宽、IOPS性能，但是IO时延下降幅度不多。进一步分析SSD构造，发现决定IO时延因素在于主机接口类型，如SATA接口、PCIe接口；FTL的更新速度，如位于缓存、NAND闪存；数据写入NAND的类型，如SLC、MLC、TLC、QLC。主机接口类型、NAND闪存的类型决定着固态盘的成本，在性能和时延方面基本没有优化的幅度。FTL放置在DRAM缓存之后，在算法层优化性能和时延的幅度较小；在持续的多并发写入和读取的AI视频业务中，大量的读写请求开始堆积并等待NAND Flash处理读写操作，无法及时处理的视频读写请求则出现丢帧。在多路视频处理时，一旦出现大量丢帧，应用层则考虑增加更多的计算节点（服务器）；在SSD层会发现写操作频繁，但尚未达到固态盘的性能上限，通常会配置更多SSD固态盘。这两种方式都是在保证已写入数据可靠的前提下采取的解决方案。
鉴于DRAM缓存在数据存取操作中的优异表现，计算节点（服务器）维度通常配置大容量缓存，保证网络上的大量视频数据能够接收到本地，然后写入本地HDD机械盘或SSD固态盘。为了保障SSD固态盘能够以恒定的速率接收持续写入和读取的数据流，也有厂商增加了SSD固态盘中DRAM缓存的容量，除了承担FTL数据，也缓存一部分主机写入的应用数据，这种方式提升了SSD固态盘接收数据的效率。但是受限于SSD固态盘的尺寸，增加DRAM芯片的数量，将抢占SSD固态盘中NAND闪存的空间，减小了整盘的容量，同时需要配置更大容量的电容器件，增加了不稳定风险。
具备高速、大容量特点HBM缓存，是一种利用TSV通孔技术堆叠DRAM的新型封装形式。多片DRAM芯片堆叠形成的HBM缓存，在处理和缓存视频数据方面具备良好的表现，其平面的物理尺寸没有显著增加，能够满足SSD固态盘大容量缓存的性能、容量、尺寸需求，而且其突出的容量优势可以在SSD固态盘中作为应用数据的缓存。
基于此，本发明提出了一种基于HBM缓存的SSD固态盘，有两种实现方式，分别是实施例1所述基于HBM和DRAM混合缓存的SSD固态盘和实施例2所述基于HBM缓存的SSD固态盘。
实施例1所述基于HBM和DRAM混合缓存的SSD固态盘，采用DRAM方式处理FTL地址映射表信息，采用大容量、高速HBM缓存处理应用数据以及在持续写入过程中执行数据垃圾回收操作，可以减少DRAM的读写压力，保障了FTL地址数据的更新效率，同时提升了应用数据的处理效率，加快了垃圾回收过程中的数据搬迁速度，降低了写放大对整盘性能的影响，相比传统SSD固态盘具备了更强大的接收数据能力。以8TB SSD为例，其FTL所需缓存的容量为8GB，采用DDR缓存芯片，作为其FTL地址映射表的存储空间；同时配置大容量HBM2E缓存（容量16GB~64GB），1片HBM2E芯片即可满足容量和性能要求，当增加到4片时，缓存总容量达到64GB，多余的缓存容量即可承担9s (64GB/ 7GB/s = 9.14s)以上的数据写入或读取“余量”，极大地提升了SSD固态盘的数据接收能力，完全屏蔽了NAND闪存的读写时延问题。
实施例2所述基于HBM缓存的SSD固态盘，相比普通的SSD固态盘具备了更强大的接收数据能力。以8TB SSD为例，其FTL所需缓存的容量为8GB，以DDR4.0缓存芯片，则需要贴4片DRAM芯片；如果采用单芯片最大容量16GB的HBM2E时，1片HBM2E芯片即可满足容量和性能要求，当增加到4片时，缓存总容量达到64GB，多余的缓存容量即可承担8s (（64GB-8GB）/7GB/s = 8s)以上的数据写入或读取“余量”，极大地提升了SSD固态盘的数据接收能力，而且可以屏蔽NAND闪存的读写时延问题。
实施例1
本实施例公开一种基于HBM和DRAM混合缓存的SSD固态盘，如图1所示，包括SSD控制器、DRAM缓存控制器、HBM缓存控制器和NAND控制器、DRAM缓存介质、HBM缓存介质和NANDFlash。
SSD控制器包括依次连接的PCIE接口、NVME协议控制器、FTL映射管理器，NAND控制器、DRAM控制器、MRAM控制器分别与FTL映射管理器相连，DRAM缓存介质、HBM缓存介质为外置缓存，DRAM缓存介质与DRAM缓存控制器相连，HBM缓存介质与HBM缓存控制器相连，NANDFlash与NAND控制器相连。
各部分的组成及作用为：
PCIE主机接口用于与计算节点（服务器）的应用进行数据传输；
NVMe协议控制器用于在计算节点和SSD固态盘之间处理NVMe存储协议，完成协议的会话识别、会话控制、数据包的读、数据包写等命令解析，并完成与DRAM控制器、HBM控制器、NAND控制器的会话管理、数据传输指令。
FTL地址映射管理器负责维护逻辑块地址LBA到闪存介质物理块地址PBA地址映射关系。FTL地址映射管理器将映射表、数据缓存通过DRAM控制器放在外置DRAM介质中；当启用HBM缓存时，FTL地址映射管理器将数据通过HBM控制器放在外置HBM缓存介质中；在使用NAND闪存介质时，FTL地址映射管理器将数据缓存、Log数据通过NAND控制器放在外置NAND中；当SSD固态盘执行垃圾回收操作时，HBM控制器接收来自NAND控制器的数据、完成对齐等操作后，再发送给NAND控制器，此过程减少了对DRAM控制器的访问，减少了DRAM控制器处理FTL的中断次数。
DRAM控制器包括DRAM冗余纠错模块及DRAM介质接口模块，负责存储处于运行状态的FTL地址映射表、数据读写控制指令，并完成与HBM控制器、NAND控制器的数据交互。
HBM控制器包括HBM ECC单元及HBM接口，负责与外置缓存介质层中的外置HBM完成数据存取，其中HBM ECC单元采用冗余纠错算法进行数据冗余纠错保护。根据数据的读取、写入位置，与DRAM控制器进行交互，接收DRAM控制器发出的数据读取指令、数据写入指令；与NAND控制器进行交互，将HBM中的缓存数据写入NAND闪存介质，或从NAND闪存介质中读取应用数据。
NAND控制器包括NAND 冗余纠错模块及NAND介质接口模块，负责与闪存存储介质层中的外置NAND完成数据存取，其中NAND 冗余纠错模块采用行业通用的LDPC纠错算法和RAID纠错算法，对应用数据块进行冗余保护。
应用数据和Log数据流向为，数据写入方向由PCIe主机接口、经NVMe协议控制器、根据FTL地址映射管理器，经路径①到DRAM控制器，进入DRAM缓存介质，并根据是否要写透，经路径②到NAND控制器，进入NAND闪存介质。数据读取方向由NAND控制器经路径③到DRAM控制器，进入DRAM缓存介质，经路径①到FTL映射管理器；并根据是否读透，由NAND控制器经路径
Figure DEST_PATH_IMAGE001
直接进入FTL映射管理器。这种方式是标准的SSD盘的数据流向。
根据NAND控制器的繁忙程度，控制应用数据的读写模式，当NAND控制器比较繁忙或执行垃圾回收时，采用写回模式。数据写入方向由SSD控制器接收数据，写指令经路径①到DRAM控制器，经路径
Figure 131568DEST_PATH_IMAGE002
完成HBM控制器地址转换，并经路径
Figure DEST_PATH_IMAGE003
更新写指令到DRAM控制器，写入数据通过路径
Figure 344244DEST_PATH_IMAGE004
写入HBM缓存介质即表示写成功。读回模式时，数据读取方向由NAND控制器采用顺序读方式把大块数据经路径
Figure DEST_PATH_IMAGE005
读入到HBM控制器进入HBM缓存介质，SSD控制器通过HBM控制器经路径
Figure 470332DEST_PATH_IMAGE004
从HBM缓存介质中读取数据即表示成功。通过大容量、高速HBM缓存介质，完成大批量数据的写入、读取，减少了NAND控制器处理访问操作的中断次数，可以显著提升数据的读写性能。
当计算节点要求SSD固态盘保持数据强一致性时，启动写透模式，数据流向与标准的SSD固态盘完全一致；当启动读透模式时，数据流与标准的SSD固态盘完全一致。
数据冗余纠错和一致性保护的数据流向：数据读取方向由NAND控制器经路径
Figure 327954DEST_PATH_IMAGE006
到外置HBM控制器，进入HBM缓存介质，经路径
Figure 200095DEST_PATH_IMAGE004
到FTL映射管理器；在HBM缓存介质中执行数据对齐、一致性校验、冗余纠错；数据写入方向将新数据经路径
Figure 911568DEST_PATH_IMAGE004
到FTL映射管理器、分配新地址、废弃旧地址，然后经路径
Figure DEST_PATH_IMAGE007
到NAND控制器，落入新地址的NAND闪存介质。
地址映射表数据流向为，地址写方向由NAND控制器经路径③到DRAM控制器；地址读方向由DRAM控制器经路径②到NAND控制器。
本实施例所述SSD固态盘的有益效果为：
1、FTL地址映射数据的存储和处理方式没有变化，但提升了处理效率。本发明中依然采用DRAM控制器和DRAM介质，但是减少了数据读取和写入操作对DRAM控制器的访问频率，减少了DRAM控制器的中断次数，使得DRAM全部的资源用于处理FTL地址映射信息。
2、高性能、大容量HBM作为数据读写缓冲器，降低了整盘整体时延，保障了更稳定的数据读写速度。将高性能、大容量HBM缓存替换DRAM作为数据缓存介质，应用数据先落入HBM缓存再写入NAND闪存介质，更好地规避NAND闪存介质在数据写入和读取过程中的读写冲突，减少读、写并发时NAND控制器的并行压力，保证了SSD控制器整体低时延，提升了读写带宽。
3、减少NAND写放大对SSD整盘性能的影响，传统的SSD固态盘中数据的冗余纠错和一致性校验操作，依赖于SSD控制器将碎片数据从一个NAND搬移到另外一个NAND，NAND控制器负载高、压力大，对整体读写性能影响大。采用大容量的HBM缓存，碎片数据直接进入HBM缓存，传输速度快、纠错速度快，大容量的缓存可以等待NAND控制器排队写入，对SSD整盘读写性能影响小。
4、基于HBM大容量、高速缓存的SSD固态盘实现方案，如果要达到传统SSD同样的数据掉电保护效果，需要配置更大容量的电容或依赖于整机的掉电保护机制。
实施例2
本实施例公开一种基于HBM缓存的SSD固态盘，充分利用了视频处理缓存芯片的大容量、高性能、低时延特点，有针对性的降低SSD主控芯片和固态盘读写时延，加速视频数据存取性能，保障了应用数据的接收和存储质量。如图2所示，包括SSD控制器、HBM缓存控制器和NAND控制器、NAND Flash和HBM缓存介质，SSD控制器包括依次连接的PCIE接口、NVME协议控制器、FTL映射管理器，HBM缓存控制器和NAND控制器分别与FTL映射管理器相连，HBM缓存介质连接HBM缓存控制器，NAND Flash连接NAND控制器。
各部分的构成和作用为：
PCIE主机接口用于与计算节点（服务器）的应用进行数据传输；
NVMe协议控制器用于在计算节点和SSD固态盘之间处理NVMe存储协议，完成协议的会话识别、会话控制、数据包的读、数据包写等命令解析，并完成与HBM控制器、NAND控制器的会话管理、数据传输指令。
FTL地址映射管理器负责维护逻辑块地址LBA到闪存介质物理块地址PBA地址映射关系。在使用外置HBM缓存介质时，FTL地址映射管理器将映射表、数据缓存通过HBM控制器放在外置HBM介质中；在使用NAND闪存介质时，FTL地址映射管理器将数据缓存、Log数据通过NAND控制器放在外置NAND中。
NAND控制器包括NAND 冗余纠错模块及NAND介质接口模块，负责与闪存存储介质层中的外置NAND完成数据存取，其中NAND 冗余纠错模块采用行业通用的LDPC纠错算法和RAID纠错算法，对应用数据块进行冗余保护。
HMB控制器包括HBM ECC单元及HBM接口，负责与外置缓存介质层中的外置HBM完成数据存取，其中HBM ECC单元采用冗余纠错算法进行数据冗余纠错保护。根据数据的读取、写入位置，与NAND控制器进行交互，将HBM中的缓存数据写入NAND闪存介质，或从NAND闪存介质中读取应用数据。
应用数据和Log数据流向为，数据写入方向由PCIe主机接口、经NVMe协议控制器、根据FTL地址映射管理器，经路径①到HBM控制器，进入HBM缓存介质，并根据是否要写透，经路径②到NAND控制器，进入NAND闪存介质。数据读取方向由NAND控制器经路径③到外置HBM控制器，进入HBM缓存介质，经路径①到FTL映射管理器；并根据是否读透，由NAND控制器经路径
Figure 72422DEST_PATH_IMAGE001
直接进入FTL映射管理器。
根据NAND控制器的繁忙程度，可以控制应用数据的读写模式，当NAND控制器比较繁忙时，采用写回模式（SSD控制器将接收到的数据写入HBM缓存介质即表示写成功）和读回模式（NAND控制器采用顺序读方式把大块数据读入到HBM缓存介质，SSD控制器通过HBM控制器从HBM缓存介质中读取数据即表示成功）；当NAND控制器空闲时，才会用写透模式（SSD控制器将接收到的计算节点数据，通过HBM控制器、NAND控制器写入到NAND闪存介质即表示写成功）和读透模式（SSD控制器将接收到的数据读指令，通过HBM控制器、NAND控制器读取到NAND闪存介质中的实际数据，并执行冗余校验后才返回成功）。
数据冗余纠错和一致性保护的数据流向：数据读取方向由NAND控制器经路径③到外置HBM控制器，进入HBM缓存介质，经路径①到FTL映射管理器；在HBM缓存介质中执行数据对齐、一致性校验、冗余纠错；数据写入方向将新数据经路径①到FTL映射管理器、分配新地址、废弃旧地址，然后经路径②到NAND控制器，落入新地址的NAND闪存介质。
地址映射表数据流向为，地址写方向由NAND控制器经路径③到HBM控制器；地址读方向由HBM控制器经路径②到NAND控制器。
本实施例所述固态盘的有益效果为：
数据写入和读取速度快：缓存容量大、速度高，既可以作为FTL地址映射表的存储空间，也可以作为应用数据的缓存空间（数据写入HBM中，比落入NAND中速度快），还能作为数据冗余纠错和一致性校验过程中的数据缓存空间（HBM中数据处理速度比NAND中处理速度快）。
作为数据读写缓冲器，降低整体时延，保障更稳定的数据I/O速度。将HBM缓存替换DRAM，应用数据先落入HBM缓存然后再写入NAND闪存介质，更好地规避NAND闪存介质在数据写入和读取过程中的读写冲突，减少读、写并发时NAND控制器的并行压力，保证了SSD控制器整体低时延。
减少NAND写放大对SSD整盘性能的影响，传统的SSD固态盘中数据的冗余纠错和一致性校验操作，依赖于SSD控制器将碎片数据从一个NAND搬移到另外一个NAND，NAND控制器负载高、压力大，对整体读写性能影响大。采用大容量的HBM缓存，碎片数据直接进入HBM缓存，传输快速快、纠错处理速度快，大容量的缓存可以等待NAND控制器排队写入，对SSD整盘读写性能影响小。
节省物理空间，一颗大容量的HBM缓存（16GB）相当于八颗普通的DRAM缓存（2G），一片16TB的SSD固态盘可以节省7片DRAM芯片空间，减少了PCB面积，同时提升了固态盘中NAND闪存介质的数量，扩大了固态盘的存储空间。
基于HBM大容量、高速缓存的SSD固态盘实现方案，如果要达到传统SSD同样的数据掉电保护效果，需要配置更大容量的电容或依赖于整机的掉电保护机制。
以上描述的仅是本发明的基本原理和优选实施例，本领域技术人员根据本发明做出的改进和替换，属于本发明的保护范围。

Claims (10)

1.一种基于HBM缓存的SSD固态盘，其特征在于：包括SSD控制器、DRAM缓存控制器、HBM缓存控制器、NAND控制器、DRAM缓存介质、HBM缓存介质和NAND Flash，SSD控制器包括依次相连的PCIe主机接口、NVME协议控制器和FTL映射管理器，DRAM缓存控制器、HBM缓存控制器、NAND控制器分别与FTL映射管理器相连，DRAM缓存介质与DRAM缓存控制器相连，HBM缓存介质与HBM缓存控制器相连，NAND Flash与NAND控制器相连；
PCIe主机接口用于SSD固态盘与计算节点的应用进行数据传输；
NVME协议控制器用于在计算节点和SSD固态盘之间处理NVME存储协议；
FTL映射管理器负责维护逻辑块地址到闪存介质物理块地址的映射关系；
DRAM控制器负责存储处于运行状态的FTL地址映射表、数据读写控制指令，并完成与HBM控制器、NAND控制器的数据交互；
HBM控制器负责与HBM缓存介质完成数据存取，根据数据的读取、写入位置，与DRAM控制器进行交互，接收DRAM控制器发出的数据读取指令、数据写入指令；与NAND控制器进行交互，将HBM中的缓存数据写入NAND闪存介质，或从NAND闪存介质中读取应用数据；
NAND控制器负责与闪存存储介质层中的NAND Flash完成数据存取；
当启用HBM缓存时，FTL地址映射管理器将数据通过HBM控制器放在HBM缓存介质中；在使用NAND闪存介质时，FTL地址映射管理器将数据缓存、Log数据通过NAND控制器放在NANDFlash中；当SSD固态盘执行垃圾回收操作时，HBM控制器接收来自NAND控制器的数据、完成相关操作后，再发送给NAND控制器，从而减少对DRAM控制器的访问，减少DRAM控制器处理FTL的中断次数。
2.根据权利要求1所述的基于HBM缓存的SSD固态盘，其特征在于：当NAND控制器处于繁忙状态或者执行垃圾回收时，采用写回模式和读回模式；写回模式下，SSD控制器将写指令发送到DRAM控制器，DRAM控制器将接收的写指令发送到HBM控制器完成地址转换，然后传回至DRAM控制器更新写指令，写入数据从SSD控制器通过HBM控制器写入HBM缓存介质，写成功；
读回模式下，NAND控制器采用顺序读方式把大块数据通过HBM控制器读入到HBM缓存介质，SSD控制器通过HBM控制器从HBM缓存介质中读取数据，读成功。
3.根据权利要求1所述的基于HBM缓存的SSD固态盘，其特征在于：当NAND控制器处于空闲状态或者计算节点要求SSD固态盘保持数据强一致性时，启动写透模式和读透模式；写透模式下，写入数据由SSD控制器到DRAM控制器，进入DRAM缓存介质，之后由DRAM控制器到NAND控制器，进入NAND闪存介质；读透模式下，读取地址由NAND控制器至DRAM控制器，进入DRAM缓存介质，之后由DRAM控制器发送到FTL映射管理器，读取数据由NAND控制器直接发送至SSD控制器。
4.根据权利要求1所述的基于HBM缓存的SSD固态盘，其特征在于：数据冗余纠错和一致性保护的数据流向为：数据读取方向由NAND控制器至HBM控制器，从而进入HBM缓存介质，之后由HBM缓存介质读出至FTL映射管理器，在HBM缓存介质中执行数据对齐、一致性校验、冗余纠错；数据写入方向为新数据到FTL映射管理器分配新地址、废弃旧地址，然后由HBM控制器到NAND控制器，落入新地址的NAND闪存介质。
5.根据权利要求1所述的基于HBM缓存的SSD固态盘，其特征在于：地址映射表数据流向为：地址写方向由NAND控制器到DRAM控制器，地址读方向由DRAM控制器到NAND控制器。
6.一种基于HBM缓存的SSD固态盘，其特征在于：包括SSD控制器、HBM缓存控制器、NAND控制器、HBM缓存介质和NAND Flash，SSD控制器包括依次相连的PCIe主机接口、NVME协议控制器和FTL映射管理器，HBM缓存控制器、NAND控制器分别与FTL映射管理器相连，HBM缓存介质与HBM缓存控制器相连，NAND Flash与NAND控制器相连；
PCIe主机接口用于SSD固态盘与计算节点的应用进行数据传输；
NVME协议控制器用于在计算节点和SSD固态盘之间处理NVME存储协议；
FTL映射管理器负责维护逻辑块地址到闪存介质物理块地址的映射关系；
HBM控制器与HBM缓存介质用于缓存数据和存储FTL映射表，根据数据的读取、写入位置，与NAND控制器进行交互，将HBM中的缓存数据写入NAND闪存介质，或从NAND闪存介质中读取应用数据；
NAND控制器负责与闪存存储介质层中的NAND Flash完成数据存取。
7.根据权利要求6所述的基于HBM缓存的SSD固态盘，其特征在于：当NAND控制器处于繁忙状态时，采用写回模式和读回模式；写回模式下，SSD控制器将接收到数据写入HBM缓存介质；
读回模式下，NAND控制器采用顺序读方式把大块数据读入到HBM缓存介质，SSD控制器通过HBM控制器从HBM缓存介质中读取数据。
8.根据权利要求6所述的基于HBM缓存的SSD固态盘，其特征在于：当NAND控制器处于空闲状态时，启动写透模式和读透模式；写透模式下，SSD控制器将接收到的数据通过HBM控制器、NAND控制器写入到NAND闪存介质；读透模式下，SSD控制器根据接收到的数据读指令，通过HBM控制器、NAND控制器读取到NAND闪存介质中的实际数据，并执行冗余校验后才返回成功。
9.根据权利要求6所述的基于HBM缓存的SSD固态盘，其特征在于：数据冗余纠错和一致性保护的数据流向为：数据读取方向由NAND控制器、HBM控制器进入HBM缓存介质，之后由HBM缓存介质读出至FTL映射管理器，在HBM缓存介质中执行数据对齐、一致性校验、冗余纠错；数据写入方向为新数据到FTL映射管理器分配新地址、废弃旧地址，然后由HBM控制器到NAND控制器，落入新地址的NAND闪存介质。
10.根据权利要求6所述的基于HBM缓存的SSD固态盘，其特征在于：地址映射表数据流向为：地址写方向由NAND控制器到HBM控制器，地址读方向由DRAM控制器到NAND控制器。
CN202111020601.5A 2021-09-01 2021-09-01 一种基于hbm缓存的ssd固态盘 Active CN113760796B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111020601.5A CN113760796B (zh) 2021-09-01 2021-09-01 一种基于hbm缓存的ssd固态盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111020601.5A CN113760796B (zh) 2021-09-01 2021-09-01 一种基于hbm缓存的ssd固态盘

Publications (2)

Publication Number Publication Date
CN113760796A true CN113760796A (zh) 2021-12-07
CN113760796B CN113760796B (zh) 2023-12-22

Family

ID=78792421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111020601.5A Active CN113760796B (zh) 2021-09-01 2021-09-01 一种基于hbm缓存的ssd固态盘

Country Status (1)

Country Link
CN (1) CN113760796B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115826882A (zh) * 2023-02-15 2023-03-21 苏州浪潮智能科技有限公司 一种存储方法、装置、设备及存储介质
CN116860182A (zh) * 2023-09-04 2023-10-10 江苏华存电子科技有限公司 一种利用cxl协议把ftl全映射表放在主机端ram的读写方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140115241A1 (en) * 2011-05-30 2014-04-24 Qingsong Wei Buffer management apparatus and method
CN105630691A (zh) * 2015-04-29 2016-06-01 上海磁宇信息科技有限公司 一种使用mram的固态硬盘及使用物理地址的读写方法
CN108292195A (zh) * 2015-12-22 2018-07-17 英特尔公司 用于管理固态驱动器的操作特性的技术
CN108459974A (zh) * 2017-01-25 2018-08-28 三星电子株式会社 集成闪存的高带宽存储器设备
CN109388595A (zh) * 2017-08-10 2019-02-26 三星电子株式会社 高带宽存储器系统以及逻辑管芯
US20190172537A1 (en) * 2012-11-20 2019-06-06 Thstyme Bermuda Limited Solid state drive architectures
CN112416819A (zh) * 2020-11-05 2021-02-26 深圳电器公司 基于主机内存缓冲器的固态驱动器的实现方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140115241A1 (en) * 2011-05-30 2014-04-24 Qingsong Wei Buffer management apparatus and method
US20190172537A1 (en) * 2012-11-20 2019-06-06 Thstyme Bermuda Limited Solid state drive architectures
CN105630691A (zh) * 2015-04-29 2016-06-01 上海磁宇信息科技有限公司 一种使用mram的固态硬盘及使用物理地址的读写方法
CN108292195A (zh) * 2015-12-22 2018-07-17 英特尔公司 用于管理固态驱动器的操作特性的技术
CN108459974A (zh) * 2017-01-25 2018-08-28 三星电子株式会社 集成闪存的高带宽存储器设备
CN109388595A (zh) * 2017-08-10 2019-02-26 三星电子株式会社 高带宽存储器系统以及逻辑管芯
CN112416819A (zh) * 2020-11-05 2021-02-26 深圳电器公司 基于主机内存缓冲器的固态驱动器的实现方法及装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115826882A (zh) * 2023-02-15 2023-03-21 苏州浪潮智能科技有限公司 一种存储方法、装置、设备及存储介质
CN116860182A (zh) * 2023-09-04 2023-10-10 江苏华存电子科技有限公司 一种利用cxl协议把ftl全映射表放在主机端ram的读写方法
CN116860182B (zh) * 2023-09-04 2023-11-07 江苏华存电子科技有限公司 一种利用cxl协议把ftl全映射表放在主机端ram的读写方法

Also Published As

Publication number Publication date
CN113760796B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
US11029853B2 (en) Dynamic segment allocation for write requests by a storage system
US10296222B2 (en) Maintain data in differently performing storage devices
US9229653B2 (en) Write spike performance enhancement in hybrid storage systems
US9304901B2 (en) System and method for handling I/O write requests
US7539816B2 (en) Disk control device, disk control method
US9047200B2 (en) Dynamic redundancy mapping of cache data in flash-based caching systems
EP2685384B1 (en) Elastic cache of redundant cache data
CN106066890B (zh) 一种分布式高性能数据库一体机系统
CN113760796B (zh) 一种基于hbm缓存的ssd固态盘
US8281097B2 (en) Control unit for storage device and method for controlling storage device
CN109213693B (zh) 存储管理方法、存储系统和计算机程序产品
CN114546296B (zh) 一种基于zns固态硬盘的全闪存系统和地址映射方法
WO2021242317A1 (en) Zns parity swapping to dram
US11061598B2 (en) Optimized handling of multiple copies in storage management
US9645926B2 (en) Storage system and method for managing file cache and block cache based on access type
CN109375868B (zh) 一种数据存储方法、调度装置、系统、设备及存储介质
CN110659305A (zh) 基于非易失存储系统的高性能关系型数据库服务
CN116009776A (zh) 面向nvm和ssd的数据存储方法、控制器及系统
CN111475112B (zh) 一种提升Oracle数据库性能的装置及数据读写方法
CN208622084U (zh) 全闪存服务器
US10915262B2 (en) Hybrid storage device partitions with storage tiers
US20240061786A1 (en) Systems, methods, and apparatus for accessing data in versions of memory pages
US11940910B1 (en) Byte-addressable device and computing system including same
US11561695B1 (en) Using drive compression in uncompressed tier
CN211979647U (zh) 一种大数据云存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant