CN113748506A - 用于使电路管芯与电互连件配准的方法 - Google Patents

用于使电路管芯与电互连件配准的方法 Download PDF

Info

Publication number
CN113748506A
CN113748506A CN202080031459.1A CN202080031459A CN113748506A CN 113748506 A CN113748506 A CN 113748506A CN 202080031459 A CN202080031459 A CN 202080031459A CN 113748506 A CN113748506 A CN 113748506A
Authority
CN
China
Prior art keywords
mold
liquid
electronic device
carrier
pliable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202080031459.1A
Other languages
English (en)
Inventor
安基特·马哈詹
撒格尔·A·沙
米哈伊尔·L·佩库罗夫斯基
卡拉·A·迈耶斯
特雷莎·M·格代尔
马修·R·D·史密斯
基诺·L·皮特拉
格雷厄姆·M·克莱克
杰里米·K·拉森
凯拉·C·尼坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN113748506A publication Critical patent/CN113748506A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/03312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03515—Curing and solidification, e.g. of a photosensitive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding

Abstract

本发明提供了一种方法，该方法包括将电子装置放置在模具的主表面上的柔韧配合表面上，使得电子装置上的至少一个接触垫压靠在柔韧配合表面上。柔韧配合表面位于模具的主表面上的微结构构造中的微结构上。将液体封装剂材料施加在电子装置和模具的主表面上并随后硬化，以形成电子装置的载体。将模具与载体分离，使得模具上的微结构在载体中形成对应的微通道构造，并且电子装置上的至少一个接触垫暴露在微通道构造中的微通道中。将包含导电颗粒的液体沉积在微通道中，该包含导电颗粒的液体直接接触暴露在微通道中的接触垫。

Description

用于使电路管芯与电互连件配准的方法
背景技术
柔性电子器件将极大地扩大微电子器件的应用空间并在多个商业领域中提供新的功能能力。需要稳健的制造平台，以在基底诸如塑料、橡胶、纸材和金属箔上生产快速低功耗电路。基于幅材的固体半导体管芯印刷结合了半导体技术的计算能力与辊到辊制造工艺的高吞吐量和形状因数灵活性。柔性混合电子器件制造要求半导体管芯可靠且准确地与移动的幅材上的印刷迹线配准。适用于基于晶圆的半导体器件的当前对准机构，诸如贴装程序，可能不容易转移到基于幅材的工艺，并且可能无法提供许多预期应用所必需的成本、精度和面积缩放。
需要这样的技术来一致且准确地在固体电路管芯与基底(具体地，在辊到辊制造工艺中使用的移动的柔性基底)上的导电互连件之间实现小于约十微米水平的配准。
发明内容
一般来讲，本公开涉及用于以高性价比方式大范围地制造高性能、多功能柔性电子系统的方法。本公开涉及经由包含导电颗粒的液体的液体流提供自动配准以使对准或配准的电路迹线或置于移动的柔韧基底上的电子部件(诸如例如电路管芯)的导电接触垫电互连的制品和方法。本文所述的自动配准可容许基于幅材的工艺中的各种不对准来源，诸如例如由于内嵌式热循环和/或张力控制造成的基底变形。
在一个方面，本公开涉及一种方法，该方法包括将具有接触垫构造的电子装置放置在模具的主表面上的柔韧配合表面上，使得接触垫构造中的至少一个接触垫压靠柔韧配合表面。柔韧配合表面位于模具的主表面上的微结构构造中的微结构上。将液体封装剂材料施加在电子装置和模具的主表面上并硬化，以形成电子装置的载体。载体与模具分离，使得模具上的微结构在载体中形成对应的微通道构造，其中电子装置上的至少一个接触垫暴露在微通道构造中的微通道中。包含导电颗粒的液体沉积在微通道中，使得包含导电颗粒的液体直接接触暴露在微通道中的接触垫。
在另一方面，本公开涉及一种方法，该方法包括将具有导电接触垫构造的电子装置放置在模具的主表面上，使得接触垫构造中的至少一个接触垫压靠在柔韧配合表面上，该柔韧配合表面位于从模具的主表面向上延伸的脊构造中的至少一个脊上。然后施加液体封装剂材料，以覆盖电子装置并占据电子装置与模具之间的区域，并且将其硬化以形成电子装置的载体。从载体移除模具，其中载体的主表面于是具有与模具中的脊构造对应的通道构造，并且其中至少一个接触垫暴露在通道中，以在互连通道中形成电接触位点。将载体倒置，并且主要通过毛细管压力将包含导电颗粒的液体沉积在互连通道中，使得包含导电颗粒的液体直接接触电接触位点。
在另一方面，本公开涉及一种方法，该方法包括将固体电路管芯放置在柔韧模具上，该柔韧模具具有主表面，该主表面具有从其向上延伸的多个线性脊。脊阵列的至少一部分被构造成对应于固体电路管芯上的多个导电接触垫。管芯放置在模具的主表面上，使得接触垫的阵列中的接触垫的至少一部分直接接触脊阵列中的脊的至少一部分的暴露的顶部上的配合表面并且可释放地密封配合表面。液体封装剂材料沉积在模具的主表面上，以覆盖固体电路管芯并占据模具上的线性脊之间的谷区域。液体封装剂材料至少部分地固化以形成用于电子装置的聚合物载体。然后将模具与聚合物载体分离，其中聚合物载体的主表面具有与模具中的线性脊阵列对应的多个线性通道，并且固体电路管芯上的接触垫的至少一部分暴露于线性通道中以形成电接触位点。然后将聚合物载体倒置，并且将包含导电颗粒的液体设置在线性通道的第二端部中，使得包含导电颗粒的液体经由毛细管压力沿着线性通道从线性通道的第二端部流动到线性通道的第一端部，并且直接接触暴露的电接触位点。包含导电颗粒的液体被硬化以形成直接接触固体电路管芯上的电接触位点的多个固体导电迹线。
在另一方面，本公开涉及一种制品，该制品包括具有多个导电接触垫的固体电路管芯。接触垫的阵列中的接触垫的至少一部分直接接触配合表面，该配合表面位于从柔韧模具的主表面向上延伸的多个线性脊中的线性脊上。聚合物载体位于柔韧模具的主表面上，其中聚合物载体至少部分地封装固体电路管芯，并且其中聚合物载体能够沿柔韧模具的主表面从柔韧模具释放，以形成与脊的线性阵列中的脊对应的线性通道，并且暴露固体电路管芯上的接触垫的至少一部分，以用于通道中的电互连。
本发明的一个或多个实施方案的细节在以下附图和说明书中示出。从说明书和附图以及从权利要求中本发明的其他特征、目的和优点将显而易见。
附图说明
图1A为包括微结构构造的基底的实施方案的示意性剖视图。
图1B是包括图1A的基底的制品的实施方案的示意性剖视图，该基底上放置有的电子装置。
图1C是其上施加液体封装剂材料的图1B的制品的示意性剖视图。
图1D是具有硬化的液体封装剂材料的图1C的制品的示意性剖视图。
图1E是硬化的液体封装剂材料与基底分离以形成电子装置的载体的示意性剖视图，其中载体包括与基底上的微结构对应的微通道构造。
图1F是具有沉积在微通道中的包含导电颗粒的液体的图1E的载体的示意性剖视图。
图1G是图1F的载体的示意性剖视图，其中包含导电颗粒的液体已硬化，以在载体的微通道中形成导电迹线。
在这些附图中，类似的符号表示类似的元件。
具体实施方式
图1A示出了制品10的剖视图，该制品包括具有结构化第一主表面14的基底12。在一些实施方案中，基底12可为柔性基底，例如具有不定长度的聚合物材料幅材。在例如辊到辊制造工艺中沿着辊之间的幅材路径移动时，柔性基底12或幅材可被拉伸(例如，沿着纵向和/或横向)。基底12可由用于在其中或其上形成特征部的任何合适的材料制成，以支持沿着第一主表面14的流体流动。在并非旨在进行限制的一些实施方案中，柔性基底12为热塑性聚合物膜，该热塑性聚合物膜包含以下项：聚酯(例如，聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)和聚碳酸酯(PC))、聚烯烃(例如，直链、支链和环状聚烯烃)、聚乙烯化合物(例如，聚氯乙烯、聚偏二氯乙烯、聚乙烯醇缩醛、聚苯乙烯、聚丙烯酸酯等)、纤维素酯基质(例如，三乙酸纤维素、醋酸纤维素)、聚砜(诸如聚醚砜)、聚酰亚胺、有机硅(诸如聚二甲基硅氧烷(PDMS))、聚乙烯、聚苯乙烯、聚氨酯以及它们的混合物和组合物。在一些实施方案中，基底12或其一部分可为刚性的，并且合适的刚性材料包括但不限于胶木、丙烯腈-丁二烯-苯乙烯(ABS)、固化环氧树脂体系等。
在一些示例性实施方案中，基底12可具有例如2mm或更小、1mm或更小、500微米或更小、或者200微米或更小的厚度。
基底12的第一主表面14包括多个微结构18。在图1A的实施方案中，微结构18是沿着表面延伸一段距离l(图1A中未示出)并从表面14延伸一段距离h的线性脊。然而，许多不同的微结构18阵列是可能的，取决于待安装在基底12上的电子装置上的电接触垫的构型，并且微结构18可根据需要具有任何合适的形状和尺寸以形成所选择的电互连。在图1A的实施方案中，线性脊状微结构18的阵列16具有宽度w并且形成具有宽度r的微通道20的对应阵列。虽然在图1A的实施方案中示出了两个微通道20，但应当理解，可在基底12的表面14上形成任何数量的微通道20，并且微通道20可根据需要以各种构型流体地连接，以形成与电路元件、电子装置等的电连接。
在各种实施方案中，形成在主表面14上的微结构18具有例如500微米或更小、300微米或更小、100微米或更小、50微米或更小、或者10微米或更小的最小尺寸(l、w和h)。
可以通过任何合适的技术诸如化学蚀刻、激光蚀刻或钻孔、机械冲压、抵靠微结构化聚合物或金属工具浇铸或模制等在基底12的表面14上形成微结构18或对该微结构进行图案化。在一些实施方案中，可通过任何合适的技术，包括例如微复制、热压印、模制、软平版印刷、蚀刻、柔性版印刷、3D印刷等，在主表面14上添加材料来对微结构18进行图案化。
在图1A的实施方案中，微通道18的阵列16包括线性脊，但是在另选的实施方案中，线性压痕可形成于基底12的主表面14中。
为了完全形成微结构18的合适阵列16，可任选地在图案化之前或之后利用诸如例如溶剂或化学清洗、加热、等离子体处理、紫外线辐射(UV)-臭氧处理、电晕放电以及它们的组合等技术来处理基底12。
现在参见图1B，固体电路管芯30也置于基底12的第一主表面14上。固体电路管芯30在其表面34上包括至少一个接触垫32。在图1B的实施方案中，固体电路管芯30上的接触垫32中的至少一些接触垫至少部分地嵌入在微结构18上的柔韧的暴露配合表面36中。在本专利申请中，术语“嵌入”是指接触垫32的一部分33固定在微结构18的配合表面36上，使得接触垫的至少一部分位于微结构18的配合表面36下方，并且当这样嵌入时，不能与另一电路迹线或电子元件进行电互连。在各种实施方案中，接触垫32的嵌入导电表面33可通过各种技术嵌入在柔韧配合表面36中，诸如例如通过向固体电路管芯30施加压力、通过加热配合表面36或它们的组合。
在不旨在进行限制的各种实施方案中，电路管芯30可包括具有沿其表面34布置的一个或多个接触垫的电路芯片、刚性半导体管芯、印刷电路板(PCB)、柔性印刷电路(FPC)、超薄芯片、射频识别装置(RFID)、近场通信(NFC)模块等。在一个非限制示例中，电路管芯30是厚度为例如约2微米至约200微米、约5微米至约100微米、或约10微米至约100微米的超薄芯片。在一些实施方案中，超薄电路管芯可被加载在可移除柄部基底(图1A未示出)上，以有利于设置到微结构18的配合表面36上。
固体电路管芯30上的接触垫32可由任何合适的导电材料诸如例如金属制成。虽然接触垫32被示出为具有线性或凸块状形状，但接触垫32的形状和尺寸可随电路管芯的具体类型而变化，并且可包括例如从电路管芯30的壳体延伸的细长腿部。在一些实施方案中，接触垫32可包括位于电路管芯30的壳体的表面上的电镀金属(例如，铜、银、金)。
在一些实施方案中，电路管芯30的表面34可任选地用粘合剂(图1B中未示出)附接到微结构18的配合表面36。合适的粘合剂包括但不限于结构粘合剂、丙烯酸系粘合剂、环氧树脂粘合剂、聚氨酯粘合剂、光学粘合剂以及它们的混合物和组合物。在一些实施方案中，粘合剂可为可UV固化粘合剂，诸如可UV固化聚氨酯。
现在参见图1C，制品100包括已施加在基底12的主表面14上的液体封装剂材料40。在各种实施方案中，液体封装剂材料40可包括例如介电材料、预聚合物材料、聚合物材料等。合适的液体封装剂材料40的示例包括但不限于聚氨酯、环氧树脂、聚硫醇烯、丙烯酸酯(包括聚氨酯丙烯酸酯)、有机硅和聚二甲基硅氧烷(PDMS)。液体封装剂材料40围绕固体电路管芯30流动并覆盖固体电路管芯，并且与基底12的第一主表面14形成界面42。在一些实施方案中，液体封装剂材料40不接触电路管芯30上的接触垫32的嵌入导电表面33的全部或一部分，而是填充微通道20。
再次参见图1D，在制品200中，图1C的液体封装剂材料40已被硬化以形成用于固体电路管芯30的载体50。用于硬化液体封装剂材料40的合适技术包括例如加热、施加光化辐射等。一旦硬化，载体50就包括接触基底12的第一主表面14的第一主表面52以及第二主表面54。存在于微通道20中的硬化的液体封装剂材料(图1B)在载体50上形成由基底12上的微结构18分开的柱56的构造。
如图1E所示，为了形成制品300，随后将载体50与图1D的基底12分离，然后任选地倒置以暴露其第一主表面52。在一些实施方案中，图1D的基底12沿着界面42从硬化的载体50剥离。沿界面42干净地移除基底12，这至少部分地暴露位于固体电路管芯30上的接触垫32的先前嵌入部分33，并且使固体电路管芯30至少部分地嵌入在载体50中。在本申请中，术语暴露是指电路迹线或电子部件的一部分至少部分地未被覆盖并且可用于与另一电路迹线或电子部件电互连。在可供选择的实施方案中，如果接触垫32的嵌入部分33在将载体50与基底12分离之后未充分地暴露以形成电互连，则可任选地进一步处理接触垫32以从该部分33移除来自基底12的任何残余的硬化的封装剂材料。更完全地暴露部分33的合适处理方法包括但不限于施加化学蚀刻剂、用激光移除、机械磨蚀等。
载体50的倒置使柱56暴露，并且形成了与基底12上的微结构18对应的微通道60。因此，微通道60具有与微结构18基本上相同的尺寸，具有长度l、宽度w和与其原始高度h对应的深度d。在各种实施方案中，微通道60具有例如500微米或更小、300微米或更小、100微米或更小、50微米或更小、或者10微米或更小的最小尺寸。
微通道60被构造成具有所选择的尺寸以允许放置在微通道60中的包含导电颗粒的液体沿着通道流动。包含导电颗粒的液体可通过任何合适的技术放置在微通道60中，并且示例包括但不限于化学气相沉积、物理气相沉积、溅射、喷涂、气刀、凹版印刷、浸涂、吻合涂布、溢流涂布、刮涂、浸没、迈耶棒、辊涂、槽模涂布、喷墨印刷、平版印刷、柔性版印刷以及它们的混合和组合物。在一些实施方案中，微通道60的尺寸被选择成使得包含导电颗粒的液体可主要通过毛细力沿着通道60流动。在一些实施方案中，包含导电颗粒的液体可以在压力下施加到微通道60以增强毛细流动，或者可以通过泵、通过施加真空等移动通过微通道60。
参考图1F所示的制品400，包含导电颗粒的液体70沉积在微通道60中并沿着微通道60前进，以覆盖在固体电路管芯30上的接触垫32的暴露部分33。
在各种实施方案中，包含导电颗粒的液体70可以是在液态下(例如，金属)导电或者在液态下不导电或弱导电并且在硬化或固化时变得导电的任何液体组合物。包含导电颗粒的液体70可以是任何液体组合物，该液体组合物可在微通道70中流动或可使其流动。在一些实施方案中，包含导电颗粒的液体70包括足够量的液体载体，以使包括导电颗粒的液体主要通过毛细力在微通道70中流动。在一些实施方案中，可通过将压力下的包含导电颗粒的液体70施加在压力下的微通道60中以增强毛细流动，来使液体70在微通道60中流动。
包含导电颗粒的液体70包括导电材料或可转化成导电材料的非导电材料，该材料通过使用例如涂布机或喷涂器以液体形式分散以有利于更均匀地沉积到微通道60中。用于包含导电颗粒的导电液体70的合适的导电材料包括但不限于金属颗粒、纳米线、在室温下导电或在加热或换句话讲还原成金属时变得导电的金属盐、导电聚合物以及它们的混合物和组合物。在一些实施方案中，包含导电颗粒的液体70包括导电油墨，该导电油墨包括导电金属，诸如银油墨、银纳米颗粒油墨、反应性银油墨、铜油墨和导电聚合物油墨，以及液体金属或合金(例如，在相对较低的温度下熔融并且在室温下固化的金属或合金)等。在一些实施方案中，包含导电颗粒的液体70是用光化辐射活化或固化的导电油墨，诸如例如可UV固化或活化油墨。
在一些实施方案中，包含导电颗粒的液体70中的导电材料可以是银薄片或球体、碳/石墨颗粒的共混物或者银薄片/碳颗粒的共混物。粒度通常在例如直径为约0.5微米至约10.0微米的范围内。在示例性实施方案中，当这些薄片或颗粒悬浮在液体载体诸如例如聚合物粘结剂中时，它们通过液体载体随机间隔开。一旦液体载体部分地或全部蒸发，它们就冷凝，从而形成导电路径或电路。在导电材料中，银是电阻最小的并且最贵的，而碳/石墨提供低电阻和低价格的最佳组合。合适的导电油墨购自威斯康星州新柏林市的Tekra公司(Tekra,Inc.,New Berlin,WI)。
导电材料可在其中形成稳定分散的任何非腐蚀性液体可用于包含导电颗粒的液体70中，并且液体载体的合适示例包括但不限于水、醇、酮、醚、烃或芳族溶剂(苯、甲苯、二甲苯等)。在一些实施方案中，载液是挥发性的，具有不超过200摄氏度(℃)、不超过150℃或不超过100℃的沸点。
此外，包含导电颗粒的液体70可包含添加剂或粘结剂以控制导电材料的粘度、腐蚀、粘附和分散。合适的添加剂或粘结剂的示例包括但不限于羧甲基纤维素(CMC)、2-羟乙基纤维素(HEC)、羟丙基甲基纤维素(HPMC)、甲基纤维素(MC)、聚乙烯醇(PVA)、三丙二醇(TPG)和黄原胶(XG)；以及表面活性剂，诸如乙氧基化物、烷氧基化物、环氧乙烷和环氧丙烷以及它们的共聚物、磺酸盐、硫酸盐、二磺酸盐、磺基琥珀酸酯、磷酸酯和含氟表面活性剂(例如，以商品名Zonyl购自陶氏杜邦公司(DowDuPont)的那些)。
在一个示例中，包含导电颗粒的液体或“油墨”包含按重量计0.0025％至0.1％的表面活性剂(例如，对于Zonyl FSO-100优选范围是0.0025％至0.05％)、0.02％至4％的粘度调节剂(例如，对于HPMC优选范围是0.02％至0.5％)、94.5％至99.0％的溶剂和0.05％至1.4％的导电材料。合适的表面活性剂的代表性示例包括以商品名Zonyl FSN、Zonyl FSO和Zonyl FSH购自特拉华州威尔明顿的陶氏杜邦公司(DowDuPont,Wilmington,DE)的那些、以商品名Triton(x100,x114,x45)购自密苏里州圣路易斯的默克密理博公司(MilliporeSigma,St.Louis,MO)的那些、以商品名Dynol(604,607)、n-dodecyl b-D-maltoside和Novek购自新泽西州帕西帕尼的赢创工业公司(Evonik Industries,Parsippany,NJ)的那些。合适的粘度调节剂的示例包括羟丙基甲基纤维素(HPMC)、甲基纤维素、黄原胶、聚乙烯醇、羧甲基纤维素、羟乙基纤维素。可存在于包含上述粘结剂或添加剂的纳米线分散体中的合适溶剂的示例包括水和异丙醇。
在另一个实施方案中，包含导电颗粒的液体70可包括粘合剂，诸如例如溶解于诸如水丙酮、甲苯、甲乙酮(MEK)等液体溶剂中的粘合剂。
包含导电颗粒的液体70可通过移除液体载体的至少一部分来固化、硬化或凝固，以留下导电材料的连续层，该导电材料的连续层在微通道60中形成导电迹线。包含导电颗粒的液体70可被固化和/或硬化或烧结。“固化或凝固”是指其中从包含导电颗粒的液体70移除溶剂或液体载体以形成互连电路图案的工艺。合适的固化条件在本领域中是熟知的，包括例如加热、使用可见光或紫外(UV)光、电子束照射等等。另选地，“硬化或硬化的”可通过在干燥期间移除溶剂而(例如)未聚合或交联所引起。
包含导电颗粒的液体70可沿微通道60被递送到任何位置，并且可通过各种方法沉积在微通道60中，这些方法包括例如浇注、漏斗式注入、喷墨印刷、压电分配、针分配、微注射、丝网印刷、柔性版印刷、刮涂等。
现在参考图1G，在制品500中，图1E的包含导电颗粒的液体70可任选地通过移除其中的液体载体的至少一部分来固化，以在微通道60中形成连续导电迹线80。导电迹线80可用于将固体电路管芯30上的接触垫32中的一个或多个接触垫电连接到另一个导电迹线或电子部件(图1G中未示出)。可用于增强包含导电颗粒的液体70的固化以形成导电迹线80的合适工艺可包括例如通过加热或辐射进行固化或蒸发。在一些实施方案中，在固化工艺中，包含导电颗粒的液体70的体积在从其中移除液体载体时减小。在包含导电颗粒的液体70固化之后留下的沉积固体材料80的厚度取决于包含导电颗粒的液体70的固体负荷，但在一些并非旨在进行限制的实施方案中，形成导电迹线80的沉积固体材料可具有例如约0.01微米至约200微米、约0.05微米至约100微米、或约0.1微米至约10微米的厚度。
在一些实施方案中，固化工艺可在导电迹线80的暴露表面82上方留下一些空隙空间。在一些实施方案中，空隙空间可任选地填充或覆盖有封装剂材料(图1G中未示出)，以例如保护导电迹线80和接触垫32免受腐蚀，或增强构造500的结构强度。封装剂材料可包括例如介电材料、聚合物材料等。在一些实施方案中，在包含导电颗粒的液体70固化之后，封装剂材料可以通过毛细管液体流递送以填充微通道60的开口区域。
在一些实施方案中，图1A的柔性基底12和图1D的封装剂层50中的任一者或两者可以是具有不定长度的聚合物材料的幅材。幅材可用于高速卷对卷制造工艺中，以电连接电路部件，从而快速产生用于电子装置的低成本电路，包括例如射频识别(RFID)标签、近场通信(NFC)电路、蓝牙电路、Wi-Fi电路、微处理器芯片等。
在本公开中，递送到微通道中的包含导电颗粒的液体可通过在一些情况下经由毛细作用润湿基底上的配准特征部和电路管芯的各种表面(例如，通道壁、凹坑的侧壁、电路管芯的侧表面等)来与电路管芯上的接触垫自动地配准。在一些实施方案中，包含导电颗粒的液体在微通道中的流动可至少部分地通过毛细力自动引导，这使得任选地使用流体泵、真空等将导电流体朝向电路管芯或与基底对准的导电迹线泵送。在自动配准后，包含导电颗粒的液体可被进一步固化以形成固体的连续导电迹线。可根据需要多次重复该工艺以形成与基底上的固体电路管芯对准的多层结构。
当导电迹线形成并与电路管芯上的接触垫自动配准时，迹线可同时或在稍后的时间连接到电路的其他部分或其他电路或装置。在一些实施方案中，附加的金属迹线(例如，Cu迹线)可在与导电迹线配准时被图案化。例如，在一些实施方案中，导电迹线可连接到电子装置诸如接收器或发射器的天线线圈。在并非旨在进行限制的一些示例性实施方案中，本文描述的方法可用于制造各种基于芯片的电路/装置，包括例如射频识别(RFID)标签、近场通信(NFC)电路、蓝牙电路、Wi-Fi电路、微处理器芯片等。
实施例
ST Microelectronics M24LR04E NFC管芯被包括在尺寸为约0.100mm×0.100mm的下侧8个金电路垫上，以约0.40mm至约0.45mm的间距布置。管芯的晶圆具有约0.725mm的厚度。管芯上的端子AC0和AC1被选择为与电路迹线接触。
在PDMS基底中形成脊构造，并且脊被设计成在NFC管芯上的所选端子AC0和AC1与电路迹线之间形成配准互连件。
使用贴装机以约50克-100克的施加力将电路管芯贴装在软性PDMS材料中的脊上约30秒。PDMS基底上的脊的平滑表面与电路管芯上的端子形成可逆密封。
使可固化的液体预聚物与芯片和PDMS模具接触。该液体填充在电路管芯和模具之间的所有空间中，但不污染电路管芯上的端子，从而容许与PDMS模具表面形成可逆密封。
使用热和紫外光固化液体预聚物，并将所得的固化聚合物从PDMS模具剥离。将电路管芯转移到固化的聚合物，该固化的聚合物然后形成电路管芯的载体。来自PDMS模具的脊中的每个脊随后暴露电路管芯上先前与PDMS模具紧密接触的端子，从而在固化的聚合物中形成微通道。
然后用银墨填充载体中的微通道中的一些微通道，该银墨在100℃下干燥并硬化约5分钟以与电路管芯上的端子形成互连件并完成制造。互连件用透明的UV可固化光学粘合剂材料回填以保护银墨。
实施方案
实施方案A.一种方法，所述方法包括：
将电子装置放置在模具的主表面上的柔韧配合表面上，所述电子装置包括接触垫构造，使得所述接触垫构造中的至少一个接触垫压靠在所述柔韧配合表面上，其中所述柔韧配合表面位于所述模具的所述主表面上的微结构构造中的微结构上；
在所述电子装置和所述模具的所述主表面上施加液体封装剂材料；
硬化所述液体封装剂材料以形成所述电子装置的载体；
将所述模具与所述载体分离，使得所述模具上的所述微结构在所述载体中形成对应的微通道构造，其中所述电子装置上的所述至少一个接触垫暴露在所述微通道构造中的微通道中；
将包含导电颗粒的液体沉积在所述微通道中，使得所述包含导电颗粒的液体直接接触暴露在所述微通道中的所述接触垫。
实施方案B.根据实施方案A所述的方法，所述方法还包括硬化所述包含导电颗粒的液体以形成导电迹线，所述导电迹线直接接触所述电子装置上的所述接触垫。
实施方案C.根据实施方案A至B所述的方法，其中所述微结构上的柔韧配合表面的横截面宽度大于所述接触垫的横截面宽度。
实施方案D.根据实施方案C所述的方法，其中所述微结构上的所述柔韧配合表面的横截面宽度为所述接触垫的横截面宽度的至少三倍。
实施方案E.根据实施方案A至D中任一项所述的方法，其中所述微结构包括远离所述模具的所述主表面延伸的脊。
实施方案F.根据实施方案E所述的方法，其中所述脊是线性的。
实施方案G.根据实施方案A至F中任一项所述的方法，其中所述柔韧配合表面选自热塑性聚合物、两步可固化材料和PDMS。
实施方案H.根据实施方案G所述的方法，其中所述柔韧配合表面为PDMS。
实施方案I.根据实施方案A至H中任一项所述的方法，其中所述模具包含PDMS。
实施例J.根据实施例A至I中任一项所述的方法，其中所述接触垫至少部分地嵌入在所述柔韧配合表面中。
实施方案K.根据实施方案A至J中任一项所述的方法，其中在分离步骤之后并且在形成微通道构造之前将载体倒置。
实施例L.一种方法，所述方法包括：
将包括导电接触垫构造的电子装置放置在模具的主表面上，使得所述接触垫构造中的至少一个接触垫压靠在柔韧配合表面上，所述柔韧配合表面位于从所述模具的所述主表面向上延伸的脊构造中的至少一个脊上；
施加液体封装剂材料，以覆盖所述电子装置并占据所述电子装置与所述模具之间的区域；
硬化所述液体封装剂材料以形成所述电子装置的载体；
从所述载体移除所述模具，其中所述载体的主表面包括与所述模具中的所述脊构造对应的通道构造，并且其中所述至少一个接触垫暴露在所述通道中，以在互连通道中形成电接触位点；
将所述电子装置的所述载体倒置；以及
主要通过毛细管压力在所述互连通道中沉积包含导电颗粒的液体，使得所述包含导电颗粒的液体直接接触所述电接触位点。
实施方案M.根据实施方案L所述的方法，所述方法还包括硬化所述包含导电颗粒的液体以形成导电迹线，所述导电迹线直接接触所述电子装置上的所述电接触位点。
实施方案N.根据实施方案L至M中任一项所述的方法，其中所述脊上的所述柔韧配合表面的横截面宽度大于所述电子装置上的所述接触垫的横截面宽度。
实施方案O.根据实施方案L至N中任一项所述的方法，其中所述脊上的所述柔韧配合表面的横截面宽度为所述接触垫的横截面宽度的至少三倍。
实施方案P.根据实施方案L至O中任一项所述的方法，其中所述模具的所述脊上的所述柔韧配合表面选自热塑性聚合物、两步可固化材料和PDMS。
实施方案Q.根据实施方案P所述的方法，其中所述柔韧配合表面为PDMS。
实施方案R.根据实施方案L至Q中任一项所述的方法，其中所述模具包含PDMS。
实施方案S.根据实施方案L至R中任一项所述的方法，其中所述模具的所述主表面包括多个细长线性脊。
实施方案T.根据实施方案S所述的方法，其中所述脊具有矩形横截面形状。
实施方案U.根据实施方案L至T中任一项所述的方法，其中将所述包含导电颗粒的液体沉积在所述互连通道中包括：将所述电接触位点定位在所述互连通道的第一端部处，并且使所述包含导电颗粒的液体从所述互连通道的第二端部朝向所述互连通道的第一端部流动，其中所述互连通道的第一端部流体连接到所述互连通道的第二端部。
实施方案V.根据实施方案M至U中任一项所述的方法，其中所述互连通道的第二端部包括用于所述包含导电颗粒的液体的源极。
实施方案W.根据实施方案M至V中任一项所述的方法，其中包含导电颗粒的液体被分配到所述源极中并从所述源极流动到所述互连通道的第一端部。
实施方案X.根据实施方案L至W中任一项所述的方法，其中所述液体封装剂选自热塑性聚酯、聚醚酰亚胺、环氧树脂以及它们的组合物。
实施方案Y.根据实施方案X所述的方法，其中能够通过施加热或紫外(UV)光中的至少一种来硬化所述液体封装剂。
实施方案Z.根据实施方案L至Y中任一项所述的方法，其中所述电子装置是固体电路管芯。
实施方案AA.根据实施方案Z所述的方法，其中所述固体电路管芯为半导体管芯。
实施方案BB.根据实施方案L至AA中任一项所述的方法，其中所述包含导电颗粒的液体包括含银油墨。
实施方案CC.根据实施方案M至BB中任一项所述的方法，其中硬化所述包含导电颗粒的液体以形成导电迹线包括蒸发包含导电颗粒的液体的液体载体。
实施方案DD.一种方法，所述方法包括：
在具有包括从其向上延伸的多个线性脊的主表面的柔韧模具上，所述脊阵列的至少一部分被构造成对应于固体电路管芯上的多个导电接触垫，将所述固体电路管芯放置在所述模具的所述主表面上，使得所述接触垫的阵列中的所述接触垫的至少一部分直接接触并可释放地密封配合表面，所述配合表面位于所述脊阵列中的所述脊的至少一部分的暴露顶部上；
在所述模具的所述主表面上施加液体封装剂材料，其中所述液体封装剂材料覆盖所述固体电路管芯，并且占据所述模具上的所述线性脊之间的谷区域；
至少部分地固化所述液体封装剂材料以形成用于所述电子装置的聚合物载体；
将所述模具与所述聚合物载体分离，其中所述聚合物载体的主表面包括与所述模具中的线性脊阵列对应的多个线性通道，并且其中所述固体电路管芯上的所述接触垫的至少一部分暴露于所述线性通道中以形成电接触位点；
将所述固体电路管芯的所述聚合物载体倒置；
将包含导电颗粒的液体设置在所述线性通道的第二端部中，使得所述包含导电颗粒的液体经由毛细管压力沿着所述线性通道从所述线性通道的第二端部流动到所述线性通道的第一端部，并且直接接触所述暴露的电接触位点；以及
硬化所述包含导电颗粒的液体以形成直接接触所述固体电路管芯上的所述电接触位点的多个固体导电迹线。
实施方案EE.一种制品，所述制品包括：
固体电路管芯，所述固体电路管芯包括多个导电接触垫，其中所述接触垫的阵列中的所述接触垫的至少一部分直接接触配合表面，所述配合表面位于从柔韧模具的主表面向上延伸的多个线性脊中的线性脊上；和
位于所述柔韧模具的所述主表面上的聚合物载体，其中所述聚合物载体至少部分地封装所述固体电路管芯，并且其中所述聚合物载体能够沿所述柔韧模具的所述主表面从所述柔韧模具释放，以形成与所述脊的所述线性阵列中的脊对应的线性通道，并且暴露所述固体电路管芯上的所述接触垫的至少一部分，以用于所述通道中的电互连。
本发明的各种实施方案已进行描述。这些实施方案以及其他实施方案均在以下权利要求书的范围内。

Claims (15)

1.一种方法，所述方法包括：
将电子装置放置在模具的主表面上的柔韧配合表面上，所述电子装置包括接触垫构造，使得所述接触垫构造中的至少一个接触垫压靠在所述柔韧配合表面上，其中所述柔韧配合表面位于所述模具的所述主表面上的微结构构造中的微结构上；
在所述电子装置和所述模具的所述主表面上施加液体封装剂材料；
硬化所述液体封装剂材料以形成所述电子装置的载体；
将所述模具与所述载体分离，使得所述模具上的所述微结构在所述载体中形成对应的微通道构造，其中所述电子装置上的所述至少一个接触垫暴露在所述微通道构造中的微通道中；
将包含导电颗粒的液体沉积在所述微通道中，使得所述包含导电颗粒的液体直接接触暴露在所述微通道中的所述接触垫。
2.根据权利要求1所述的方法，所述方法还包括硬化所述包含导电颗粒的液体以形成导电迹线，所述导电迹线直接接触所述电子装置上的所述接触垫。
3.根据权利要求1所述的方法，其中所述微结构上的所述柔韧配合表面的横截面宽度大于所述接触垫的横截面宽度。
4.根据权利要求3所述的方法，其中所述微结构上的所述柔韧配合表面的横截面宽度为所述接触垫的横截面宽度的至少三倍。
5.根据权利要求1所述的方法，其中所述微结构包括远离所述模具的所述主表面延伸的脊。
6.根据权利要求5所述的方法，其中所述脊是线性的。
7.根据权利要求1所述的方法，其中所述柔韧配合表面选自热塑性聚合物、两步可固化材料和PDMS。
8.根据权利要求1所述的方法，其中所述模具包含PDMS。
9.根据权利要求1所述的方法，其中所述接触垫至少部分地嵌入在所述柔韧配合表面中。
10.根据权利要求1所述的方法，其中在所述分离步骤之后并且在形成所述微通道构造之前，将所述载体倒置。
11.一种方法，所述方法包括：
将包括导电接触垫构造的电子装置放置在模具的主表面上，使得所述接触垫构造中的至少一个接触垫压靠在柔韧配合表面上，所述柔韧配合表面位于从所述模具的所述主表面向上延伸的脊构造中的至少一个脊上；
施加液体封装剂材料，以覆盖所述电子装置并占据所述电子装置与所述模具之间的区域；
硬化所述液体封装剂材料以形成所述电子装置的载体；
从所述载体移除所述模具，其中所述载体的主表面包括与所述模具中的所述脊构造对应的通道构造，并且其中所述至少一个接触垫暴露在所述通道中，以在互连通道中形成电接触位点；
将所述电子装置的所述载体倒置；以及
主要通过毛细管压力在所述互连通道中沉积包含导电颗粒的液体，使得所述包含导电颗粒的液体直接接触所述电接触位点。
12.根据权利要求11所述的方法，所述方法还包括硬化所述包含导电颗粒的液体以形成导电迹线，所述导电迹线直接接触所述电子装置上的所述电接触位点。
13.根据权利要求11所述的方法，其中将所述包含导电颗粒的液体沉积在所述互连通道中包括：将所述电接触位点定位在所述互连通道的第一端部处，并且使所述包含导电颗粒的液体从所述互连通道的第二端部朝向所述互连通道的第一端部流动，其中所述互连通道的第一端部流体连接到所述互连通道的第二端部。
14.根据权利要求11所述的方法，其中所述液体封装剂选自热塑性聚酯、聚醚酰亚胺、环氧树脂以及它们的组合物。
15.一种制品，所述制品包括：
固体电路管芯，所述固体电路管芯包括多个导电接触垫，其中所述接触垫的阵列中的所述接触垫的至少一部分直接接触配合表面，所述配合表面位于从柔韧模具的主表面向上延伸的多个线性脊中的线性脊上；和
位于所述柔韧模具的所述主表面上的聚合物载体，其中所述聚合物载体至少部分地封装所述固体电路管芯，并且其中所述聚合物载体能够沿所述柔韧模具的所述主表面从所述柔韧模具释放，以形成与所述脊的线性阵列中的脊对应的线性通道，并且暴露所述固体电路管芯上的所述接触垫的至少一部分，以用于所述通道中的电互连。
CN202080031459.1A 2019-04-29 2020-04-14 用于使电路管芯与电互连件配准的方法 Withdrawn CN113748506A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962840072P 2019-04-29 2019-04-29
US62/840,072 2019-04-29
PCT/IB2020/053517 WO2020222060A1 (en) 2019-04-29 2020-04-14 Methods for registration of circuit dies and electrical interconnects

Publications (1)

Publication Number Publication Date
CN113748506A true CN113748506A (zh) 2021-12-03

Family

ID=73028802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080031459.1A Withdrawn CN113748506A (zh) 2019-04-29 2020-04-14 用于使电路管芯与电互连件配准的方法

Country Status (4)

Country Link
US (1) US20220189790A1 (zh)
EP (1) EP3963627A1 (zh)
CN (1) CN113748506A (zh)
WO (1) WO2020222060A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1897426A2 (en) * 2005-05-18 2008-03-12 President And Fellows Of Harvard College Fabrication of conductive pathways, microcircuits and microstructures in microfluidic networks
US9177884B2 (en) * 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
KR20180090941A (ko) * 2017-02-03 2018-08-14 재단법인 한국전자기계융합기술원 가고정형 접착소재를 이용한 연성 회로기판의 제조 방법
US10355371B2 (en) * 2017-03-03 2019-07-16 Microsoft Technology Licensing, Llc Flexible conductive bonding
EP3633716A1 (en) * 2018-10-05 2020-04-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Package with embedded electronic component being encapsulated in a pressureless way
CN113228833A (zh) * 2018-12-31 2021-08-06 3M创新有限公司 软基板上的柔性电路
TWI762885B (zh) * 2020-03-19 2022-05-01 恆勁科技股份有限公司 半導體封裝載板及其製法與封裝製程

Also Published As

Publication number Publication date
EP3963627A1 (en) 2022-03-09
WO2020222060A1 (en) 2020-11-05
US20220189790A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
TWI527848B (zh) 非隨機異方性導電膠膜及其製程
US7744714B2 (en) Paste patterns formation method and transfer film used therein
EP1720389B1 (en) Method for forming pattern and a wired board
US8033014B2 (en) Method of making a molded interconnect device
US20070098966A1 (en) Patterned transfer of metallic elements using photo-degradable polymer templates
Parekh et al. Multifunctional printing: incorporating electronics into 3D parts made by additive manufacturing
US20220037278A1 (en) Flexible circuits on soft substrates
CN107850958B (zh) 图案化外覆层
US11937381B2 (en) Forming electrical interconnections using capillary microfluidics
US20220189790A1 (en) Methods for registration of circuit dies and electrical interconnects
JP2007110054A (ja) パターン形成方法およびパターン形成ずみ基板
CN114424679A (zh) 使用微通道进行互连的方法和装置
US20220326610A1 (en) Multiscale all-soft electronic devices and circuits based on liquid metal
US11284521B2 (en) Electronic devices comprising a via and methods of forming such electronic devices
CN112154539A (zh) 包括电路管芯的超薄且柔性的装置
WO2024095089A1 (en) Devices including access to an electrically conductive component and methods of making and using same
Piqué et al. Laser forward transfer for digital microfabrication
KR101437174B1 (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법
KR101542572B1 (ko) 금속 나노입자의 용해를 이용한 회로 기판 제조 방법 및 이를 통해 제조된 회로 기판
Mahajan New Approaches for Printed Electronics Manufacturing
JP2006253615A (ja) パターン形状体、配線製造方法および配線基板
KR100836633B1 (ko) 스템퍼 제조방법
CN111937499A (zh) 具有跳线的电气装置
KR20100053965A (ko) 금속 배선 기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20211203