CN113746080A - 一种耗能用斩波电阻支路及其控制方法 - Google Patents

Abstract

本发明提供一种耗能用斩波电阻支路及其控制方法，包括耗能电阻R0、多个斩波组件；所有的斩波组件相互串联，串联后再与耗能电阻R0串联；斩波组件包括高速开关T1、缓冲电路；高速开关T1与缓冲电路并联；所述缓冲电路包括缓冲二极管D1、缓冲电容C1、缓冲电阻R1、缓冲开关T2；缓冲开关T2与缓冲电阻R1串联，串联后的电路与缓冲二极管D1并联，并联后的电路与缓冲电容C1串联。是一种用于防止直流输电系统直流侧过压的耗能用斩波电阻支路，采用大功率半导体器件为高速开关直接串联的方式实现斩波支路，通过改进高速开关的缓冲电路，以较少的器件和成本实现维持缓冲电容的电压基本稳定，从而可以从缓冲电容上取电。

Description

一种耗能用斩波电阻支路及其控制方法

技术领域

本发明涉及高压直流输电技术领域，特别涉及一种耗能用斩波电阻支路及其控制方法。

背景技术

由于直流输电系统的电压等级很高，要求能够承受高电压并且进行快速开通关断的高速开关技术，这是耗能用斩波电阻支路的技术关键。一般采用多个功率半导体器件串联，控制它们同时开通、同时关断，实现对耗能电阻的斩波控制。为了在高电压隔离下实现对功率半导体器件的快速控制，一般有两种方案为高速开关的动作部件供应能量：用较大功率光纤为高电位部件送能，或者用高频电流通过隔离变压器为高电位部件送能。

不论是采用大功率光纤为高电位送能，还是采用高频电流通过隔离变压器为高电位送能，都存在成本高，体积大的问题。专利CN111030158A依靠功率半导体器件的缓冲电容上的能量解决了这个问题，但为了解决缓冲电容上的电压可能长时间为0的问题，在缓冲电容之后连接二极管、大容量电容存储能量，再连接DC/DC变换器，为功率半导体器件的控制提供电源。这种方法需要额外的大容量电容存储能量，电路比较复杂。

另一方面，传统的缓冲电路中，每次功率半导体器件开通时，缓冲电容上的能量会全部消耗在缓冲电阻上，显著增加了缓冲电阻的损耗，而且限制了缓冲电容的设计容量，影响了缓冲电路的效果。

发明内容

为了解决背景技术提出的技术问题，本发明提供一种耗能用斩波电阻支路及其控制方法，采用大功率半导体器件为高速开关直接串联的方式实现斩波支路，通过改进高速开关的缓冲电路，以较少的器件和成本实现维持缓冲电容的电压基本稳定，从而可以从缓冲电容上取电。

为了达到上述目的，本发明采用以下技术方案实现：

一种耗能用斩波电阻支路，连接在直流输电线路的正负端，包括耗能电阻R0、多个斩波组件；所有的斩波组件相互串联，串联后再与耗能电阻R0串联；

所述的斩波组件包括由可关断功率器件组成的高速开关T1、缓冲电路；高速开关T1与缓冲电路并联；

所述缓冲电路包括缓冲二极管D1、缓冲电容C1、缓冲电阻R1、缓冲开关T2；所述缓冲开关T2与缓冲电阻R1串联，串联后的电路与缓冲二极管D1并联，并联后的电路与缓冲电容C1串联。

进一步地，所述的高速开关T1由高压IGBT及其反并联二极管组成。

进一步地，所述的缓冲开关T2为高压IGBT。

进一步地，所有的斩波组件还包括平衡电阻R2，平衡电阻R2并联在缓冲电容C1两端或并联在高速开关T1两端。

进一步地，还包括机械开关K1、平衡电阻R2；机械开关K1、高速开关T1及缓冲电路并联，平衡电阻R2并联在缓冲电容C1两端或并联在高速开关T1两端。

进一步地，还包括控制板卡及DC/DC变换器，所述的控制板卡为耗能用斩波电阻支路的控制板卡，用于控制高速开关T1和缓冲开关T2，DC/DC变换器的输入端连接接缓冲电容C1，输出端为控制板卡供电。

进一步地，所述的一种耗能用斩波电阻支路的控制方法，包括如下：

1)预先设定斩波组件缓冲电容电压的最大允许值Ucmax、最小允许值Ucmin，预先设定短时开通时间DT，并实时计算当前所有斩波组件缓冲电容电压的平均值Ucmean；

2)在斩波电阻被投入时以及投入斩波电阻和切除斩波电阻的过程中：如果所有斩波组件的缓冲电容电压的平均值小于Ucmin，则依次对各斩波组件的高速开关T1短时断开DT时间，依靠斩波支路的电流为每个斩波组件进行充电；如果所有斩波组件的缓冲电容电压的平均值大于Ucmin，则对每个斩波组件的缓冲电容电压进行滞环控制：当缓冲电容电压>Ucmaxs时，导通缓冲开关T2；当缓冲电容电压<Ucmean时，断开缓冲开关T2；如果缓冲电容电压进一步降低到小于Ucmin，则关断高速开关T1，直到缓冲电容C1上电压高于Ucmean为止。

与现有技术相比，本发明的有益效果是：

本发明采用大功率半导体器件为高速开关直接串联的方式实现斩波支路，通过改进高速开关的缓冲电路，以较少的器件和成本实现维持缓冲电容的电压基本稳定，从而可以从缓冲电容上取电。

附图说明

图1为本发明的一种典型实现；

图2本发明中斩波组件的一种典型实现；

图3本发明中斩波组件使用IGBT的一种典型实现；

图4为考虑串联均压时本发明中斩波组件的一种实现电路；

图5为考虑串联均压时本发明中斩波组件的另一种实现电路；

图6为考虑为斩波组件中电路板供电时本发明中斩波组件的一种实现方法；

图7为高可靠性要求情况下本发明中斩波组件的一种实现方法；

图8为高可靠性要求情况下本发明中斩波组件的另一种实现方法；

图9为本发明中斩波组件的一种控制方法。

具体实施方式

以下结合附图对本发明提供的具体实施方式进行详细说明。

如图1所示，一种耗能用斩波电阻支路，连接在直流输电线路的正负端，包括耗能电阻R0、两个或两个以上串联的斩波组件(图1中虚线框内为一个斩波组件)；所有的斩波组件相互串联，串联后再与耗能电阻R0串联；串联后的整体电路上端连接在直流输电线路的正端，下端连接在直流输电线路的负端。当系统线路电压过高需要投入耗能电阻R0时，通过控制所有的斩波组件导通其中的高速开关T1，从而通过耗能电阻R0为系统吸收能量；当系统不需要投入耗能电阻R0时，通过控制所有的斩波组件断开其中的高速开关T1，从而截断耗能电阻中的电流。

如图2所示，每个斩波组件中包括由可关断功率器件组成的高速开关T1、缓冲电路；高速开关T1与缓冲电路并联；所述缓冲电路包括：缓冲二极管D1、缓冲电容C1、缓冲电阻R1、缓冲开关T2；所述缓冲开关T2与缓冲电阻R1串联，串联后的电路与缓冲二极管D1并联，并联后的电路与缓冲电容C1串联。

如图2所示，当断开高速开关T1时，耗能支路上的寄生电抗会在斩波组件两端产生过冲电压，缓冲二极管D1将导通，缓冲电容C1将斩波组件两端电压钳位，避免过压。当导通高速开关T1时，将缓冲开关T2处于断开位置，缓冲电容C1上的电压不会导致T1中的瞬时电流。因此，与传统RCD缓冲电路相比，本发明具有明显的优点：能够显著降低高速开关T1开通时的电流应力，而且缓冲电容C1的大小与缓冲电阻R1的损耗没有直接关联，从而可以使用较大的缓冲电容，能够进一步降低断开高速开关T1时的电压过冲。在高速开关T1导通之后，如果出现缓冲电容C1上电压过高的情况，可以开通缓冲开关T2，然后缓冲电容将通过缓冲电阻R1进行放电，降低缓冲电容C1上的电压。

如图3所示，所述的高速开关T1由高压IGBT及其反并联二极管组成。所述的缓冲开关T2为高压IGBT。其中的高速开关T1使用带反并联二极管的高压IGBT实现。高压IGBT可以实现在1us左右的时间尺度上开通和断开电流。但是由于IGBT只允许单向电流，为了应对外部系统故障时耗能支路可能承受的反向电流，高压IGBT旁可以并联有二极管，并且二极管的电流方向与IGBT相反。这样，在外部系统故障时，耗能支路的故障电流从反并联二极管中流过。斩波组件的缓冲开关T2使用高压IGBT实现，由于缓冲二极管D1的作用，缓冲开关T2中只有单向电流，不需要反并联二极管。另外，缓冲开关T2可以选择较小电流的IGBT，因为其电流是被缓冲电阻R1限制了。另外，在进行器件选型时，T1中的IGBT可能流过的最大电流为直流线路可能出现的最高电压除以耗能电阻R0，并以此为依据进行选型。T1中的二极管应根据外部系统故障时耗能支路可能出现的最大反向电流进行选型。缓冲开关T2的最大电流为：缓冲电容的最大电压Ucmax除以缓冲电阻R1，并以此为依据进行选型。由此可见，T2的额定电流有可能等于T1，也有可能小于T1，应该根据缓冲电阻进行计算选型。

如图4-5所示，为了保证耗能电阻没有投入时，所有串联斩波组件的缓冲电容电压平衡，可以在所有的斩波组件中都加入平衡电阻R2。所有的斩波组件还包括平衡电阻R2，如图4所示，平衡电阻R2并联在缓冲电容C1两端，如图5所示，平衡电阻R2还可以并联在高速开关T1两端。当系统不需要投入耗能电阻R0时，所有斩波组件断开其中的高速开关T1，这时候需要保证各斩波组件的均压情况。以图4为例，可以在缓冲电容C1旁并联均压电阻R2，R2的阻值应小于高速开关T1的断开状态阻值。这样，均压电阻R2主导高速开关T1断开时各斩波组件的均压。图5给出了另外一种均压设计，将均压电阻R2与高速开关T1并联，同样可以起到均压的作用。

如图6所示。斩波组件中，为了操作高速开关T1和缓冲开关T2，内部具有控制板卡，需要提供电源，这个电源通过DC/DC变换器从缓冲电容上取能，如图6所示。由于本发明加入了缓冲开关T2，缓冲电容C1上的电压可以长时间维持，并且可以控制在预设的最大最小电压之间，因此降低了内部DC/DC变换器的设计难度。

还包括机械开关K1、平衡电阻R2；机械开关K1、高速开关T1及缓冲电路并联，平衡电阻R2并联在缓冲电容C1两端或并联在高速开关T1两端。

如图7所示，为在极高可靠性要求下，本发明中斩波组件的一种实现方式。斩波组件包括：IGBT及其反并联二极管组成的高速开关T1、机械开关K1、缓冲电路、控制板卡、及DC/DC变换器。其中机械开关K1、高速开关T1、及缓冲电路并联。缓冲电路中包括：缓冲电阻R1、缓冲电容C1、缓冲二极管D1、由IGBT组成的缓冲开关T2、平衡电阻R2。缓冲电阻R1和缓冲开关T2串联联后，与缓冲二极管并联，构成缓冲部件1。缓冲电容C1和平衡电阻R2并联后构成缓冲部件2。缓冲部件1和缓冲部件2串联，构成缓冲电路。DC/DC变换器的输入接缓冲电容，并为控制板卡供电。图7中机械开关K1的作用是，当斩波组件发生故障后，主动闭合机械开关，这样发生故障的斩波组件将不再影响系统的运行，从而可以通过冗余斩波组件的方法，提高斩波支路的可靠性。

如图8所示，为在极高可靠性要求下，本发明中斩波组件的一种实现方式。斩波组件包括：IGBT及其反并联二极管组成的高速开关T1、机械开关K1、平衡电阻R2、缓冲电路、控制板卡、及DC/DC变换器。其中机械开关K1、高速开关T1、平衡电阻R2、及缓冲电路并联。缓冲电路中包括：缓冲电阻R1、缓冲电容C1、缓冲二极管D1、由IGBT组成的缓冲开关T2。缓冲电阻R1和缓冲开关T2串联联后，与缓冲二极管并联，最后与缓冲电容C1串联，构成缓冲电路。DC/DC变换器的输入接缓冲电容，并为控制板卡供电。图8中机械开关的作用是，当斩波组件发生故障后，主动闭合机械开关，这样发生故障的斩波组件将不再影响系统的运行，从而可以通过冗余斩波组件的方法，提高斩波支路的可靠性。

为了将缓冲电容C1上的电压控制在一定范围内，需要对斩波支路进行控制。当系统不需要投入斩波电阻时，既可以让所有斩波组件的高速开关T1和缓冲开关T2都处于断开状态，依靠平衡电阻实现各斩波组件的缓冲电容电压平衡；也可以对所有的斩波组件的缓冲电容电压进行排序，选择电压最高的一定数目的斩波组件，导通所选择组件的高速开关T1。其中选择导通的斩波组件数目，典型设计可以为斩波支路的冗余组件数目。

当系统需要投入斩波电阻时，包括系统投入斩波电阻和切除斩波电阻的过程中，图9给出了缓冲电容电压的控制方法，包括如下：

1)预先设定缓冲电容电压允许的最大值Ucmax、最小值Ucmin，预先设定短时开通时间DT，并实时计算当前所有斩波组件缓冲电容电压的平均值Ucmean。

2)如果所有斩波组件的缓冲电容电压的平均值小于Ucmin，就依次对各斩波组件的高速开关T1短时断开DT时间，依靠斩波支路的电流为每个斩波组件进行充电；如果所有斩波组件的缓冲电容电压的平均值大于Ucmin，就对每个斩波组件的缓冲电容电压进行滞环控制：当缓冲电容电压>Ucmaxs时，导通T2；当缓冲电容电压<Ucmean时，断开T2。如果缓冲电容电压进一步降低到小于Ucmin，就关断高速开关T1，直到缓冲电容C1上电压高于Ucmean为止。上述Ucmax典型设计为斩波组件额定电压的130％，Ucmin典型设计为斩波组件额定电压的80％，DT典型设计为在斩波支路额定电流情况下，让缓冲电容电压上升30％斩波组件额定电压所需的时间。

以上实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于上述的实施例。上述实施例中所用方法如无特别说明均为常规方法。

Claims (7)

1.一种耗能用斩波电阻支路，其特征在于，包括耗能电阻R0、两个或两个以上串联的斩波组件；所有的斩波组件相互串联，串联后再与耗能电阻R0串联；

所述的斩波组件包括由可关断功率器件组成的高速开关T1、缓冲电路；高速开关T1与缓冲电路并联；

所述的缓冲电路包括缓冲二极管D1、缓冲电容C1、缓冲电阻R1、缓冲开关T2；所述缓冲开关T2与缓冲电阻R1串联，串联后的电路与缓冲二极管D1并联，并联后的电路与缓冲电容C1串联。

2.根据权利要求1所述的一种耗能用斩波电阻支路，其特征在于，所述的高速开关T1由高压IGBT及其反并联二极管组成。

3.根据权利要求1所述的一种耗能用斩波电阻支路，其特征在于，所述的缓冲开关T2为高压IGBT。

4.根据权利要求1所述的一种耗能用斩波电阻支路，其特征在于，所有的斩波组件还包括平衡电阻R2，平衡电阻R2并联在缓冲电容C1两端或并联在高速开关T1两端。

5.根据权利要求1所述的一种耗能用斩波电阻支路，其特征在于，还包括机械开关K1、平衡电阻R2；机械开关K1、高速开关T1及缓冲电路并联，平衡电阻R2并联在缓冲电容C1两端或并联在高速开关T1两端。

6.根据权利要求1所述的一种耗能用斩波电阻支路，其特征在于，还包括控制板卡及DC/DC变换器，所述的控制板卡为耗能用斩波电阻支路的控制板卡，用于控制高速开关T1和缓冲开关T2，DC/DC变换器的输入端连接接缓冲电容C1，输出端为控制板卡供电。

7.权利要求1所述的一种耗能用斩波电阻支路的控制方法，其特征在于，包括如下：

1)预先设定斩波组件缓冲电容电压的最大允许值Ucmax、最小允许值Ucmin，预先设定短时开通时间DT，并实时计算当前所有斩波组件缓冲电容电压的平均值Ucmean；

2)在斩波电阻被投入时以及投入斩波电阻和切除斩波电阻的过程中：如果所有斩波组件的缓冲电容电压的平均值小于Ucmin，则依次对各斩波组件的高速开关T1短时断开DT时间，依靠斩波支路的电流为每个斩波组件进行充电；如果所有斩波组件的缓冲电容电压的平均值大于Ucmin，则对每个斩波组件的缓冲电容电压进行滞环控制：当缓冲电容电压>Ucmaxs时，导通缓冲开关T2；当缓冲电容电压<Ucmean时，断开缓冲开关T2；如果缓冲电容电压进一步降低到小于Ucmin，则关断高速开关T1，直到缓冲电容C1上电压高于Ucmean为止。

Images