CN113745267A - 一种驱动背板、显示面板及驱动背板制作方法 - Google Patents
一种驱动背板、显示面板及驱动背板制作方法 Download PDFInfo
- Publication number
- CN113745267A CN113745267A CN202111037181.1A CN202111037181A CN113745267A CN 113745267 A CN113745267 A CN 113745267A CN 202111037181 A CN202111037181 A CN 202111037181A CN 113745267 A CN113745267 A CN 113745267A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- driving
- conductive layer
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 292
- 239000002184 metal Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 35
- 239000010409 thin film Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910001120 nichrome Inorganic materials 0.000 description 4
- ZXVONLUNISGICL-UHFFFAOYSA-N 4,6-dinitro-o-cresol Chemical compound CC1=CC([N+]([O-])=O)=CC([N+]([O-])=O)=C1O ZXVONLUNISGICL-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种驱动背板、显示面板及驱动背板制作方法,涉及显示装置技术领域,本发明所提供的一种驱动背板、显示面板及驱动背板制作方法,主要对驱动背板中的导电层布置位置进行了改进,在本发明所提供的实施例中,用于与发光部件正极电性连接的第一导电层,以及用于与所述发光部件负极电性连接第二导电层异层设置,本发明所提供实施例扩展了第二导电层的可设置范围、膜层厚度,使得第二导电层能够通过扩展其设置范围、膜层厚度的方式,降低自身阻抗,进而改善驱动背板的驱动效果。
Description
技术领域
本发明涉及显示装置技术领域,尤其涉及一种驱动背板、显示面板及显示面板制作方法。
背景技术
MicroLED显示技术具有亮度高,稳定性好,色域宽等优点,被广泛承认为下一代新型显示技术,有望在诸多领域取得广泛的应用。对于MicroLED电流驱动型显示技术来说,其主要通过导电层与外置MicroLED芯片建立连接,从而驱动MicroLED芯片发光。在相关技术方案当中,驱动背板中用于分别与外置MicroLED芯片正负极相连接的两个导电层,由同一金属层图案化后所形成,用于与电源负极相连接的第二导电层可设置范围受到了限制,并且第二导电层的膜层厚度基本和第一导电层保持一致,这导致第二导电层存在有较高阻抗,从而使得驱动TFT实际Vds和Vgs降低,进而影响了驱动背板的驱动效果。
发明内容
本发明所要解决的技术问题是:提供一种驱动背板、显示面板及驱动背板制作方法,其能够改善驱动背板的驱动效果。
第一方面,本申请提供了一种驱动背板,用于驱动发光部件,所述驱动背板包括:
基板;
薄膜晶体管层,所述薄膜晶体管层设置于所述基板上,所述薄膜晶体管层包括源漏极金属层;
第一导电层和第二导电层,所述第一导电层和所述第二导电层设置于所述基板上,第一导电层与所述源漏极金属层电连接,所述第一导电层用于与所述发光部件正极电性连接,所述第二导电层用于与所述发光部件负极电性连接;
其中,所述第一导电层与所述第二导电层异层设置。
在本申请部分实施例中,所述源漏极金属层与所述第一导电层同层设置。
在本申请部分实施例中,所述第二导电层在所述基板上的正投影面积大于所述第一导电层在所述基板上的正投影面积,和/或所述第二导电层的膜层厚度大于所述第一导电层。
在本申请部分实施例中,还包括:
第一平坦层,所述第一平坦层设置于所述第一导电层上,所述第二导电层设置在所述第一平坦层上,所述第二导电层、所述第一平坦层上形成有使所述第一导电层显露的第一凹槽。
在本申请部分实施例中,所述薄膜晶体管层包括:
缓冲层,所述缓冲层设置于所述基板上;
有源层,所述有源层设置于所述缓冲层上;
栅极绝缘层,所述栅极绝缘层设置于所述有源层上;
栅极金属层,所述栅极金属层设置于所述栅极绝缘层上;
层间绝缘层,设置于所述缓冲层上且覆盖所述有源层、所述栅极绝缘层以及所述栅极金属层;
所述源漏极金属层与所述第一导电层设置于所述层间绝缘层上。
在本申请部分实施例中,所述层间绝缘层上设置有通孔,所述源漏极金属层通过所述通孔与所述有源层电性连接。
在本申请部分实施例中,还包括:
遮光层,所述遮光层设置于所述基板上,所述缓冲层覆盖所述遮光层,在垂直于所述基板方向上,所述遮光层覆盖所述有源层。
在本申请部分实施例中,还包括第二平坦层和覆盖层,所述第二平坦层设置于所述第二导电层上,所述覆盖层设置于所述第二导电层上。
第二方面,本申请提供了一种显示面板,包括发光部件,还包括如第一方面所述驱动背板,所述发光部件具有正极连接端和负极连接端,所述正极连接端与所述第一导电层电性连接,所述负极连接端与所述第二导电层电性连接。
第三方面,本申请提供了一种驱动背板的制作方法,包括步骤:
提供一基板;
在所述基板上制作薄膜晶体管层,并在所述薄膜晶体管上设置用于与发光部件正极电性连接的第一导电层以及用于与所述发光部件负极电性连接第二导电层,其中,所述第一导电层和所述第二导电层异层设置。
由于采用了上述技术方案,本发明的有益效果包括:
本发明所提供的一种驱动背板、显示面板及驱动背板制作方法,主要对驱动背板中的导电层布置位置进行了改进,在本发明所提供的实施例中,用于与发光部件正极电性连接的第一导电层,以及用于与所述发光部件负极电性连接第二导电层异层设置,本发明所提供实施例扩展了第二导电层的可设置范围、膜层厚度,使得导电层能够通过扩展其设置范围、膜层厚度的方式,降低自身阻抗,进而改善驱动背板的驱动效果。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获取其他的附图。
图1为本发明所提供实施例中驱动背板的结构示意图;
图2为本发明所提供实施例中显示面板的结构示意图;
图3为本发明所提供实施例中驱动背板的制作方法步骤S1的示意图;
图4为本发明所提供实施例中驱动背板的制作方法步骤S2的示意图;
图5为本发明所提供实施例中驱动背板的制作方法步骤S3的示意图;
图6为本发明所提供实施例中驱动背板的制作方法步骤S4的示意图;
图7为本发明所提供实施例中驱动背板的制作方法步骤S5的示意图;
图8为本发明所提供实施例中驱动背板的制作方法步骤S6的示意图;
图9为本发明所提供实施例中驱动背板的制作方法步骤S7的示意图;
图10为本发明所提供实施例中驱动背板的制作方法步骤S8的示意图;
图11为本发明所提供实施例中驱动背板的制作方法步骤S9的示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下获得的所有其他实施例,都属于本发明保护的范围。
本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明或者隐含地包括一个或者更多个所述特征。在本发明的描述中,“多个”的含义两个或两个以上,除非另有明确具体的限定。
在申请中,“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为使本领域任何技术人员能够实现和使用本发明,给出了以下描述。在以下描述,为了解释的目的而列出了细节。应当明白的是,本领域普通技术人员可以认识到,在不使用这些特定细节的情况下也可以实现本发明。在其它实例中,不会对已知的结构和过程进行详细阐述,以避免不必要的细节使本发明的描述变得晦涩。因此,本发明并非旨在限于所示的实施例,而是与符合本申请所公开的原理的最广范围相一致。
实施例1
请参见图1并结合图2,本实施例的主体是一种驱动背板,用于驱动发光部件900,在本实施例中,所述驱动背板包括:
基板100;
薄膜晶体管层200,所述薄膜晶体管层200设置于所述基板100上,所述薄膜晶体管层200包括源漏极金属层208;
第一导电层300和第二导电层400,所述第一导电层300和所述第二导电层400设置于所述基板100上,第一导电层300与所述源漏极金属层208电连接,所述第一导电层300用于与所述发光部件900正极电性连接,所述第二导电层400用于与所述发光部件900负极电性连接,所述第一导电层300与所述第二导电层400异层设置。
具体的,上述第一导电层300和第二导电层400为金属导电层,第一导电层300用于和源漏极金属层208当中的漏极相连接,当薄膜晶体管层200的栅极导通时,其漏极所流出的电流通过第一导电层300而流动至发光部件900中,进而驱动发光部件900进行发光,同时,发光部件900的负极与第二导电层400相连接,以形成回路。
在本实施例所提供的方案当中,由于第一导电层300和第二导电层400异层设置,所以第二导电层400的可设置范围得到了扩展,同时,第一导电层300、第二导电层400的膜层厚度能够具有差异,第二导电层400能够通过扩展自身设置范围、膜层厚度的方式,来降低自身阻抗,进而改善驱动背板的驱动效果。
此外,薄膜晶体管层200上的源漏极金属层208可以与第一导电层300、第二导电层400异层设置。而在本实施例中,所述源漏极金属层208与所述第一导电层300同层设置,如此设置,能够起到简化工艺制程,有利于降低工艺成本。
更为具体的,在本实施例中,所述第二导电层400在所述基板100上的正投影面积大于所述第一导电层300在所述基板100上的正投影面积。可以理解的是,相较于第一导电层300和第二导电层400同层设置的方案,如此设置,相当于增大了第二导电层400的线宽,进而降低了第二导电层400所构成导线的阻抗。实施人员可以如本实施例中所展示的,采用整面金属层并对整面金属层图案化后形成第二导电层400。
此外,上述第二导电层400的膜层厚度可以和第一导电层300相一致,而在本实施例中,为进一步降低第二导电层400的阻抗,在本实施例中,所述第二导电层400的膜层厚度大于所述第一导电层300。
需要指出的是,本实施例中,发光部件900具体为设于驱动背板外部的MicroLED芯片,但这并不限定于本实施例所采用的发光部件900仅限制于本实施例所提供的驱动背板为MicroLED芯片,上述发光部件900还可以为MiniLED芯片或者有机发光二极管中的任意一者。
在本实施例中,还包括:
第一平坦层500,所述第一平坦层500设置于所述第一导电层300上,所述第二导电层400设置在所述第一平坦层500上,所述第二导电层400、所述第一平坦层500上形成有使所述第一导电层300显露的第一凹槽800。上述第一凹槽800主要用于形成接入发光部件900巨量转移后正极部位的空间,使得第一导电层300和第二导电层400在异层设置之后,发光部件900能够正常地连接至驱动背板之上。其中,第一平坦层500可以采用SiOx,SiNx,SiNOx等材料制成。
更为具体的,在本实施例中,所述薄膜晶体管层200包括:
缓冲层202,所述缓冲层202设置于所述基板100上;
有源层203,所述有源层203设置于所述缓冲层202上;
栅极绝缘层204,所述栅极绝缘层204设置于所述有源层203上;
栅极金属层205,所述栅极金属层205设置于所述栅极绝缘层204上;
层间绝缘层206,设置于所述缓冲层202上且覆盖所述有源层203、所述栅极绝缘层204以及所述栅极金属层205;
所述源漏极金属层208与所述第一导电层300设置于所述层间绝缘层206上。
其中,上述缓冲层202可以采用SiOx,SiNx,SiNx/SiOx叠层,SiNOx等材料制成,而有源层203可以采用氧化物半导体或其他类型半导体,如IGZO、IGTO、IGO、IZO或AIZO等等。栅极绝缘层204主要用于使得栅极金属层205和有源层203之间形成绝缘,其可以采用SiOx或SiNx或Al2O3/SiNx/SiOx叠层或SiOx/SiNx/SiOx叠层等材料制成。而对于栅极金属层205,其可以采用Mo或Mo/Al叠层或Mo/Cu叠层或Mo/Cu/IZO叠层或IZO/Cu/IZO叠层或Mo/Cu/ITO叠层或Ni/Cu/Ni叠层或MoTiNi/Cu/MoTiNi叠层或NiCr/Cu/NiCr叠层或CuNb等材料。而层间绝缘层206,则可以采用SiOx,SiNx,SiNOx等。本公开对缓冲层202、有源层203、栅极绝缘层204、栅极金属层205以及层间绝缘层206的膜层材料不作特别限定,实施人员可以依据自身需求而具体选用。
更为具体的,在本实施例中,所述层间绝缘层206上设置有通孔207,所述源漏极金属层208通过所述通孔207与所述有源层203电性连接。
此外,对于有源层203而言,其容易受到外界光线的影响,对应于此,在本实施例中,还包括:
遮光层201,所述遮光层201设置于所述基板100上,所述缓冲层202覆盖所述遮光层201,在垂直于所述基板100方向上,所述遮光层201覆盖所述有源层203。
其中,遮光层201可以采用Mo或Mo/Al叠层或Mo/Cu叠层或Mo/Cu/IZO叠层或IZO/Cu/IZO叠层或Mo/Cu/ITO叠层或Ni/Cu/Ni叠层或MoTiNi/Cu/MoTiNi叠层或NiCr/Cu/NiCr叠层或CuNb等材料制成。遮光层201主要用于遮挡基板100外侧的外界光线,以避免其对有源层203造成影响。此外,实施人员还可以将如本实施例中所展示的,在缓冲层202和层间绝缘层206对应位置设置通孔207,以使得源漏极金属层208的源极与遮光层201电性连接,进而使得遮光层201被赋予以电位。
此外,在本实施例中,为避免各颗MicroLED芯片之间的串光干扰,在本实施例中,还包括第二平坦层600和覆盖层700,所述第二平坦层600设置于所述第二导电层400上,所述覆盖层700设置于所述第二导电层400上。其中,覆盖层700具体为油墨材料层,能够有效避免驱动背板上各颗MicroLED芯片出现串光干扰,进而提升对比度,改善显示效果。
实施例2
请参见图2,本具体实施方式还提供了一种显示面板作为实施例2,实施例2中所提供的显示面板,包括发光部件900,还包括如实施例1所述驱动背板,所述发光部件900具有正极连接端和负极连接端,所述正极连接端与所述第一导电层300电性连接,所述负极连接端与所述第二导电层400电性连接。
其中,上述发光部件900具体为MicroLED芯片,实施人员还可以将上述MicroLED芯片替换为MiniLED芯片或者有机发光二极管。
实施例3
请结合图3至图11,本具体实施方式还提供了一种驱动背板的制作方法,包括步骤:
提供一基板100;
在所述基板100上制作薄膜晶体管层200,并在所述薄膜晶体管上设置用于与发光部件900正极电性连接的第一导电层300以及用于与所述发光部件900负极电性连接第二导电层400,其中,所述第一导电层300和所述第二导电层400异层设置。
其中,在所述基板100上制作薄膜晶体管层200、用于与发光部件900正极电性连接的第一导电层300以及用于与所述发光部件900负极电性连接第二导电层400,具体包括步骤:
S1、提供一基板100;
S2、在所述基板100上设置遮光层201;
S3、在基板100上设置缓冲层202,使缓冲层202覆盖遮光层201;
S4、在缓冲层202上依次叠置有源层203、栅极绝缘层204和栅极金属层205;
S5、在缓冲层202上设置覆盖有源层203、栅极绝缘层204和栅极金属层205的层间绝缘层206;
S6、在层间绝缘层206和缓冲层202上设置通孔207;
S7、在层间绝缘层206上设置第一金属层,并对第一金属层进行图案化处理,以得到源漏极金属层208、第一导电层300。
S8、在第一导电层300上设置第一平坦层500,并在第一平坦层500上设置第二金属层,对第二金属层进行图案化处理,得到第二导电层400;
S9、在第二导电层400上依次设置第二平坦层600和覆盖层700。
以上对本发明所提供的一种驱动背板、显示面板及驱动背板制作方法进行了详细介绍。应理解,本文的示例性实施方式应仅被认为是描述性的,用于帮助理解本发明的方法及其核心思想,而并不用于限制本发明。在每个示例性实施方式中对特征或方面的描述通常应被视作适用于其他示例性实施例中的类似特征或方面。尽管参考示例性实施例描述了本发明,但可建议所属领域的技术人员进行各种变化和更改。本发明意图涵盖所附权利要求书的范围内的这些变化和更改,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种驱动背板,用于驱动发光部件,其特征在于,所述驱动背板包括:
基板;
薄膜晶体管层,所述薄膜晶体管层设置于所述基板上,所述薄膜晶体管层包括源漏极金属层;
第一导电层和第二导电层,所述第一导电层和所述第二导电层设置于所述基板上,第一导电层与所述源漏极金属层电连接,所述第一导电层用于与所述发光部件正极电性连接,所述第二导电层用于与所述发光部件负极电性连接;
其中,所述第一导电层与所述第二导电层异层设置。
2.如权利要求1所述驱动背板,其特征在于,所述源漏极金属层与所述第一导电层同层设置。
3.如权利要求1所述驱动背板,其特征在于,所述第二导电层在所述基板上的正投影面积大于所述第一导电层在所述基板上的正投影面积,和/或所述第二导电层的膜层厚度大于所述第一导电层。
4.如权利要求2所述驱动背板,其特征在于,还包括:
第一平坦层,所述第一平坦层设置于所述第一导电层上,所述第二导电层设置在所述第一平坦层上,所述第二导电层、所述第一平坦层上形成有使所述第一导电层显露的第一凹槽。
5.如权利要求4所述驱动背板,其特征在于,所述薄膜晶体管层包括:
缓冲层,所述缓冲层设置于所述基板上;
有源层,所述有源层设置于所述缓冲层上;
栅极绝缘层,所述栅极绝缘层设置于所述有源层上;
栅极金属层,所述栅极金属层设置于所述栅极绝缘层上;
层间绝缘层,设置于所述缓冲层上且覆盖所述有源层、所述栅极绝缘层以及所述栅极金属层;
所述源漏极金属层与所述第一导电层设置于所述层间绝缘层上。
6.如权利要求5所述驱动背板,其特征在于,所述层间绝缘层上设置有通孔,所述源漏极金属层通过所述通孔与所述有源层电性连接。
7.如权利要求5所述驱动背板,其特征在于,还包括:
遮光层,所述遮光层设置于所述基板上,所述缓冲层覆盖所述遮光层,在垂直于所述基板方向上,所述遮光层覆盖所述有源层。
8.如权利要求5所述驱动背板,其特征在于,还包括第二平坦层和覆盖层,所述第二平坦层设置于所述第二导电层上,所述覆盖层设置于所述第二导电层上。
9.一种显示面板,包括发光部件,其特征在于,还包括如权利要求1至8中任意一项所述驱动背板,所述发光部件具有正极连接端和负极连接端,所述正极连接端与所述第一导电层电性连接,所述负极连接端与所述第二导电层电性连接。
10.一种驱动背板的制作方法,其特征在于,包括步骤:
提供一基板;
在所述基板上制作薄膜晶体管层,并在所述薄膜晶体管上设置用于与发光部件正极电性连接的第一导电层以及用于与所述发光部件负极电性连接第二导电层,其中,所述第一导电层和所述第二导电层异层设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111037181.1A CN113745267A (zh) | 2021-09-06 | 2021-09-06 | 一种驱动背板、显示面板及驱动背板制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111037181.1A CN113745267A (zh) | 2021-09-06 | 2021-09-06 | 一种驱动背板、显示面板及驱动背板制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113745267A true CN113745267A (zh) | 2021-12-03 |
Family
ID=78735870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111037181.1A Pending CN113745267A (zh) | 2021-09-06 | 2021-09-06 | 一种驱动背板、显示面板及驱动背板制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113745267A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110828500A (zh) * | 2018-08-07 | 2020-02-21 | 深圳Tcl新技术有限公司 | 一种led显示屏及其制作方法 |
CN111341792A (zh) * | 2020-03-12 | 2020-06-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板及显示面板的制作方法 |
CN113161331A (zh) * | 2021-04-24 | 2021-07-23 | 刘向国 | 一种微型led背板、其制备方法和微型led面板 |
-
2021
- 2021-09-06 CN CN202111037181.1A patent/CN113745267A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110828500A (zh) * | 2018-08-07 | 2020-02-21 | 深圳Tcl新技术有限公司 | 一种led显示屏及其制作方法 |
CN111341792A (zh) * | 2020-03-12 | 2020-06-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板及显示面板的制作方法 |
CN113161331A (zh) * | 2021-04-24 | 2021-07-23 | 刘向国 | 一种微型led背板、其制备方法和微型led面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
US12075644B2 (en) | Array substrate and method for manufacturing the same, display panel and display device | |
TWI683164B (zh) | 顯示背板及其製作方法、顯示面板和顯示裝置 | |
US20180342563A1 (en) | Oled display substrate and manufacturing method thereof, display panel and display apparatus | |
US11158700B2 (en) | Display device having multiple buffer layers | |
US10937816B2 (en) | Switching element, manufacturing method thereof, array substrate and display device | |
CN108735792B (zh) | 底发射型oled阵列基板及其制作方法、显示面板、显示装置 | |
US10403696B2 (en) | Organic light emitting display device and method of fabricating the same | |
US20240032355A1 (en) | Display Substrate and Preparation Method Therefor, and Display Apparatus | |
US20210202464A1 (en) | Electrostatic Discharge Unit, Array Substrate and Display Panel | |
KR20150073611A (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
CN104064679B (zh) | 像素结构 | |
WO2021227062A1 (zh) | 显示面板和电子装置 | |
CN109671722B (zh) | 有机发光二极管阵列基板及其制造方法 | |
US20160141342A1 (en) | Array substrate and manufacturing method thereof, and display apparatus | |
CN102779830B (zh) | 一种金属氧化物的显示装置及其制造方法 | |
CN111584577A (zh) | 显示面板及其制作方法 | |
US20220344448A1 (en) | Display Substrate and Preparation Method Thereof, and Display Apparatus | |
CN213042915U (zh) | 显示基板和显示装置 | |
CN113745267A (zh) | 一种驱动背板、显示面板及驱动背板制作方法 | |
WO2022041022A1 (zh) | 显示基板及显示装置 | |
WO2021227064A1 (zh) | 像素驱动电路、显示面板和电子装置 | |
US20230180521A1 (en) | Display Substrate, Preparation Method thereof, and Display Apparatus | |
US12004376B2 (en) | Display motherboard, preparation method thereof, display substrate and display device | |
US20220399433A1 (en) | Display Substrate and Display Apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211203 |