CN113741789A - 讯号处理系统及讯号处理系统的操作方法 - Google Patents

讯号处理系统及讯号处理系统的操作方法 Download PDF

Info

Publication number
CN113741789A
CN113741789A CN202010466237.4A CN202010466237A CN113741789A CN 113741789 A CN113741789 A CN 113741789A CN 202010466237 A CN202010466237 A CN 202010466237A CN 113741789 A CN113741789 A CN 113741789A
Authority
CN
China
Prior art keywords
signal processing
voltage
built
self
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010466237.4A
Other languages
English (en)
Inventor
张政斌
莊宗朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202010466237.4A priority Critical patent/CN113741789A/zh
Publication of CN113741789A publication Critical patent/CN113741789A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

本公开涉及讯号处理系统及讯号处理系统的操作方法。讯号处理系统包含数字讯号处理电路、电源管理单元及数字控制电路。电源管理单元提供第一电压至数字讯号处理电路。数字控制电路包含非挥发性存储器。在校正模式下，数字控制电路控制电源管理单元以使第一电压具有最小预设值，控制数字讯号处理电路操作在校正目标频率，触发数字讯号处理电路执行内建式自我测试。当内建式自我测试的结果为失败时，数字控制电路提高第一电压的值，并再次触发数字讯号处理电路执行内建式自我测试。当内建式自我测试的结果为成功时，数字控制电路将第一电压的值及校正目标频率储存至非挥发性存储器。

Description

讯号处理系统及讯号处理系统的操作方法
技术领域
本发明是有关于一种讯号处理系统，特别是一种能够执行频率及电压校正的讯号处理系统。
背景技术
随着多媒体的应用层面越来越广泛，消费者对于多媒体应用的质量要求也越来越高。由于多媒体应用，例如影像及音效，常会牵涉到大量复杂且重复的运算，因此需要利用数字讯号处理器的运算能力来达到即时呈现影像及声音的功能。
一般来说，数字讯号处理器所能够达到的最高工作频率会与其所接收到的电源电压有关。举例来说，当数字讯号处理器接收到1.1V的电压时，数字讯号处理器的最高工作频率可能是200MHz，然而当数字讯号处理器接收到1.2V的电压时，数字讯号处理器的最高工作频率可能会提高至300MHz。因此，为了使数字讯号处理器能够在合理的电压条件下操作在所需的工作频率，数字讯号处理器的制造商会在出货之前，先记录各个工作频率对应所需的电源电压值，以确保数字讯号处理器能够在建议的电压值下达到使用者的需求。然而制程上的差异难免会造成不同数字讯号处理器的特性差异，因此每个数字讯号处理器的工作频率及电压之间的对应关系可能会不相同，而用来提供电源电压的电源管理单元也可能有所差异，造成测试过程十分复杂。
发明内容
本发明的一实施例提供一种讯号处理系统。讯号处理系统包含数字讯号处理电路、电源管理单元及数字控制电路。
电源管理单元耦接于数字讯号处理电路，且电源管理单元提供第一电压至数字讯号处理电路。数字控制电路耦接于数字讯号处理电路及电源管理单元。数字控制电路包含非挥发性存储器。在校正模式下，数字控制电路控制电源管理单元以使第一电压具有最小预设值，控制数字讯号处理电路操作在校正目标频率，触发数字讯号处理电路执行内建式自我测试。当内建式自我测试的结果为失败时，数字控制电路提高第一电压的值，并再次触发数字讯号处理电路执行内建式自我测试。当内建式自我测试的结果为成功时，数字控制电路将第一电压的值及校正目标频率储存至非挥发性存储器。
附图说明
图1是本发明一实施例的讯号处理系统的示意图。
图2是本发明一实施例的讯号处理系统的操作方法在校正模式下的流程图。
图3是本发明一实施例的讯号处理系统的操作方法在应用模式下的流程图。
具体实施方式
图1是本发明一实施例的讯号处理系统100的示意图。讯号处理系统100包含数字讯号处理电路110、电源管理单元(Power Management Unit，PMU)120及数字控制电路130。
电源管理单元120可耦接于数字讯号处理电路110，并可提供第一电压V1至数字讯号处理电路110以作为数字讯号处理电路110的电源供应。此外，电源管理单元120也可耦接于数字控制电路130，并可提供第二电压V2至数字控制电路130以作为数字控制电路130的电源供应。
数字控制电路130可耦接于数字讯号处理电路110及电源管理单元120。在有些实施例中，数字控制电路130可以控制电源管理单元120输出第一电压V1的值，亦即，数字控制电路130可以控制数字讯号处理电路110所接收到的电源电压大小。此外，数字控制电路130也可以控制数字讯号处理电路110的工作频率。举例来说，数字控制电路130可耦接至数字讯号处理电路110中的时钟产生器112，并控制时钟产生器112产生具有所需工作频率的时钟讯号，而数字讯号处理电路110中的数字讯号处理器114则可根据时钟产生器112所产生的时钟讯号来进行操作。
在有些实施例中，数字控制电路130可以用来校正数字讯号处理电路110在特定工作频率下所需的电压值，且数字控制电路130可包含非挥发性存储器132，并将特定工作频率及其所对应的电压值记录在非挥发性存储器132中。如此一来，之后在实际应用操作时，就可以从非挥发性存储器132中读取目标工作频率所需的电压值，使得数字讯号处理电路110能够在目标频率下正常工作。在有些实施例中，非挥发性存储器132可以是一次性写入非挥发性存储器，以免使用者在后续操作中，将非挥发性存储器132中所记录的电压误写覆盖，然而本发明并不限定非挥发性存储器132是一次性写入非挥发性存储器，而亦可是多次性写入非挥发性存储器。
图2是本发明一实施例的讯号处理系统100的操作方法200在校正模式下的流程图。在校正模式下，方法200可包含步骤S210至S290。
S210：数字控制电路130控制电源管理单元120输出具有最小预设值的第一电压V1至数字讯号处理电路110；
S220：数字控制电路130控制数字讯号处理电路110操作在校正目标频率；
S230：数字控制电路130触发数字讯号处理电路110执行内建式自我测试；
S240：内建式自我测试的结果是否成功，若为失败，则执行步骤S250；若为成功，则执行步骤S260；
S250：数字控制电路130控制电源管理单元120提高第一电压V1的值，执行步骤S230；
S260：数字控制电路130将第一电压V1的值及校正目标频率储存至非挥发性存储器132；
S270：是否需校正其他频率，若是，则执行步骤S280，若否，则执行步骤S290；
S280：更新校正目标频率，并进入步骤S210；
S290：结束校正。
在步骤S210中，数字控制电路130可以控制电源管理单元120以使第一电压V1具有最小预设值，例如但不限于1V。而在步骤S220中，数字控制电路130可控制数字讯号处理电路110操作在校正目标频率F1。接着在步骤S230中，数字控制电路130可进一步触发数字讯号处理电路110执行内建式自我测试(Built-in Self-test，BIST)，并可判断测试结果为成功或失败。
举例来说，数字控制电路130还可包含第一控制单元134。第一控制单元134可耦接于数字讯号处理电路110及电源管理单元120。第一控制单元134可以输出电压控制讯号SIGCTRLV至电源管理单元120以调整第一电压V1的数值，并可输出频率控制讯号SIGCTRLF至数字讯号处理电路110的时钟产生器112以控制数字讯号处理电路110的工作频率，并且可以判断内建式自我测试的结果为失败或成功。
在图1中，数字讯号处理电路110中的数字讯号处理器114可包含内部动态随机存取存储器1141及内建式自我测试单元1142。在数字讯号处理器114进行运算时，内部动态随机存取存储器1141可以用来储存运算即时所需的数据。内建式自我测试单元1142可耦接于内部动态随机存取存储器1141。在有些实施例中，数字控制电路130可以触发内建式自我测试单元1141以执行内建式自我测试，此时内建式自我测试单元1142可以将内部动态随机存取存储器1141中所储存的数据读出并传送至数字控制电路130，而数字控制电路130则可根据读出的数据判断数字讯号处理电路110是否成功内建式自我测试。
此外，在图1的实施例中，数字讯号处理电路110还可包含静态随机存取存储器116及内建式自我测试单元118。静态随机存取存储器116与数字讯号处理器114之间可以透过总线BUS耦接，并且可以用来储存运算可能会需要用到的较大笔的数据。内建式自我测试单元118可耦接于静态随机存取存储器116。在此情况下，数字控制电路130也可以触发内建式自我测试单元118以执行内建式自我测试。也就是说，在步骤S230中，数字控制电路130可以触发内建式自我测试单元1142及118以检视内部动态随机存取存储器1141及静态随机存取存储器116中所储存的数据，并据以判断测试结果。
在步骤S240中，若数字讯号处理电路110的内建式自我测试结果为失败，表示目前第一电压V1的值尚不足以让数字讯号处理电路110在校正目标频率F1下正常工作。因此在步骤S250中，数字控制电路130可以控制电源管理单元120提高第一电压V1的值，并再次进入步骤S230以触发数字讯号处理电路110执行内建式自我测试。如此一来，在数字讯号处理电路110成功内建式自我测试之前，第一电压V1的值便会逐渐增加。在有些实施例中，每次在步骤S250中可以固定使第一电压V1增加一固定值，例如0.05V，然而本发明并不以此为限。
当数字讯号处理电路110的内建式自我测试的结果为成功时，表示目前第一电压V1的值已经足以让数字讯号处理电路110操作在校正目标频率F1并成功内建式自我测试。在此情况下，数字控制电路130便可将目前第一电压V1的值及校正目标频率F1储存至非挥发性存储器132。
在步骤S270中，则会判断是否需要校正其他工作频率的电压。此时若有需要校正其他工作频率的电压，则可以在步骤S280中将已校正的校正目标频率F1更新成接下来要校正的校正目标频率F2。接着再次进入步骤S210，使第一电压V1回复到最小预设值，并在步骤S220中使数字讯号处理电路110操作在校正目标频率F2，然后触发数字讯号处理电路110执行内建式自我测试，并重复前述的操作，直到内建式自我测试的结果为成功时，即可将第一电压V1的值及校正目标频率F2储存至非挥发性存储器132中。
如此一来，透过方法200就可以在校正模式下，校正不同工作频率所需的第一电压V1的值。由于数字控制电路130可以控制电源管理单元120以递增第一电压V1的方式来寻找数字讯号处理电路110在目标工作频率下所需的适当电压值，因此即便每个讯号处理系统100中的数字讯号处理电路110及电源管理单元120可能会具有不同的特性，每个讯号处理系统100都还是能够找寻到各自适当的电压值。此外，由于工作频率与其对应的第一电压V1数值可以储存在非挥发性存储器132中，因此讯号处理系统100可以重复存取对应的电压数值，而不会因为断电而丧失纪录。
图3是本发明一实施例的讯号处理系统100的操作方法300在应用模式下的流程图。在应用模式下，方法300可包含步骤S310至S330。
S310：数字控制电路130自非挥发性存储器132中读出应用目标频率所对应的第一电压V1的校正值；
S320：数字控制电路130控制电源管理单元120以使第一电压V1具有校正值；
S330：数字控制电路130控制数字讯号处理电路110操作在应用目标频率。
也就是说，在应用模式下，当使用者决定数字讯号处理电路110的应用目标频率时，数字控制电路130可在S310中自非挥发性存储器132中读出应用目标频率所对应的第一电压V1的校正值，并在步骤S320中使电源管理单元120输出具有校正值的第一电压V1。如此一来，在步骤S330中，数字讯号处理电路110就可以在应用目标频率下，正常地操作。
在图1中，数字控制电路130还可包含第二控制单元136。第二控制单元136可耦接于第一控制单元134，并且可以接收系统指令并据以使第一控制单元134在校正模式及应用模式之间切换。举例来说，当第二控制单元136接收到系统指令INS1时，便可根据系统指令INS1使第一控制单元134进入校正模式，并设定校正模式所对应的校正目标频率F1；而当第二控制单元136接收到系统指令INS2时，则可根据系统指令INS2使第一控制单元134进入应用模式，并可设定应用模式所对应的应用目标频率。
在图1中，数字控制电路130虽然可以包含两个第一控制单元134及136来分别控制不同的电路，然而在有些实施例中，数字控制电路130也可根据系统实际的需求，而改以透过单一个控制单元来执行所需的操作。
综上所述，本发明的实施例所提供的讯号处理系统及讯号处理系统的操作方法可以校正各个工作频率所对应的电压值，使得数字讯号处理电路可以接收到适当的电源电压，并且可以在所需的工作频率下正常操作。此外，由于每个讯号处理系统都可以在校正模式下逐步调整其电源管理单元所输出的电源电压的数值，因此即便不同讯号处理系统具有不同的特性，每个讯号处理系统都还是能够找寻到各自适当的电压值。如此一来，不仅可以简化人工检测的流程，也可以确保数字讯号处理电路能够在所需的工作频率下正常操作，进而提升讯号处理系统的良率。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【符号说明】
100:讯号处理系统
110:数字讯号处理电路
120:电源管理单元
130:数字控制电路
112:时钟产生器
114:数字讯号处理器
1141:内部动态随机存取存储器
1142、118:内建式自我测试单元
116:静态随机存取存储器
132:非挥发性存储器
134:第一控制单元
136:第二控制单元
V1:第一电压
V2:第二电压
SIGCTRLV:电压控制讯号
SIGCTRLF:频率控制讯号
INS1、INS2:系统指令
BUS:总线
200、300:方法
S210至S290、S310至S330:步骤

Claims (10)

1.一种讯号处理系统，包含：
一数字讯号处理电路；
一电源管理单元(Power Management Unit，PMU)，耦接于该数字讯号处理电路，用以提供一第一电压至该数字讯号处理电路；及
一数字控制电路，耦接于该数字讯号处理电路及该电源管理单元，包含一非挥发性存储器，该数字控制电路用以在一校正模式下：
控制该电源管理单元以使该第一电压具有一最小预设值；
控制该数字讯号处理电路操作在一第一校正目标频率；
触发该数字讯号处理电路执行一内建式自我测试(Built-in Self-test，BIST)；
当该内建式自我测试的结果为失败时，提高该第一电压的值；
再次触发该数字讯号处理电路执行该内建式自我测试；及
当该内建式自我测试的结果为成功时，将该第一电压的值及该第一校正目标频率储存至该非挥发性存储器。
2.根据权利要求1所述的讯号处理系统，其中该数字控制电路另用以在一应用模式下：
自该非挥发性存储器中读出一应用目标频率所对应的该第一电压的一校正值；
控制该电源管理单元以使该第一电压具有该校正值；及
控制该数字讯号处理电路操作在该应用目标频率。
3.根据权利要求1所述的讯号处理系统，其中该数字控制电路另包含：
一第一控制单元，耦接于该数字讯号处理电路及该电源管理单元，用以输出一电压控制讯号至该电源管理单元以调整该第一电压的值，输出一频率控制讯号至该数字讯号处理电路的一时钟产生器以控制该数字讯号处理电路的一工作频率，及判断该内建式自我测试的结果为失败或成功；及
一第二控制单元，耦接于该第一控制单元，用以根据一第一系统指令使该第一控制单元进入该校正模式及设定该校正模式所对应至一第一校正目标频率，及根据一第二系统指令使该第一控制单元进入该应用模式及设定该应用模式所对应至一应用目标频率。
4.根据权利要求1所述的讯号处理系统，其中该电源管理单元另用以提供一第二电压至该数字控制电路。
5.根据权利要求1所述的讯号处理系统，其中该数字讯号处理电路另包含：
一数字讯号处理器，包含一内部动态随机存取存储器及一第一内建式自我测试单元，该第一内建式自我测试单元耦接于该内部动态随机存取存储器；
其中该数字控制电路系至少触发该第一内建式自我测试单元以执行该内建式自我测试。
6.根据权利要求5所述的讯号处理系统，其中该数字讯号处理电路另包含：
一静态随机存取存储器及一第二内建式自我测试单元，该第二内建式自我测试单元耦接于该静态随机存取存储器；
其中该数字控制电路系触发该第一内建式自我测试单元及该第二内建式自我测试单元以执行该内建式自我测试。
7.根据权利要求1所述的讯号处理系统，其中该非挥发性存储器系一次性写入非挥发性存储器。
8.根据权利要求1所述的讯号处理系统，其中该数字控制电路另用以在该校正模式下，在将该第一电压的值及该第一校正目标频率储存至该非挥发性存储器之后：
控制该电源管理单元以使该第一电压具有该最小预设值；
控制该数字讯号处理电路操作在一第二校正目标频率；
触发该数字讯号处理电路执行该内建式自我测试；
当该内建式自我测试的结果为失败时，提高该第一电压的值；
再次触发该数字讯号处理电路执行该内建式自我测试；及
当该内建式自我测试的结果为成功时，将该第一电压的值及该第二校正目标频率储存至该非挥发性存储器。
9.一种讯号处理系统的操作方法，该讯号处理系统包含一数字讯号处理电路、一电源管理单元(Power Management Unit，PMU)及一数字控制电路，该数字控制电路包含一非挥发性存储器，该方法包含：
在一校正模式下：
该数字控制电路控制该电源管理单元以输出具有一最小预设值的第一电压至该数字讯号处理电路；
该数字控制电路控制该数字讯号处理电路操作在一第一校正目标频率；
该数字控制电路触发该数字讯号处理电路执行一内建式自我测试(Built-in Self-test，BIST)；
当该内建式自我测试的结果为失败时，该数字控制电路控制该电源管理单元以提高该第一电压的值；
该数字控制电路再次触发该数字讯号处理电路执行该内建式自我测试；及
当该内建式自我测试的结果为成功时，该数字控制电路将该第一电压的值及该第一校正目标频率储存至该非挥发性存储器。
10.根据权利要求9所述的方法，另包含在一应用模式下：
该数字控制电路自该非挥发性存储器中读出一应用目标频率所对应的该第一电压的一校正值；
该数字控制电路控制该电源管理单元以使该第一电压具有该校正值；及
该数字控制电路控制该数字讯号处理电路操作在该应用目标频率。
CN202010466237.4A 2020-05-28 2020-05-28 讯号处理系统及讯号处理系统的操作方法 Pending CN113741789A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010466237.4A CN113741789A (zh) 2020-05-28 2020-05-28 讯号处理系统及讯号处理系统的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010466237.4A CN113741789A (zh) 2020-05-28 2020-05-28 讯号处理系统及讯号处理系统的操作方法

Publications (1)

Publication Number Publication Date
CN113741789A true CN113741789A (zh) 2021-12-03

Family

ID=78723973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010466237.4A Pending CN113741789A (zh) 2020-05-28 2020-05-28 讯号处理系统及讯号处理系统的操作方法

Country Status (1)

Country Link
CN (1) CN113741789A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI309043B (en) * 2006-12-20 2009-04-21 Winbond Electronics Corp Apparauts and method for memory and apparauts and method for reduce pin
CN101498746A (zh) * 2008-02-03 2009-08-05 力晶半导体股份有限公司 电压调整电路
CN102314213A (zh) * 2010-07-09 2012-01-11 精英电脑股份有限公司 动态调整工作频率的计算机系统
CN102931655A (zh) * 2011-08-12 2013-02-13 珠海全志科技股份有限公司 一种动态调节电压和频率的电路控制系统和方法
TW201344161A (zh) * 2012-04-27 2013-11-01 Finetek Co Ltd 可自我校正的音叉式感測裝置及其自我校正的方法
US10018673B2 (en) * 2015-03-13 2018-07-10 Toshiba Memory Corporation Semiconductor device and current control method of semiconductor device
US20200096565A1 (en) * 2018-09-25 2020-03-26 Realtek Semiconductor Corp. System chip, and built-in self-test circuit and self-test method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI309043B (en) * 2006-12-20 2009-04-21 Winbond Electronics Corp Apparauts and method for memory and apparauts and method for reduce pin
CN101498746A (zh) * 2008-02-03 2009-08-05 力晶半导体股份有限公司 电压调整电路
CN102314213A (zh) * 2010-07-09 2012-01-11 精英电脑股份有限公司 动态调整工作频率的计算机系统
CN102931655A (zh) * 2011-08-12 2013-02-13 珠海全志科技股份有限公司 一种动态调节电压和频率的电路控制系统和方法
TW201344161A (zh) * 2012-04-27 2013-11-01 Finetek Co Ltd 可自我校正的音叉式感測裝置及其自我校正的方法
US10018673B2 (en) * 2015-03-13 2018-07-10 Toshiba Memory Corporation Semiconductor device and current control method of semiconductor device
US20200096565A1 (en) * 2018-09-25 2020-03-26 Realtek Semiconductor Corp. System chip, and built-in self-test circuit and self-test method thereof

Similar Documents

Publication Publication Date Title
US9330788B2 (en) Semiconductor integrated circuit capable of performing self-test
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
CN112204664A (zh) 用于设置用于改进时钟工作循环的工作循环调整器的设备及方法
US10594321B1 (en) Semiconductor integrated circuit and reconfigurable semiconductor system
JPH04315898A (ja) 半導体集積回路
JP2005353241A (ja) 半導体集積回路の試験回路及び試験方法
EP3509066A1 (en) Real-time update method of a differential memory with continuous reading accessibility, differential memory and electronic system
US6577547B2 (en) Semiconductor memory device
EP0992998A1 (en) Nonvolatile memory device and inspection method thereof
US7197678B2 (en) Test circuit and method for testing an integrated memory circuit
US7558135B2 (en) Semiconductor memory device and test method thereof
US10802759B2 (en) Memory system including memory device and memory controller, and operating method thereof
CN111863048A (zh) 存储器参考电压的确定电路、方法、存储器和电子设备
US7791967B2 (en) Semiconductor memory device and method of testing the same
US20030204783A1 (en) Repair analyzer of dram in semiconductor integrated circuit using built-in CPU
CN113741789A (zh) 讯号处理系统及讯号处理系统的操作方法
US7882406B2 (en) Built in test controller with a downloadable testing program
US11749366B2 (en) Semiconductor memory device capable of performing soft-post-package-repair operation
TW202145238A (zh) 訊號處理系統及訊號處理系統的操作方法
US7072233B2 (en) Method and apparatus for optimizing the functioning of DRAM memory elements
US8488407B2 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
US10997087B2 (en) Direct memory access
US20190277906A1 (en) Semiconductor apparatus and test system including the semiconductor apparatus
US20060236185A1 (en) Multiple function results using single pattern and method
CN110838314A (zh) 一种存储数据的加固方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination