CN113726129A

CN113726129A - 电源管理电路与电子设备

Info

Publication number: CN113726129A
Application number: CN202111027616.4A
Authority: CN
Inventors: 罗勇进
Original assignee: Shanghai Yaohuo Microelectronics Co Ltd
Current assignee: Shanghai Yaohuo Microelectronics Co Ltd
Priority date: 2021-09-02
Filing date: 2021-09-02
Publication date: 2021-11-30
Anticipated expiration: 2041-09-02
Also published as: CN113726129B

Abstract

本发明提供了一种电源管理电路与电子设备，包括：路径开关单元、触发单元、控制单元、第一运放、第一晶体管、第二晶体管与目标电阻；所述触发单元用于：在所述目标电阻所连接的IO口的电压呈第一电平时，触发所述控制单元在输出端形成关断电压；在所述目标电阻所连接的IO口的电压呈第二电平时，触发所述控制单元在输出端形成导通电压；所述第一晶体管与所述路径开关单元用于：响应于所述导通电压而导通，响应于所述关断电压而关断；所述控制单元还用于：使得所述指定电流的电流值始终被限制在对应的目标电流值以下；所述第一运放用于：在所述第一晶体管与所述路径开关单元均导通时，保持所述指定电流与所述电源输出端的输出电流呈正比。

Description

电源管理电路与电子设备

技术领域

本发明涉及电源领域，尤其涉及一种电源管理电路与电子设备。

背景技术

各种电源路径管理芯片的应用环境中，客户需要的芯片产品的基本功能是可以导通和关断路径的电源开关，考虑使用的安全可靠，往往又希望增加恒流点可配置的功能。

进而，电源管理电路中，需要采用两个引脚对外连接，一个引脚用于实现电源路径的通断控制，另一个引脚用于实现恒流点配置。可见，在现有技术中，为实现该两个功能而分别采用了两个引脚，引脚数量较多，从而会导致芯片面积过大等缺点。

发明内容

本发明提供一种电源管理电路与电子设备，以解决引脚数量较多的问题。

根据本发明的第一方面，提供了一种电源管理电路，包括：路径开关单元、触发单元、控制单元、第一运放、第一晶体管、第二晶体管与目标电阻；

所述目标电阻的第一端用于连接处理器的IO口；所述目标电阻的第二端连接所述触发单元，以及所述控制单元，所述触发单元的输出端连接所述控制单元；所述控制单元的输出端连接所述第一晶体管的控制端与所述路径开关单元的控制端，所述路径开关单元的第一端连接电源输入端，所述路径开关单元的第二端连接电源输出端，所述第一晶体管的第一端连接所述电源输入端，所述第一晶体管的第二端连接所述第二晶体管的第一端，所述第二晶体管的第二端连接所述目标电阻的第二端，所述第二晶体管的控制端连接所述第一运放的输出端，所述第一运放的两个输入端分别连接所述第一晶体管的第二端与所述路径开关单元的第二端；

所述触发单元用于：在所述目标电阻所连接的IO口的电压呈第一电平时，触发所述控制单元在输出端形成关断电压；在所述目标电阻所连接的IO口的电压呈第二电平时，触发所述控制单元在输出端形成导通电压；

所述第一晶体管与所述路径开关单元用于：响应于所述导通电压而导通，响应于所述关断电压而关断，且在导通时，流经所述第一晶体管与所述目标电阻的指定电流适配于所述导通电压的电压值，；

所述控制单元还用于：在形成所述导通电压时，以所述指定电流作用下所述目标电阻第二端的电压为负反馈，控制所述导通电压的电压值，使得所述指定电流的电流值始终被限制在对应的目标电流值以下；所述目标电阻为阻值可调的电阻，所述目标电阻的阻值与所述目标电流值负相关；

所述第一运放用于：在所述第一晶体管与所述路径开关单元均导通时，保持所述指定电流与所述电源输出端的输出电流呈正比。

可选的，所述控制单元包括第二运放与供电部；

所述第二运放的反相输入端连接所述目标电阻的第二端，所述第二运放的同相输入端接入固定电压，所述第二运放的输出端连接所述路径开关单元与所述第一晶体管的控制端，以作为所述控制单元的输出端；

所述供电部的触发端连接所述触发单元，所述供电部的输出端连接所述第二运放的电源端；

所述供电部用于：

在所述目标电阻所连接的IO口的电压呈所述第一电平时，响应于所述触发单元的触发而停止为所述第二运放供电，以使所述第二运放的输出端形成所述关断电压；

在所述目标电阻所连接的IO口的电压呈所述第二电平时，响应于所述触发单元的触发而为所述第二运放供电，以使所述第二运放的输出端形成所述导通电压。

可选的，所述供电部为电荷泵，所述电荷泵的输入侧连接所述电源输入端，所述电荷泵的输出侧连接所述第二运放的电源端，所述电荷泵的使能端或禁能端连接所述触发单元。

可选的，所述触发单元包括比较器，所述比较器的第一输入端连接所述目标电阻的第二端，所述比较器的第二输入端接入参考电压，所述比较器的输出端连接所述控制单元，以作为所述触发单元的输出端；所述参考电压被配置为能够区分所述IO口的电压为第一电平还是第二电平。

可选的，所述参考电压被配置为始终大于所述目标电阻的阻值与所述目标电流值的乘积。

可选的，所述第一电平为高电平，所述第二电平为低电平。

可选的，所述第一晶体管为第一NMOS管；所述路径开关单元包括至少一个第二NMOS管；所述第一NMOS管与所述第二NMOS管的尺寸相匹配；所述第二NMOS管的控制端连接所述控制单元的输出端，以作为所述路径开关单元的控制端，所述第二NMOS管的第一端连接所述电源输入端，以作为所述路径开关单元的输入端，所述第二NMOS管的第二端连接所述电源输出端，以作为所述路径开关单元的输出端。

可选的，所述第二晶体管为PMOS管。

可选的，所述路径开关单元、所述触发单元、所述控制单元、所述第一运放、所述第一晶体管、所述第二晶体管设于芯片，所述目标电阻设于所述芯片外。

根据本发明的第二方面，提供了一种电子设备，包括第一方面及其可选方案涉及的电源管理电路，以及所述处理器。

本发明提供的电源管理电路与电子设备中，一方面来说，基于目标电阻所接入的信号，通过触发单元对控制单元的触发而实现了路径开关单元的通断控制，另一方面来说，可通过目标电阻的电压对控制单元输出端的导通电压形成负反馈，限制流经第一晶体管、目标电阻的指定电流，由于指定电流与路径开关单元的输出电流呈正比，对指定电流的限制，即是对输出电流的限制，故而，本发明基于目标电阻所接入的信号还实现了恒流控制；在此基础上，通过对目标电阻阻值的配置，即可实现对目标电流值的配置，也就实现了恒流点(其可例如正比于目标电流值)的配置。可见，本发明利用目标电阻所连接的引脚，既可实现电源路径的控制，又可实现恒流点配置，有效节约了引脚，从而节约了芯片面积。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中电源管理电路的电路示意图一；

图2是本发明一实施例中电源管理电路的电路示意图二；

图3是本发明一实施例中电源管理电路的电路示意图三；

图4是本发明一实施例中电源管理电路的电路示意图四。

附图标记说明：

1-第一晶体管；

2-第二晶体管；

3-控制单元；

31-供电部；

311-电荷泵；

32-第二运放；

4-触发单元；

41-比较器；

5-路径开关单元；

6-第一运放。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

本说明书所涉及的连接，通常表明电性连接，可以是直接连接，也可以是间接连接。

请参考图1与图2，电源管理电路，包括：路径开关单元5、触发单元4、控制单元3、第一运放6、第一晶体管1、第二晶体管2与目标电阻Rsense。

所述目标电阻Rsense的第一端(例如图1、图2所示的右端)用于连接处理器的IO口；所述目标电阻Rsense的第二端(例如图1、图2所示的左端)连接所述触发单元4，以及所述控制单元3，所述触发单元4的输出端(例如图1、图2所示的上端)连接所述控制单元3；所述控制单元3的输出端(例如图1、图2所示的右端)连接所述第一晶体管1的控制端(例如图1、图2所示的左端)与所述路径开关单元5的控制端(例如图1、图2所示的左端)，所述路径开关单元5的第一端(例如路径开关单元5的上端)连接电源输入端(即VIN脚)，所述路径开关单元5的第二端连接电源输出端(即VOUT脚)，所述第一晶体管1的第一端(例如图1、图2所示的上端)连接所述电源输入端(即VIN脚)，所述第一晶体管1的第二端(例如图1、图2所示的下端)连接所述第二晶体管2的第一端(例如图1、图2所示的上端)，所述第二晶体管2的第二端(例如图1、图2所示的下端)连接所述目标电阻Rsense的第二端，所述第二晶体管2的控制端(例如图1、图2所示的右端)连接所述第一运放6的输出端(例如图1、图2所示的下端)，所述第一运放6的两个输入端分别连接所述第一晶体管1的第二端与所述路径开关单元5的第二端。

所述触发单元4，可理解为用于：在所述目标电阻所连接的IO口的电压呈第一电平时，触发所述控制单元在输出端形成关断电压；在所述目标电阻所连接的IO口的电压呈第二电平时，触发所述控制单元在输出端形成导通电压；进而，该触发单元4可以为能够实现以上功能的任意电路单元，基于控制单元3电路构造的具体设计，可适应性变化触发单元4的电路，不论如何变化，均不脱离本发明实施例的范围。

其中的一种举例中，所述目标电阻可连接于处理器的一个IO口，通过该IO口信号的变化而实现第一电平、第二电平的变化，另一种举例中，目标电阻可经切换部连接处理器的两个IO口，两个IO口分别输出第一电平、第二电平，进而，切换部可将目标电阻接通至一个IO口，也可将目标电阻接通至另一个IO口，进而，通过切换目标电阻接通至哪个IO口，实现第一电平、第二电平的变化，其他举例中，也可通过处理器的外围电路改变或配置IO口的电平，从而形成第一电平、第二电平的变化。

所述第一晶体管1与所述路径开关单元5用于：响应于所述导通电压而导通，响应于所述关断电压而关断。具体的，第一晶体管1可响应于所述导通电压而导通，响应于所述关断电压而关断，所述路径开关单元5可响应于导通电压而导通电源输入端与电源输出端之间的电源通道，从而向后端电路输出电源，也可响应于关断电压而关断电源输入端与电源输出端之间的电源通道，从而停止向后端电路输出电源。

从中可见，基于目标电阻所接入的信号，通过触发单元对控制单元的触发而实现了路径开关单元的通断控制。

其中的第一晶体管1可以为PMOS管，也可以为NMOS管，路径开关单元5可以包括一个或多个晶体管，其中晶体管可以为PMOS管，也可以为NMOS管，路径开关单元5的导通、关断，即指其中晶体管的导通、关断。

进而，所述第一晶体管1与所述路径开关单元5导通时，流经所述第一晶体管1与所述目标电阻Rsense的指定电流适配于所述导通电压的电压值；其中的适配可例如：指定电流的电流值随导通电压升高而增加(或减小)，其可基于晶体管自身的特性而实现。

所述控制单元3还用于：在形成所述导通电压时，以所述指定电流作用下所述目标电阻第二端的电压为负反馈，控制所述导通电压的电压值，使得所述指定电流的电流值始终被限制在对应的目标电流值以下；

所述第一运放6用于：在所述第一晶体管与所述路径开关单元均导通时，保持所述指定电流与所述电源输出端的输出电流呈正比。

其中，由于第一晶体管1与路径开关单元5(例如其中晶体管)的第一端均连接于电源输入端，第一晶体管1与路径开关单元5(例如其中晶体管)的控制端均连接于控制单元3的输出端，所以，两者控制端、第一端的电压是相同的。

进而，若需实现呈正比的电流，则可通过第一晶体管与路径开关单元5中晶体管的尺寸、类型、数量的配置，以及第一运放6的运算控制而实现，例如，在第一晶体管与路径开关单元5中晶体管的尺寸可以是相同的，也可能是呈比例的，在第一晶体管与路径开关单元5中晶体管的数量可以是相同的，也可能是不同的，第一运放6的运算可令两个输入端的电压保持相同，也可令两个输入端的电压呈比例。可见，以上任意因素的变化、配置，都有可能形成、改变所呈正比的比例，所以，不论采用以上何种因素而形成呈正比的指定电流与输出电流，均不脱离本发明实施例的范围。

此外，第一运放6可配置为同相输入端连接第一晶体管1的第二端，反相输入端连接路径开关单元5的第二端，也可配置为反相输入端连接第一晶体管1的第二端，同相输入端连接路径开关单元5的第二端。

可见，以上方案中，通过目标电阻的电压对导通电压所形成的负反馈，限制了流指定电流，使其电流值不会超出目标电流值，由于指定电流与路径开关单元的输出电流呈正比，对指定电流的限制，即是对输出电流的限制(即限制在恒流点以下)。例如，将指定电流限制在目标电流值以下，即可将输出电流(亦即电源路径的电流)限制在某个正比于目标电流值的电流值以下，该正比于目标电流值的电流值可视作恒流点。

故而，本发明基于目标电阻所接入的信号还实现了恒流控制，将输出电流限制在恒流点以下。

其中的恒流控制，可理解为结合外部电阻设定的流过电源路径的最大电流，当外部输送的电流超过该最大电流值时电源路径不关断但维持该电流不增加(也可表现为：路径开关单元输出端的输出电流不增加)，进而，该最大电流值(或高于该最大电流值的某个电流值)可视作恒流点。

本发明实施例中，所述目标电阻Rsense为阻值可调的电阻，所述目标电阻Rsense的阻值与所述目标电流值负相关；进而，调高目标电阻Rsense的阻值时，可调低目标电流值，进而即调低了恒流点，调低目标电阻Rsnese的电阻时，可降低目标电流值，进而即调低了恒流点。

可见，本发明实施例中，通过对目标电阻阻值的配置，即可实现对目标电流值的配置，也就实现了恒流点(其可例如正比于目标电流值)的配置。可见，本发明利用目标电阻所连接的引脚，既可实现电源路径的控制，又可实现恒流点配置，有效节约了引脚，从而节约了芯片面积。

在图2所示的实施方式中，所述路径开关单元5、所述触发单元4、所述控制单元3、所述第一运放6、所述第一晶体管1、所述第二晶体管2设于芯片7，所述目标电阻Rsense设于所述芯片7外。

进而，目标电阻Rsense可经ILMDIS脚连接于芯片7内，并经ILMDIS脚连接至第二晶体管2的第二端、触发单元4与控制单元3。芯片7设有VIN脚作为所述电源输入端，芯片7设有VOUT脚作为电源输出端。

从中可见，基于ILMDIS脚既可实现电源路径的控制，又可实现恒流点配置。

其中一种实施方式中，请参考图3，所述控制单元3包括第二运放32与供电部31。

所述第二运放32的反相输入端连接所述目标电阻Rsense的第二端，所述第二运放32的同相输入端接入固定电压Vsen，所述第二运放32的输出端连接所述路径开关单元5与所述第一晶体管1的控制端，以作为所述控制单元3的输出端；

所述供电部31的触发端连接所述触发单元4，所述供电部31的输出端连接所述第二运放32的电源端；

所述供电部31用于：

其中的供电部31，可以为能够实现供电与停止供电的任意电路，在图4所示的举例中，供电部31可以采用电荷泵311，其他举例中，供电部也可采用DCDC单元实现，供电部还可采用一个能够连接到其他电压源的开关。供电部31所使用的电能可源自电源输入端(例如VIN脚)，根据所应用的电路环境不同，供电部31所使用的电能也可能源自其他电路位置而不限于此。

可见，以上方案中，可基于第二运放实现所需的通断控制，以及负反馈下的电压控制，还可通过供电部31的供电与否实现第二运放状态的变化。

若所述供电部31为电荷泵311，如图4所示，所述电荷泵311的输入侧连接所述电源输入端(例如VIN脚)，所述电荷泵311的输出侧连接所述第二运放32(即图4所示的第二运放AMP2)的电源端，所述电荷泵311的使能端或禁能端连接所述触发单元4(例如连接其中比较器的输出端)，进而，触发单元4可使能和/或禁能电荷泵311。

以上所涉及的第一运放、第二运放，可理解为第一运算放大器、第二运算放大器；其中的运算放大器，可描述为AMP，在本发明实施例中，运算放大器的基本作用可理解为：基于运算放大器的特性调节输出合适的电压来驱动相应的晶体管，例如驱动NMOS管或PMOS管的栅极(即Gate)。

其中一种实施方式中，请参考图3，所述触发单元4包括比较器41，所述比较器41的第一输入端连接所述目标电阻Rsense的第二端，所述比较器41的第二输入端接入参考电压，所述比较器41的输出端连接所述控制单元3(例如其中供电部31的触发端，具体可以为电荷泵的使能端和/或禁能端)，以作为所述触发单元4的输出端。

所述参考电压Vref被配置为能够区分所述IO口的电压为第一电平还是第二电平。进而，通过目标电阻Rsense的第二端的电压与参考电压Vref的比较，比较器41的输出结果可反应出所述IO口的电压为第一电平还是第二电平。

比较器41可被配置为：同相输入端连接目标电阻Rsense，反向输入端接入参考电压，基于第一电平、第二电平的设计，比较器41也可能被配置为：反相输入端连接目标电阻Rsense，同相输入端接入参考电压。

所述比较器41的第一输入端为同相输入端，所述比较器41的第二输入端为反相输入端，即：所述比较器41的同相输入端连接所述目标电阻，所述比较器的反相输入端接入所述参考电压。

在此基础上，所述参考电压Vref被配置为始终大于所述目标电阻的阻值与所述目标电流值的乘积。进而，所述目标电阻的阻值与所述目标电流值的乘积即为目标电阻的第二端的最大电压值，将参考电压Vref配置为大于该乘积，可保证：第一晶体管、路径开关单元导通时，参考电压Vref始终大于目标电阻Rsense第二端的电压，若以Isense表征指定电流，则有：Vref＞Rsense*Isense，从而可避免：在电源路径导通时(亦即正常恒流控制时)因触发模块的动作而强行关断电源路径。

其中的比较器41，也可表征为CMP，例如图4中所示的比较器CMP，其一般功能可理解为：外部接入信号通过和比较器的一个固定参考电压(例如参考电压Vref)比较后输出对应的逻辑电平。

此外，触发单元4(例如比较器41)的输出端还可连接于其他电路部分而实施控制(例如使能、禁能的控制)，使之能配合于控制单元(例如其电荷泵)而工作，即：触发单元4(例如比较器41)的输出也可以用于使能或禁能所有主要核心电路模块的控制而不只是控制单元及其电荷泵。例如，触发单元4(例如比较器41)的输出端还可在连接于第一运放AMP1的使能端和/或禁能端，从而实现使能或禁能，还可连接用于接收电源输出端(即VOUT脚)所输出供电的电路模块。

其中的比较器41也可换成别的可以判断电压跳变并输出逻辑高低电平的器件。

在图4所示的举例中，所述第一电平为高电平，所述第二电平为低电平。所述第一晶体管为第一NMOS管，在图4中可表征为Ns；所述路径开关单元包括至少一个第二NMOS管，在图4中可表征为N1…Nn；其中的n可以取大于或等于1的任意整数，具体举例中，通常会取大于或等于2的整数(即采用多个第二NMOS管)；

所述第一NMOS管与所述第二NMOS管的尺寸相匹配，进而，当其控制端、第一端、第二端的电压相同时，其电流通常也是相同的；所述第二NMOS管的控制端连接所述控制单元的输出端，以作为所述路径开关单元的控制端，所述第二NMOS管的第一端连接所述电源输入端，以作为所述路径开关单元的输入端，所述第二NMOS管的第二端连接所述电源输出端，以作为所述路径开关单元的输出端。

进而，在采用NMOS管的情况下，第一晶体管的控制端即栅极，第一晶体管(例如第一NMOS管Ns)的第一端即其漏极，第一晶体管(例如第一NMOS管Ns)的第二端即其源极，路径开关单元及其中晶体管(例如第二NMOS管N1…Nn)的控制端即其栅极，第一端即其漏极，第二端即其源极。

在图4所示的方案中，所述第二晶体管2为PMOS管，其可表征为图4所示的PMOS管Pd。

以下将结合图4所示电路对一种工作原理进行说明：

选定一个合理的参考电压Vref之后，当ILMDIS脚上的电压高于参考电压Vref时(此时，ILMDIS脚通过目标电阻Rsense连接到处理器的一个IO口上，此时IO口输出一个逻辑高电平即可，该逻辑高电平即为前文所提到的第一电平)，比较器CMP的输出OUT3就因为逻辑高电平(即第一电平)把电荷泵311模块禁能掉，从而使得第二运放AMP2的输出OUT1的电压为低电平(即形成关断电压)，进而把VIN脚到VOUT脚的电源路径关断。

当ILMDIS脚上的电压低于参考电压Vref的时候(此时需要把目标电阻Rsense的另一端接到为逻辑低电平输出的IO即可)，比较器CMP的输出OUT3为逻辑低电平状态，电荷泵正常使能，整个电路系统按恒流控制配置进行运行。

图4所示举例中，采用了固定电压Vsen，并将PMOS管Pd的漏极接至ILMDIS脚，然后把目标电阻Rsense拉到芯片外面，可用于设置应用所需的电流限流值(即恒流点)，此时目标电阻Rsense的精度可以通过选用高精度的外部电阻来实现，比芯片内部设计高精度电阻并且还要通过量产测试阶段的再修调阻值来达到设计目标参数的效果要好很多。

此外，图4所示电路中，充分利用对系统应用的理解来很好地做到低功耗高精度的电源路径恒流控制和电源路径关断的兼顾。此外，其中保证需要配置的恒流点对应的电阻值Rsense*Isense<Vref，使得电荷泵在正常做VIN脚到VOUT脚的恒流控制时处在使能状态，这样在做正常恒流控制的时候就不会出现把VIN到VOUT强行关断的情况，进而可以达到通过一个引脚ILMDIS实现了恒流点配置和电源路径关断的兼顾。

举例说明如下：

假设VIN脚到VOUT脚的电源路径通道的最大电流能力为800mA，该电源路径的恒流点支持从0mA到800mA任意可调；则：

一种举例中，可配置为：Vref＝0.9V，Vsen＝0.8V，n＝10000，这样配置恒流点Iout＝800mA的时候，Isense＝800mA/10000＝80uA选Rsense＝10KΩ即Rsense*Isense＝10KΩ*80uA＝0.8V<Vref＝0.9V。

当然，当需要把恒流点调低的时候，只要把目标电阻Rsense调高即可。总之，本发明具体方案在满足实际应用的前提下实现了恒流点配置引脚和开关断开控制引脚的兼容,进而带来芯片成本大幅降低的价值以及芯片性能参数的提升。

以上图中运放AMP(例如第一运放AMP1、第二运放AMP2)和比较器CMP的同相输入端和反相输入端在某种情况下分别接的信号可以交换位置。

此外，在图4所示电路中，VIN脚到VOUT脚的电源路径是由n个第二NMOS管(N1到Nn)并联得到的，通过第一运放AMP1的同相端接入Vs0即VOUT脚，反相输入端接入Vs1，然后运放第一运放AMP1的输出端OUT2控制单个第一NMOS管Ns通道中串联的PMOS管Pd，此时可以使得Vs0＝Vs1即：第一NMOS管Ns的漏源压降和并联的n个第二NMOS管(N1到Nn)并联的漏源压降相等，此时第一NMOS管Ns的漏源导通阻抗是n个第二NMOS管(N1到Nn)并联的漏源导通阻抗的n倍，进而可得Iout＝n*Isense，注意:在电路设计过程中会确保第一NMOS管Ns和第二NMOS管N1、第二NMOS管N2、...第二NMOS管Nn是一样电气参数的NMOS管。

并且，VIN脚的电压可通过电荷泵升压而产生用于上述NMOS管导通控制的电压VCP。

为体现本发明的作用，还需说明以下内容：

在实际应用中，芯片的引脚数量往往对芯片成本起到主导作用，比如在小巧型电源路径芯片设计中，设计师往往使用晶圆级封装，晶圆级封装的引脚数量直接跟芯片晶粒的大小相关，比如现有技术中，路电源路径管理且带恒流点可配置和关断控制则需要至少5个(例如VIN脚、VOUT脚、ILM脚、EN脚、GND脚)，其中，ILM脚用于配置恒流点，EN脚用于控制通断，由于芯片晶粒的长方形特征，则支持5个引脚的芯片晶粒跟支持6个引脚的芯片晶粒的尺寸类似，从而比可以四个引脚实现的芯片晶粒的面积要大50％,进而芯片晶粒的成本也就增加了50％。

与之相比，本发明可有效降低芯片面积与成本。

此外，以下将结合图4，再着重强调本发明具体方案的几点重要改进：

1、采用触发单元(例如比较器CMP)，并选定一个合理的参考电压Vref后,当ILMDIS脚上的电压高于参考电压Vref时(把ILMDIS脚通过Rsense连接到一个处理器的IO口上，此时IO输出一个逻辑高电平即可),比较器CMP的输出OUT3就为逻辑高电平把电荷泵模块禁能掉，从而使得第二运放AMP2的输出OUT1电压为低电平进而把VIN脚到VOUT脚的通道关断。当ILMDIS上的电压低于Vref的时候(此时需要把目标电阻Rsense的另一端接到为逻辑低电平输出的IO即可)，OUT3为逻辑低电平状态,电荷泵正常使能，整个电路系统按恒流控制配置进行运行。

2、采用一个固定电压Vsen，并将PMOS管Pd的漏极为ILMDIS脚(ILMDIS表示电流限流值设置与禁能的意思，此名字可以任意取名，不是专用术语)，然后把Rsense电阻拉到芯片外面用于设置应用所需的电流限流值，此时目标电阻Rsense的精度可以通过选用高精度的外部电阻来实现，比芯片内部设计高精度电阻并且还要通过量产测试阶段的再修调阻值来达到设计目标参数的效果要好很多。

3、通过合理配置Rsense、Vsen、Vref以及内部相关参数，使得实际应用做最大恒流点配置的时候也能确保Rsense*Isense<Vref，使得恒流点配置引脚和电源路径关断引脚兼顾成一个引脚可行且系统在电源路径关断时候消耗也可以非常低。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种电源管理电路，其特征在于，包括：路径开关单元、触发单元、控制单元、第一运放、第一晶体管、第二晶体管与目标电阻；

所述第一晶体管与所述路径开关单元用于：响应于所述导通电压而导通，响应于所述关断电压而关断，且在导通时，流经所述第一晶体管与所述目标电阻的指定电流适配于所述导通电压的电压值；

2.根据权利要求1所述的电源管理电路，其特征在于，所述控制单元包括第二运放与供电部；

所述供电部用于：

3.根据权利要求2所述的电源管理电路，其特征在于，所述供电部为电荷泵，所述电荷泵的输入侧连接所述电源输入端，所述电荷泵的输出侧连接所述第二运放的电源端，所述电荷泵的使能端或禁能端连接所述触发单元。

4.根据权利要求1所述的电源管理电路，其特征在于，所述触发单元包括比较器，所述比较器的第一输入端连接所述目标电阻的第二端，所述比较器的第二输入端接入参考电压，所述比较器的输出端连接所述控制单元，以作为所述触发单元的输出端；所述参考电压被配置为能够区分所述IO口的电压为第一电平还是第二电平。

5.根据权利要求4所述的电源管理电路，其特征在于，所述比较器的第一输入端为同相输入端，所述比较器的第二输入端为反相输入端，所述参考电压被配置为始终大于所述目标电阻的阻值与所述目标电流值的乘积。

6.根据权利要求1至4任一项所述的电源管理电路，其特征在于，所述第一电平为高电平，所述第二电平为低电平。

7.根据权利要求1至4任一项所述的电源管理电路，其特征在于，所述第一晶体管为第一NMOS管；所述路径开关单元包括至少一个第二NMOS管；所述第一NMOS管与所述第二NMOS管的尺寸相匹配；所述第二NMOS管的控制端连接所述控制单元的输出端，以作为所述路径开关单元的控制端，所述第二NMOS管的第一端连接所述电源输入端，以作为所述路径开关单元的输入端，所述第二NMOS管的第二端连接所述电源输出端，以作为所述路径开关单元的输出端。

8.根据权利要求1至4任一项所述的电源管理电路，其特征在于，所述第二晶体管为PMOS管。

9.根据权利要求1至4任一项所述的电源管理电路，其特征在于，所述路径开关单元、所述触发单元、所述控制单元、所述第一运放、所述第一晶体管、所述第二晶体管设于芯片，所述目标电阻设于所述芯片外。

10.一种电子设备，其特征在于，包括权利要求1至8任一项所述的电源管理电路，以及所述处理器。