CN113725194A - 显示面板及其制造方法、显示装置 - Google Patents
显示面板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN113725194A CN113725194A CN202111006351.XA CN202111006351A CN113725194A CN 113725194 A CN113725194 A CN 113725194A CN 202111006351 A CN202111006351 A CN 202111006351A CN 113725194 A CN113725194 A CN 113725194A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon material
- semiconductor silicon
- display
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000002210 silicon-based material Substances 0.000 claims abstract description 111
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 238000002161 passivation Methods 0.000 claims abstract description 108
- 239000002184 metal Substances 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 43
- 230000000149 penetrating effect Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052755 nonmetal Inorganic materials 0.000 abstract description 6
- 239000007769 metal material Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 239000010936 titanium Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供了一种显示面板及其制造方法、显示装置，属于显示技术领域。该显示面板包括位于源漏金属层和钝化层之间的半导体硅材料层，以及贯穿半导体硅材料层和钝化层的多个凹槽，该多个凹槽、半导体硅材料层和钝化层共同构成用于标识该显示面板的面板识别码。因该半导体硅材料层和钝化层均为厚度较薄的非金属材料层，故刻蚀该半导体硅材料层和钝化层以形成凹槽时不易发生过刻和刻蚀不充分的问题。进而，使得形成的面板识别码的精度较好，扫描该面板识别码以获取显示面板的属性信息的可靠性较高。
Description
技术领域
本公开涉及显示技术领域，特别涉及一种显示面板及其制造方法、显示装置。
背景技术
目前，显示面板上一般形成有面板识别(panel identify，Panel ID)码，该PanelID码可以用于供用户扫描以获取显示面板的属性信息(如，生产批次)。
相关技术中，显示面板一般包括：衬底基板，以及位于衬底基板一侧且依次层叠的源漏金属层和钝化层，显示面板的Panel ID码一般由该源漏金属层形成。即，可以在衬底基板一侧沉积源漏金属层之后，对部分区域的源漏金属层进行刻蚀，以形成Panel ID码。
但是，受源漏金属层厚度和刻蚀工艺的影响，相关技术形成的Panel ID码精度较差，扫描该Panel ID码以获取显示面板的属性信息的可靠性较低。
发明内容
本公开实施例提供了一种显示面板及其制造方法、显示装置，可以解决相关技术中形成的面板识别码的精度较差的问题。所述技术方案如下：
一方面，提供了一种显示面板，所述显示面板包括：
衬底基板，所述衬底基板具有显示区和围绕所述显示区的非显示区；
位于所述衬底基板的一侧，且沿远离所述衬底基板的方向依次层叠的源漏金属层、半导体硅材料层和钝化层，所述源漏金属层、所述半导体硅材料层和所述钝化层均至少覆盖部分所述显示区和部分所述非显示区；
以及，位于所述非显示区，且贯穿所述半导体硅材料层和所述钝化层的多个凹槽；
其中，所述多个凹槽，以及所述半导体硅材料层和所述钝化层位于所述非显示区的部分用于形成面板识别码，所述面板识别码用于标识所述显示面板。
可选地，所述半导体硅材料层的厚度大于等于200埃，且小于等于500埃。
可选地，所述半导体硅材料层的材料包括：非晶硅。
可选地，所述钝化层的材料包括：氮化硅。
可选地，所述面板识别码为二维码。
可选地，所述显示面板还包括：
位于所述显示区，且贯穿所述半导体硅材料层和所述钝化层的多个通孔；
以及，位于所述显示区，且沿所述钝化层远离所述衬底基板的一侧依次层叠的像素电极、发光层和公共电极；
其中，所述像素电极与所述源漏金属层通过所述多个通孔耦接，所述源漏金属层用于向所述像素电极提供第一电信号，所述发光层用于响应于所述第一电信号以及所述公共电极提供的第二电信号发光。
另一方面，提供了一种显示面板的制造方法，所述方法包括：
提供衬底基板，所述衬底基板具有显示区和非显示区；
在所述衬底基板的一侧，形成沿远离所述衬底基板的方向依次层叠的源漏金属层、半导体硅材料层和钝化层，所述源漏金属层、所述半导体硅材料层和所述钝化层均至少覆盖部分所述显示区和部分所述非显示区；
在所述非显示区，形成贯穿所述半导体硅材料层和所述钝化层的多个凹槽；
其中，所述多个凹槽，以及所述半导体硅材料层和所述钝化层位于所述非显示区的部分用于形成面板识别码，所述面板识别码用于标识所述显示面板。
可选地，所述在所述非显示区，形成贯穿所述半导体硅材料层和所述钝化层的多个凹槽，包括：
对所述半导体硅材料层和所述钝化层进行一次打码处理；
对打码处理后的所述半导体硅材料层和所述钝化层进行一次刻蚀处理，以在所述非显示区，形成贯穿所述半导体硅材料层和所述钝化层的多个凹槽。
又一方面，提供了一种显示装置，所述显示装置包括：供电组件，以及上述方面所述的显示面板；
所述供电组件与所述显示面板耦接，所述供电组件用于为所述显示面板供电。
可选地，所述显示装置为车尾灯显示器。
综上所述，本公开实施例提供的技术方案的有益效果至少可以包括：
提供了一种显示面板及其制造方法、显示装置。该显示面板包括位于源漏金属层和钝化层之间的半导体硅材料层，以及贯穿半导体硅材料层和钝化层的多个凹槽，该多个凹槽、半导体硅材料层和钝化层共同构成用于标识该显示面板的面板识别码。因该半导体硅材料层和钝化层均为厚度较薄的非金属材料层，故刻蚀该半导体硅材料层和钝化层以形成凹槽时不易发生过刻和刻蚀不充分的问题。进而，使得形成的面板识别码的精度较好，扫描该面板识别码以获取显示面板的属性信息的可靠性较高。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中一种显示面板的截面示意图；
图2是本公开实施例提供的一种正常刻蚀形成的面板识别码的示意图；
图3是本公开实施例提供的一种过刻形成的面板识别码的示意图；
图4是本公开实施例提供的一种刻蚀不完全形成的面板识别码的示意图；
图5是本公开实施例提供的一种显示面板的结构示意图；
图6是本公开实施例提供的一种显示面板的截面示意图；
图7是本公开实施例提供的一种显示母板的结构示意图；
图8是本公开实施例提供的一种显示面板的制造方法流程图；
图9是本公开实施例提供的一种形成贯穿半导体硅材料层和钝化层的多个凹槽的制造方法流程图；
图10是本公开实施例提供的另一种显示母板的结构示意图；
图11是本公开实施例提供的又一种显示母板的结构示意图；
图12是本公开实施例提供的一种显示装置的结构示意图。
具体实施方式
为了使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开作进一步地详细描述。
目前，结构较为简单的显示面板(如，应用于车载领域的显示面板)中，Panel ID码一般由其包括的源漏金属(source&drain，SD)层形成。即，参考图1，一般是对位于衬底基板一侧的SD层进行打码刻蚀，以形成贯穿SD层的多个凹槽，该贯穿SD层的多个凹槽与未打码刻蚀的SD层一同构成Panel ID码。此外，图1还示出了位于SD层远离衬底基板一侧的钝化层(passivation，PVX)。
但是，受SD层厚度较厚(一般为6000埃)，结构较为复杂，以及刻蚀SD层采用的气体易与其他材料发生反应等客观影响，导致刻蚀SD层时，易出现刻蚀不完全或是过度刻蚀(即，过刻)的问题。最终，导致形成的Panel ID码的精度较差，清晰度较差，不易被扫描识别，即形成的Panel ID码存在失效风险。而Panel ID码的失效会直接导致显示面板无法被正常投入使用。其中，形成一个凹槽时的过刻问题也可以称为单点过刻。示例的，图2示出了正常刻蚀形成的Panel ID码的示意图。图3示出了过刻形成的Panel ID码的示意图。图4示出了刻蚀不完全形成的Panel ID码的示意图。对比图2至图4可以看出，过刻和刻蚀不完全相对于正常刻蚀而言，均会导致形成的Panel ID码失效。
本公开实施例提供了一种显示面板，该显示面板中形成的Panel ID码的精度较好，相应的，扫描该Panel ID码以获取其属性信息的可靠性较高。
图5是本公开实施例提供的一种显示面板的结构示意图。如图5所示，该显示面板包括衬底基板01，该衬底基板01具有显示区A0和围绕该显示区A0的非显示区B0。即，该显示区A0被非显示区B0包围。
当然，在一些实施例中，非显示区B0可以仅部分围绕显示区A0。如，结合图5，显示区A0的四条边中仅三条边被非显示区B0包围。
图6是本公开实施例提供的一种显示面板的俯视图。如图6所示，该显示面板还包括：位于衬底基板01的一侧，且沿远离该衬底基板01的方向依次层叠的源漏金属层02、半导体硅材料层03和钝化层04。其中，源漏金属层02、半导体硅材料层03和钝化层04均至少覆盖部分显示区A0和部分非显示区B0(图6中未示出)。即，显示区A0的部分区域或全部区域均包括源漏金属层02、半导体硅材料层03和钝化层04。非显示区B0同理。图6仅示意性的示出了衬底基板01位于非显示区B0的部分。
继续参考图6，该显示面板还包括：位于非显示区B0，且贯穿半导体硅材料层03和钝化层04的多个凹槽C1。该多个凹槽C1，以及半导体硅材料层03和钝化层04位于非显示区B0的部分用于形成图5和图6示出的Panel ID码M1。即，图6所示结构可以认为是图5所示衬底基板01在MM'方向上的截面图。
其中，该Panel ID码M1可以用于标识显示面板，如标识显示面板的属性信息。相应的，后续用户通过扫描该Panel ID码M1即可获取到该显示面板的属性信息。可选地，该属性信息可以包括：显示面板的制造批次、制造显示面板时采用的工艺参数，和/或制造显示面板时使用的材料。
可选地，该多个凹槽C1可以通过对半导体硅材料层03和钝化层04进行打码刻蚀形成。由于相对于源漏金属层02而言，半导体硅材料层03的厚度和钝化层04的厚度一般较薄，且刻蚀非金属的半导体硅材料层03和钝化层04采用的刻蚀气体不易与其他材料发生反应，故刻蚀半导体硅材料层03和钝化层04时，不存在刻蚀不充分或是过刻等问题。相应的，本公开实施例形成的Panel ID码M1的精度较好。此外，在刻蚀半导体硅材料层03的过程中，还同时对位于半导体硅材料层03远离衬底基板01一侧的钝化层04进行刻蚀，相对于仅刻蚀半导体硅材料层03而言，可以避免钝化层04对贯穿半导体硅材料层03的凹槽的遮挡，确保了形成的Panel ID码M1的清晰度较高。
综上所述，本公开实施例提供了一种显示面板。该显示面板包括位于源漏金属层和钝化层之间的半导体硅材料层，以及贯穿半导体硅材料层和钝化层的多个凹槽，该多个凹槽、半导体硅材料层和钝化层共同构成用于标识该显示面板的面板识别码。因该半导体硅材料层和钝化层均为厚度较薄的非金属材料层，故刻蚀该半导体硅材料层和钝化层以形成凹槽时不易发生过刻和刻蚀不充分的问题。进而，使得形成的面板识别码的精度较好，扫描该面板识别码以获取显示面板的属性信息的可靠性较高。
可选地，结合图5，在本公开实施例中，Panel ID码M1所在的区域可以称为PanelID码区域。该Panel ID码区域一般仅占用非显示区B0中的部分位置，且面积远小于显示区A0的面积。如此，可以利于显示面板的窄边框设计。
可选地，结合图2可知，本公开实施例形成的Panel ID码M1可以为二维码。且，Panel ID码M1中白色部分一般为未刻蚀的半导体硅材料层03和钝化层04，灰色部分一般为刻蚀半导体硅材料层03和钝化层04形成的凹槽C1。
当然，在其他一些实施例中，Panel ID码M1还可以为条形码或字符串，字符串可以包括数字和/或字母，本公开实施例对其不做限定。
可选地，半导体硅材料层03的厚度可以大于等于200埃
且可以小于等于
例如，半导体硅材料层03的厚度一般为
可选地，钝化层04的厚度可以大于等于
且可以小于等于
例如，钝化层04的厚度一般为
可选地，半导体硅材料层03的材料可以包括：非晶硅(amorphous silicon，a-Si)。由于非晶硅的颜色一般为淡黄色，且亮度一般较高，因此采用该半导体硅材料层03形成的Panel ID码M1的显示亮度较高，便于用户扫描。
当然，在其他一些实施例中，半导体硅材料层03的材料也可以包括：多晶硅(ploysilicon，p-Si)。且，可以通过退火工艺将非晶硅生成为多晶硅。
可选地，钝化层04的材料可以包括：氮化硅(silicon nitride，SiNx)。因氮化硅的颜色较浅，一般呈透明状，故在采用亮度较高的半导体硅材料层03形成Panel ID码M1时，可以避免影响Panel ID码M1的显示亮度。
此外，在钝化层04呈透明状时，可以仅对半导体硅材料层03进行打码刻蚀，即仅采用半导体硅材料层03和贯穿半导体硅材料层03的凹槽形成Panel ID码M1。钝化层04位于非显示区B0的部分可以如图1所示，即，覆盖半导体硅材料层03和贯穿半导体硅材料层03的多个凹槽。
当然，在其他一些实施例中，钝化层04的材料也可以包括氧化硅、氧化硅和/或氮化硅。
可选地，源漏金属层02的材料可以包括：钛(Ti)、铝(Al)和钛(Ti)。即，源漏金属层02可以包括依次层叠的Ti金属层、Al金属层和Ti金属层。当然，在一些实施例中，铝(Al)还可以替换为金(Au)。
可选地，本公开实施例记载的显示面板还可以包括：位于显示区A0，且贯穿半导体硅材料层03和钝化层04的多个通孔。以及，位于显示区A0，且沿钝化层04远离衬底基板01的一侧依次层叠的像素电极、发光层和公共电极。
其中，像素电极可以与源漏金属层02通过该多个通孔耦接。源漏金属层用于向像素电极提供第一电信号，发光层用于响应于第一电信号以及公共电极提供的第二电信号发光。
可选地，该像素电极可以为透明电极，该透明电极的材料可以为氧化铟锡(indiumtin oxide，ITO)。该发光层可以为有机发光层。
可选地，除上述结构外，本公开实施例记载的显示面板还可以包括：像素定义(pixel definition layer，PDL)层和光阻材料(photo spacer，PS)层。
需要说明的是，图5和图6所示的显示面板可以为从图7所示的显示母板S1中切割得到的。显示母板S1可以包括多个(图7共示出6个)显示面板00，每个显示面板00的非显示区B0均包括一个Panel ID码M1。
综上所述，本公开实施例提供了一种显示面板。该显示面板包括位于源漏金属层和钝化层之间的半导体硅材料层，以及贯穿半导体硅材料层和钝化层的多个凹槽，该多个凹槽、半导体硅材料层和钝化层共同构成用于标识该显示面板的面板识别码。因该半导体硅材料层和钝化层均为厚度较薄的非金属材料层，故刻蚀该半导体硅材料层和钝化层以形成凹槽时不易发生过刻和刻蚀不充分的问题。进而，使得形成的面板识别码的精度较好，扫描该面板识别码以获取显示面板的属性信息的可靠性较高。
图8是本公开实施例提供的一种显示面板的制造方法流程图，该方法可以用于制造图5或图6所示的显示面板。如图8所示，该方法包括：
步骤801、提供衬底基板。
可选地，该衬底基板可以为玻璃基板或者柔性基板。其中，该柔性基板可以采用柔性材料制成。例如，该柔性材料可以为聚酰亚胺(polyimide，PI)。
且，结合图5，该衬底基板01可以具有显示区A0和围绕该显示区A0的非显示区B0。
步骤802、在衬底基板的一侧，形成沿远离衬底基板的方向依次层叠的源漏金属层、半导体硅材料层和钝化层。
其中，源漏金属层、半导体硅材料层和钝化层均至少覆盖部分显示区和部分非显示区。
可选地，在本公开实施例中，可以采用如化学气相沉积法(plasma enhancedchemical vapor deposition，PECVD)等沉积工艺，在衬底基板的一侧依次沉积用于形成源漏金属层的材料、用于形成半导体硅材料层的材料和用于形成钝化层的材料，以形成依次层叠的源漏金属层、半导体硅材料层和钝化层。
步骤803、在非显示区，形成贯穿半导体硅材料层和钝化层的多个凹槽。
其中，该多个凹槽，以及半导体硅材料层和钝化层位于非显示区的部分可以用于形成Panel ID码，Panel ID码可以用于标识显示面板。
可选地，参考图9，上述步骤803可以包括：
步骤8031、对半导体硅材料层和钝化层进行一次打码处理。
其中，打码处理是指无需使用掩模板，通过激光光源进行曝光的处理工艺，即打码也可以称为曝光。打码处理一般采用打码设备完成，打码设备中可以预先存储有待形成的Panel ID码的图案，对半导体硅材料层和钝化层打码处理后，即可以确定出后续需要刻蚀的位置和刻蚀的形状。通过对半导体硅材料层和钝化层进行一次打码处理，可以提高打码效率。
步骤8032、对打码处理后的半导体硅材料层和钝化层进行一次刻蚀处理，以在非显示区，形成贯穿半导体硅材料层和钝化层的多个凹槽。
可选地，可以采用干法刻蚀工艺对打码处理后的半导体硅材料层和钝化层进行一次刻蚀处理，如此，可以提高形成多个凹槽的效率。干法刻蚀工艺采用的刻蚀气体可以包括：四氟化碳(CF4)和/或氧气(O2)。
需要说明的是，在执行上述步骤8031之前，还可以执行以下操作：
首先，在形成源漏金属层后，采用掩模板对源漏金属层位于显示区的部分进行曝光处理，此时需要注意的是，本公开实施例不对源漏金属层位于非显示区的部分进行曝光处理。然后，对曝光处理后的源漏金属层进行刻蚀。最后，在刻蚀处理后的源漏金属层远离衬底基板的一侧沉积半导体硅材料层和钝化层，并采用掩模板对半导体硅材料层和钝化层位于显示区的部分进行曝光处理。
完成上述步骤之后，可以继续执行步骤8031和步骤8032，且在执行步骤8032之后，可以同时在显示区形成贯穿半导体硅材料层和钝化层的多个通孔。至此，即形成了PanelID码。
可选地，掩模板可以为精细金属掩模板(fine metal mask，FMM)。且采用掩膜版的曝光处理可以在专门的曝光设备中进行。且，该曝光设备和打码设备为不同的设备。如此，打码处理和曝光处理的顺序可以不做限定。即，可以如上述实施例记载，先采用掩模板对半导体硅材料层和钝化层位于显示区的部分进行曝光处理，再对半导体硅材料层和钝化层位于非显示区的部分进行一次打码处理。或者，先对半导体硅材料层和钝化层位于非显示区的部分进行一次打码处理，再采用掩模板对半导体硅材料层和钝化层位于显示区的部分进行曝光处理。
需要说明的是，因本公开实施例中是对半导体硅材料层和钝化层进行一次曝光处理，故仅需采用两个掩模板对源漏金属层位于显示区的部分、半导体硅材料层位于显示区的部分和钝化层位于显示区的部分进行曝光。相对于采用两个掩模板分别对源漏金属层位于显示区的部分和钝化层位于显示区的部分进行曝光的相关技术而言，未增加掩模板的数量。此外，因本公开实施例中是对半导体硅材料层位于非显示区的部分和钝化层位于非显示区的部分进行一次打码处理，且未对源漏金属层位于非显示区的部分进行打码处理，故相对于对源漏金属层位于非显示区的部分进行打码处理的相关技术而言，未增加打码处理的次数。即，本公开实施例相对于相关技术，在未增加掩模板的数量和打码处理的次数的前提下，还形成了精度较高的Panel ID码。
结合图7可知，本公开实施例记载的显示面板00是从包括多个显示面板00的显示母板S1上切割得到的。即，参考图10，是先提供一个大的母板基板10，并在该母板基板10上同时形成多个显示面板00，最后切割得到各个显示面板00。需要说明的是，参考图10，首先，可以在母板基板10上形成源漏金属层02，并仅对用于形成不同显示面板00的源漏金属层02位于显示区A0的部分同时进行曝光，而不对用于形成不同显示面板00的源漏金属层02位于非显示区A0的部分进行打码曝光，曝光后可以进行刻蚀处理。然后，参考图11，可以在图10基础上继续形成半导体硅材料层03和钝化层04，并对用于形成不同显示面板00的半导体硅材料层03和钝化层04源漏金属层02位于显示区A0的部分同时进行曝光。以及，对用于形成不同显示面板00的半导体硅材料层03和钝化层04位于非显示区B0的部分分别进行打码。曝光和打码后，可以再对用于形成不同显示面板00的半导体硅材料层03和钝化层04进行一次刻蚀处理，从而得到各个显示面板00，且每个显示面板00均包括Panel ID码。
其中，图10为仅包括源漏金属层02的母板基板10。图10中用不同填充图案代表对源漏金属层02位于显示区A0的部分进行曝光，而未对源漏金属层02位于非显示区A0的部分进行打码曝光。图11为包括源漏金属层02、半导体硅材料层03和钝化层04的母板基板10。且结合图6可知，因钝化层04覆盖了部分的源漏金属层02和半导体硅材料层03，故图11仅示意性的示出了钝化层04。
综上所述，本公开实施例提供了一种显示面板的制作方法。该方法包括：形成位于源漏金属层和钝化层之间的半导体硅材料层，以及位于衬底基板的非显示区，且贯穿半导体硅材料层和钝化层的多个凹槽，该多个凹槽、半导体硅材料层和钝化层共同构成用于标识该显示面板的面板识别码。因该半导体硅材料层和钝化层均为厚度较薄的非金属材料层，故刻蚀该半导体硅材料层和钝化层以形成凹槽时不易发生过刻和刻蚀不充分的问题。进而，使得形成的面板识别码的精度较好，扫描该面板识别码以获取显示面板的属性信息的可靠性较高。
图12是本公开实施例提供的一种显示装置的结构示意图，如图12所示，该显示装置可以包括供电组件J1，以及上述实施例提供的显示面板00，该显示面板00可以为图5或图6所示的显示面板。
其中，供电组件J1与显示面板00耦接，供电组件J1用于为显示面板00供电。
可选地，该显示装置可以为车载显示领域中的车灯，该车灯可以为车尾灯，即该显示装置可以为车尾灯显示器。当然，在其他一些实施例中，该显示装置还可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框等任何具有显示功能的产品或部件。
可选地，本公开上述实施例记载的“一种”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。
同样，“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。
“连接”或者“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
“和/或”，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种显示面板，其特征在于，所述显示面板包括：
衬底基板，所述衬底基板具有显示区和围绕所述显示区的非显示区；
位于所述衬底基板的一侧，且沿远离所述衬底基板的方向依次层叠的源漏金属层、半导体硅材料层和钝化层，所述源漏金属层、所述半导体硅材料层和所述钝化层均至少覆盖部分所述显示区和部分所述非显示区；
以及，位于所述非显示区，且贯穿所述半导体硅材料层和所述钝化层的多个凹槽；
其中，所述多个凹槽，以及所述半导体硅材料层和所述钝化层位于所述非显示区的部分用于形成面板识别码，所述面板识别码用于标识所述显示面板。
2.根据权利要求1所述的显示面板，其特征在于，所述半导体硅材料层的厚度大于等于200埃，且小于等于500埃。
3.根据权利要求1所述的显示面板，其特征在于，所述半导体硅材料层的材料包括：非晶硅。
4.根据权利要求1所述的显示面板，其特征在于，所述钝化层的材料包括：氮化硅。
5.根据权利要求1至4任一所述的显示面板，其特征在于，所述面板识别码为二维码。
6.根据权利要求1至4任一所述的显示面板，其特征在于，所述显示面板还包括：
位于所述显示区，且贯穿所述半导体硅材料层和所述钝化层的多个通孔；
以及，位于所述显示区，且沿所述钝化层远离所述衬底基板的一侧依次层叠的像素电极、发光层和公共电极；
其中，所述像素电极与所述源漏金属层通过所述多个通孔耦接，所述源漏金属层用于向所述像素电极提供第一电信号，所述发光层用于响应于所述第一电信号以及所述公共电极提供的第二电信号发光。
7.一种显示面板的制造方法，其特征在于，所述方法包括：
提供衬底基板，所述衬底基板具有显示区和围绕所述显示区的非显示区；
在所述衬底基板的一侧，形成沿远离所述衬底基板的方向依次层叠的源漏金属层、半导体硅材料层和钝化层，所述源漏金属层、所述半导体硅材料层和所述钝化层均至少覆盖部分所述显示区和部分所述非显示区；
在所述非显示区，形成贯穿所述半导体硅材料层和所述钝化层的多个凹槽；
其中，所述多个凹槽，以及所述半导体硅材料层和所述钝化层位于所述非显示区的部分用于形成面板识别码，所述面板识别码用于标识所述显示面板。
8.根据权利要求7所述的方法，其特征在于，所述在所述非显示区，形成贯穿所述半导体硅材料层和所述钝化层的多个凹槽，包括：
对所述半导体硅材料层和所述钝化层进行一次打码处理；
对打码处理后的所述半导体硅材料层和所述钝化层进行一次刻蚀处理，以在所述非显示区，形成贯穿所述半导体硅材料层和所述钝化层的多个凹槽。
9.一种显示装置，其特征在于，所述显示装置包括：供电组件，以及如权利要求1至6任一所述的显示面板；
所述供电组件与所述显示面板耦接，所述供电组件用于为所述显示面板供电。
10.根据权利要求9所述的显示装置，其特征在于，所述显示装置为车尾灯显示器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111006351.XA CN113725194B (zh) | 2021-08-30 | 2021-08-30 | 显示面板及其制造方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111006351.XA CN113725194B (zh) | 2021-08-30 | 2021-08-30 | 显示面板及其制造方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113725194A true CN113725194A (zh) | 2021-11-30 |
| CN113725194B CN113725194B (zh) | 2024-07-02 |
Family
ID=78679236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111006351.XA Active CN113725194B (zh) | 2021-08-30 | 2021-08-30 | 显示面板及其制造方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113725194B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002040960A (ja) * | 2000-07-24 | 2002-02-08 | Seiko Epson Corp | 薄膜装置、トランジスタアレイ基板、電気光学装置および薄膜装置の製造方法 |
| JP2003241675A (ja) * | 2002-02-18 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 表示パネルの一方側基板及びその基板を用いた液晶表示パネル |
| JP2012089762A (ja) * | 2010-10-21 | 2012-05-10 | Disco Abrasive Syst Ltd | 積層セラミックスコンデンサー基板の分割方法 |
| CN107644896A (zh) * | 2017-09-29 | 2018-01-30 | 武汉华星光电技术有限公司 | 一种基于ltps的显示面板及其制备方法 |
-
2021
- 2021-08-30 CN CN202111006351.XA patent/CN113725194B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002040960A (ja) * | 2000-07-24 | 2002-02-08 | Seiko Epson Corp | 薄膜装置、トランジスタアレイ基板、電気光学装置および薄膜装置の製造方法 |
| JP2003241675A (ja) * | 2002-02-18 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 表示パネルの一方側基板及びその基板を用いた液晶表示パネル |
| JP2012089762A (ja) * | 2010-10-21 | 2012-05-10 | Disco Abrasive Syst Ltd | 積層セラミックスコンデンサー基板の分割方法 |
| CN107644896A (zh) * | 2017-09-29 | 2018-01-30 | 武汉华星光电技术有限公司 | 一种基于ltps的显示面板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113725194B (zh) | 2024-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11967620B2 (en) | Thin film transistor, method of manufacturing the same and display device | |
| US10381381B1 (en) | Display with light transmitting windows | |
| US11985840B2 (en) | Display substrate, manufacturing method thereof and display device | |
| US10818732B2 (en) | Photosensitive sensor, manufacturing method of the same, and electronic device | |
| US20140117334A1 (en) | Method of manufacturing organic el device, organic el device and electronic apparatus | |
| US11552157B2 (en) | Display apparatus and method of manufacturing the same | |
| CN110797379B (zh) | 一种显示基板、显示装置及显示基板的制作方法 | |
| EP4050658B1 (en) | Display substrate, preparation method therefor, and display device | |
| CN106128950B (zh) | 显示基板的制作方法、显示基板和显示装置 | |
| US20220416007A1 (en) | Array substrate, method for manufacturing same, display panel, and display device | |
| US20210318615A1 (en) | Organic light-emitting display device and manufacturing method thereof | |
| CN111682121A (zh) | 显示背板及其制作方法和显示装置 | |
| CN110783387A (zh) | 一种显示基板、显示装置及显示基板的制作方法 | |
| US20220293704A1 (en) | Display substrate and manufacturing method therefor, and display device | |
| WO2022267189A1 (zh) | 显示面板及其制备方法 | |
| CN210607260U (zh) | 一种显示基板、显示装置 | |
| US11963401B2 (en) | Display panel and method for manufacturing the same, and display device | |
| CN111863909A (zh) | 一种显示基板、其制作方法及显示装置 | |
| CN113725194B (zh) | 显示面板及其制造方法、显示装置 | |
| US11315953B2 (en) | Substrate and method for manufacturing the same, and display device | |
| US20220255036A1 (en) | Display panel and manufacturing method thereof, and display device | |
| US12004376B2 (en) | Display motherboard, preparation method thereof, display substrate and display device | |
| US11282867B2 (en) | Manufacturing method of display substrate motherboard, and display device | |
| CN110890481B (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN114551532A (zh) | 显示装置及制造该显示装置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |