CN113704171B - 一种软件定义的数据存储系统 - Google Patents
一种软件定义的数据存储系统 Download PDFInfo
- Publication number
- CN113704171B CN113704171B CN202110958820.1A CN202110958820A CN113704171B CN 113704171 B CN113704171 B CN 113704171B CN 202110958820 A CN202110958820 A CN 202110958820A CN 113704171 B CN113704171 B CN 113704171B
- Authority
- CN
- China
- Prior art keywords
- data
- address
- software
- module
- routing node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 32
- 230000005540 biological transmission Effects 0.000 claims abstract description 17
- 238000007726 management method Methods 0.000 claims abstract description 10
- 238000004364 calculation method Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 238000004458 analytical method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 230000003139 buffering effect Effects 0.000 claims description 7
- 230000001133 acceleration Effects 0.000 claims description 6
- 238000012937 correction Methods 0.000 claims description 6
- 238000010606 normalization Methods 0.000 claims description 5
- 230000003993 interaction Effects 0.000 claims description 4
- 238000013507 mapping Methods 0.000 claims description 4
- 230000007246 mechanism Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 12
- 238000004891 communication Methods 0.000 abstract description 5
- 230000006978 adaptation Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种软件定义的数据存储系统，属于计算机网络领域。本发明采用所述软件定义的数据存储系统，通过片上互连结构中控制逻辑层与硬件数据传输层的解耦设计和协同工作，解决多重应用时的硬件重复设计和重复替换问题；通过软件定义的多模固态存储控制器模块，适配多种协议下数据共享存储需求，解决不同的数据存储应用场景下高速通信接口适配问题；通过高效的路由、调度和交通状况等相关的片上信息管理，实现片上互连架构的应用效能提升。
Description
技术领域
本发明属于计算机网络领域，具体涉及一种软件定义的数据存储系统。
背景技术
随着雷达系统装备的多样化发展，其硬件平台往往根据不同应用场景和特定功能采用定制化的设计思路，当大量雷达图像数据需要实现共享存储或数据导出时，只有提高存储系统硬件平台的兼容性和通用性，才能使嵌入式存储设备具有超高处理性能和快速交互能力。实现这一需求的关键技术是采用软件化的设计思路，通过软件定义的方式重构设备的功能模块，实现一定程度上计算与存储融合，满足不同的应用需求。
在采用软件定义实现将硬件进行标准化设计的嵌入式存储系统中，现在大都采用配置存储的组织结构进行硬件可重构设计。配置存储的组织结构具体的实现方法是，通过单次配置即可满足规模较小计算阵列对应的计算任务，上述配置方式无法通过对配置信息进行分类与抽象，难以对不同类型和不同逻辑层次的配置信息建立索引信息，需要存储大量的配置信息，因此无法将大部分甚至全部的配置信息都存储在片上存储器上，限制其配置效率，不能达到高效能业务的要求。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是如何提供一种软件定义的数据存储系统，以解决多重应用时的硬件重复设计和重复替换问题，解决不同的数据存储应用场景下高速通信接口适配问题。
(二)技术方案
为了解决上述技术问题，本发明提出一种软件定义的数据存储系统，该系统包括软件定义的多模接口模块、归一化解析控制模块、User logic模块、MRAM、高能效处理器、DDR控制器以及软件定义的互联网络，软件定义的互联网络；
该系统前端通过软件定义的多模接口模块将接口定义为SRIO/PCIe/NVMe，以适配不同的应用场景；通过软件定义的互联网络进行全异步高速数据处理，后端配置多路PCIe3.0x4接口挂载多个硬盘，以完成大容量数据的快速存储；
挂载在AXI总线上的高能效处理器是整个数据存储系统的功能控制核心，在数据存储系统运行时，通过高能效处理器定义前端接口类型，并结合后端的Raid控制机制，将后端的存储空间容量、地址进行统一管理映射，完成数据读写；
MRAM负责进行重要数据的缓存；
DDR控制器用于大数据量的缓冲，采用高性能的DRAM缓冲；
软件定义的多模接口模块将数据存储系统的接口定义为SRIO/PCIe/NVMe；软件定义的多模接口用于处理外部的接口协议，对于SRIO、PCIe、NVMe功能接口实现无缝自适应；
经过多模接口模块接收的数据被送入归一化解析控制模块进行处理，对于SRIO、PCIe、NVMe不同功能接口下的读或写操作，解析转变成统一的地址读写操作，向User logic模块提供统一的操作界面；
User logic模块是后端存储对前端提供的统一操作界面，User logic模块完成数据缓存并提供给后端软件定义的互联网络；
软件定义的互联网络用于接收User logic模块缓存的数据信息，完成数据的高速传输、配置参数及命令的传输；通过将片上互联网络控制引擎、业务模块控制器、NVMe-Host、Raid控制器及PCIe 3.0x4接口用片上互联网络组成互联的路由网络，实现不同的节点之间数据的交换。
进一步地，所述片上互联网络控制引擎为Cl ick异步控制器，对网络中的数据流进行管控。
进一步地，所述NVMe-HOST控制器融合了DMA控制器模块的纠错接口、专用处理器接口，高效配合片上互联网络控制引擎进行数据传输管理。
进一步地，所述业务模块控制器是外部的业务计算加速设备的控制器，完成业务计算加速设备的初始化、命令设置。
进一步地，所述RAID控制器支持多个通道间负载均衡、纠错算法、通道控制，用于扩展存储系统带宽，提高存储可靠性，其RAID控制参数由软件定义。
进一步地，片上互联网络为全异步的Mesh结构下的NoC系统，整个路由网中采用事件驱动，片上互联网络控制引擎、业务模块控制器、NVMe-Host、Raid控制器作为PE模块，片上互联网络中路由节点间采用两条异步微流水线实现数据的双向流通的连接方式进行两两互联，路由节点与本地PE模块也采用两条异步微流水线进行数据交互，以4乘4的Mesh结构的方式在异步NC路由网中节点互联。
进一步地，当片上互联网络中两个节点进行数据传输时，首先当前路由节点计算完成以后，将计算数据与目标路由节点的端口地址信息拼接，随后通过本地路由端口将数据传入路由节点，数据存储系统中路由节点输入输出数据位宽为32bi ts，左侧16bits数据为目的路由节点地址数据，右侧16bi ts数据为当前路由节点输出的计算结果数据，其中16bi ts的地址数据信息中左侧8bi ts数据为X方向上地址数据信息，而右侧8bi ts数据为Y方向上地址数据信息。
进一步地，目的路由节点地址数据是对于输入路由节点的相对位置信息，在X，Y方向上的地址信息为带符号的数据，将8bits的地址数据的左侧第一位作为数据的符号位，通过0,1来代表传输方向的正负，当X方向上的地址符号位数据为0时，则代表目的路由节点位于输入路由节点的西侧，当X方向上的地址符号位数据为1时，则代表目的路由节点位于输入路由节点的东侧，当Y方向上的地址符号位数据为0时，则代表目的路由节点位于输入路由节点的北侧，当Y方向上的地址符号位数据为1时，代表目的路由节点位于输入路由节点的南侧。
本发明还提供一种基于所述的系统的互联网络数据判断方法，该方法用于X方向的数据判断，包括如下步骤：
步骤一：首先由节点输入端口输入32bi ts的数据，然后将32bi ts数据拆分为左侧含有X方向上的地址数据的8bits以及剩余右侧的24bi ts两部分；
步骤二：对8bi ts的数据进行判断，判断X方向上的地址数据是否为零；
步骤三：如果数据为零，此时X方向地址数据将被舍去，剩余的24bi ts数据将由输出端口输出；
步骤四：如果X方向上的地址数据不为零，将8bits的地址数据信息进行减一操作后与剩余的24bits部分进行拼接，最终由输出端口将计算完的32bi ts数据输出。
本发明还提供一种基于所述的系统的互联网络数据判断方法，其特征在于，该方法用于Y方向的数据判断，包括如下步骤：
步骤一：输入端口的数据位宽将被调整为24bits，数据进入节点后，将24bits数据拆分为左侧含有Y方向上的地址数据的8bi ts以及剩余右侧的16bits两部分；
步骤二：对8bits的数据进行判断，判断模块判断Y方向上的地址数据是否为零；
步骤三：如果数据为零，此时Y方向地址数据将被舍去，剩余的16bi ts数据将由输出端口输出；
步骤四：如果Y方向上的地址数据不为零，将8bits的地址数据信息进行减一操作后与剩余的16bits部分进行拼接，最终由输出端口将计算完的24bi ts数据输出。
(三)有益效果
本发明提出一种软件定义的数据存储系统，该系统通过设计软件可配置的片上互连架构，实现多个功能模块的灵活路由和互连，通过高效的路由、调度等相关的片上信息管理，解决传统配置模式带来的制约和瓶颈，形成可扩展性强、支持高并发通信互连结构的数据存储系统。
本发明采用所述软件定义的数据存储系统，通过片上互连结构中控制逻辑层与硬件数据传输层的解耦设计和协同工作，解决多重应用时的硬件重复设计和重复替换问题；通过软件定义的多模固态存储控制器模块，适配多种协议下数据共享存储需求，解决不同的数据存储应用场景下高速通信接口适配问题；通过高效的路由、调度和交通状况等相关的片上信息管理，实现片上互连架构的应用效能提升。
附图说明
图1为本发明数据存储系统的逻辑架构；
图2为片上互联网络结构图；
图3为片上网络节点间数据判断的流程。
具体实施方式
为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1是本发明数据存储系统的逻辑结构示意图。该系统包括软件定义的多模接口模块、归一化解析控制模块、User logic模块、MRAM、高能效处理器、DDR控制器以及软件定义的互联网络。
其前端可通过软件定义的多模接口模块将接口定义为SRIO/PCIe/NVMe，以适配不同的应用场景；通过内部片上互联网络进行全异步高速数据处理，后端配置多路PCIe3.0x4接口挂载多个硬盘，以完成大容量数据的快速存储。
挂载在AXI总线上的高能效处理器是整个数据存储系统的功能控制核心。在数据存储系统运行时，通过高能效处理器定义前端接口类型，并结合后端的Raid控制机制，将后端的存储空间容量、地址进行统一管理映射，完成数据读写。
MRAM负责进行重要数据的缓存，借助非易失性MRAM的防掉电丢失能力，保护关键数据不被丢失，比如Raid控制参数、地址映射数据等。
DDR控制器主要用于大数据量的缓冲，采用高性能的DRAM缓冲，防止出现数据丢失。
高能效处理器控制软件定义的多模接口模块可将数据存储系统的接口定义为SRIO/PCIe/NVMe。软件定义的多模接口用于处理外部的接口协议，对于SRIO、PCIe、NVMe功能接口实现无缝自适应，用于适配各种应用环境。
经过多模接口模块接收的数据被送入归一化解析控制模块进行处理，对于SRIO、PCIe、NVMe不同功能接口下的读或写操作，解析转变成统一的地址读写操作，向User logic模块提供统一的操作界面。
User logic模块是后端存储对前端提供的统一操作界面，将后端的功能实现与前端的接口驱动进行解耦，避免因后端功能重构而导致前端设计变化，User logic模块完成数据缓存并提供给后端软件定义的互联网络。
软件定义的互联网络用于接收User logic模块缓存的数据信息，完成数据的高速传输、配置参数及命令的传输。通过将片上互联网络控制引擎、业务模块控制器、NVMe-Host、Raid控制器及PCIe 3.0x4接口用片上互联网络组成互联的路由网络，实现不同的节点之间数据的交换，打破了传统架构基于CPU中央调度分发数据的性能瓶颈。
片上互联网络控制引擎为Cl ick异步控制器，对网络中的数据流进行管控。NVMe-HOST控制器融合了DMA控制器模块的纠错接口、专用处理器接口，高效配合片上互联网络控制引擎进行数据传输管理。业务模块控制器是外部的业务计算加速设备的控制器，完成业务计算加速设备的初始化、命令设置等功能。专用的RAID控制器可支持多个通道间负载均衡、纠错算法、通道控制等功能，用于扩展存储系统带宽，提高存储可靠性，其RAID控制参数由软件定义。
图2是本发明中片上互联网络结构图。片上互联网络为全异步的Mesh结构下的NoC系统，整个路由网中采用事件驱动。本发明的存储系统设计了片上互联网络控制引擎、业务模块控制器、NVMe-Host、Raid控制器等PE模块，片上互联网络中路由节点间采用两条异步微流水线实现数据的双向流通的连接方式进行两两互联，路由节点与本地PE模块也采用两条异步微流水线进行数据交互，以4乘4的Mesh结构的方式在异步NoC路由网中节点互联。
当片上互联网络中两个节点进行数据传输时，首先当前路由节点计算完成以后，将计算数据与目标路由节点的端口地址信息拼接，随后通过本地路由端口将数据传入路由节点，在本发明的数据存储系统中路由节点输入输出数据位宽为32bi ts，左侧16bits数据为目的路由节点地址数据，右侧16bi ts数据为当前路由节点输出的计算结果数据，其中16bi ts的地址数据信息中左侧8bi ts数据为X方向上地址数据信息，而右侧8bi ts数据为Y方向上地址数据信息。由于目的路由节点地址数据是对于输入路由节点的相对位置信息，故在X，Y方向上的地址信息为带符号的数据，本发明将8bits的地址数据的左侧第一位作为数据的符号位，通过0,1来代表传输方向的正负，当X方向上的地址符号位数据为0时，则代表目的路由节点位于输入路由节点的西侧，当X方向上的地址符号位数据为1时，则代表目的路由节点位于输入路由节点的东侧，当Y方向上的地址符号位数据为0时，则代表目的路由节点位于输入路由节点的北侧，当Y方向上的地址符号位数据为1时，代表目的路由节点位于输入路由节点的南侧。
图3是本发明片上网络节点间数据判断流程。如图3所示，本发明提出的软件定义的互联网络数据X方向的数据判断主要包括以下步骤：
步骤一：首先由节点输入端口输入32bi ts的数据，然后将32bi ts数据拆分为左侧含有X方向上的地址数据的8bits以及剩余右侧的24bi ts两部分；
步骤二：对8bi ts的数据进行判断，判断X方向上的地址数据是否为零；
步骤三：如果数据为零，此时X方向地址数据将被舍去，剩余的24bi ts数据将由输出端口输出；
步骤四：如果X方向上的地址数据不为零，将8bits的地址数据信息进行减一操作后与剩余的24bits部分进行拼接，最终由输出端口将计算完的32bi ts数据输出。
同样的，Y方向的数据判断流程主要包括以下步骤：
步骤一：输入端口的数据位宽将被调整为24bits，数据进入节点后，将24bits数据拆分为左侧含有Y方向上的地址数据的8bi ts以及剩余右侧的16bits两部分；
步骤二：对8bits的数据进行判断，判断模块判断Y方向上的地址数据是否为零；
步骤三：如果数据为零，此时Y方向地址数据将被舍去，剩余的16bi ts数据将由输出端口输出；
步骤四：如果Y方向上的地址数据不为零，将8bits的地址数据信息进行减一操作后与剩余的16bits部分进行拼接，最终由输出端口将计算完的24bi ts数据输出。
采用本发明所述软件定义的数据存储系统，通过片上互连结构中控制逻辑层与硬件数据传输层的解耦设计和协同工作，解决多重应用时的硬件重复设计和重复替换问题；通过软件定义的多模固态存储控制器模块，适配多种协议下数据共享存储需求，解决不同的数据存储应用场景下高速通信接口适配问题；通过高效的路由、调度和交通状况等相关的片上信息管理，实现片上互连架构的应用效能提升。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (8)
1.一种软件定义的数据存储系统，其特征在于，该系统包括软件定义的多模接口模块、归一化解析控制模块、Userlogic模块、MRAM、高能效处理器、DDR控制器以及软件定义的互联网络；
该系统前端通过软件定义的多模接口模块将接口定义为SRIO/PCIe/NVMe，以适配不同的应用场景；通过软件定义的互联网络进行全异步高速数据处理，后端配置多路PCIe3.0x4接口挂载多个硬盘，以完成大容量数据的快速存储；
挂载在AXI总线上的高能效处理器是整个数据存储系统的功能控制核心，在数据存储系统运行时，通过高能效处理器定义前端接口类型，并结合后端的Raid控制机制，将后端的存储空间容量、地址进行统一管理映射，完成数据读写；
MRAM负责进行重要数据的缓存；
DDR控制器用于大数据量的缓冲，采用高性能的DRAM缓冲；
软件定义的多模接口模块将数据存储系统的接口定义为SRIO/PCIe/NVMe；软件定义的多模接口用于处理外部的接口协议，对于SRIO、PCIe、NVMe功能接口实现无缝自适应；
经过多模接口模块接收的数据被送入归一化解析控制模块进行处理，对于SRIO、PCIe、NVMe不同功能接口下的读或写操作，解析转变成统一的地址读写操作，向Userlogic模块提供统一的操作界面；
Userlogic模块是后端存储对前端提供的统一操作界面，Userlogic模块完成数据缓存并提供给后端软件定义的互联网络；
软件定义的互联网络用于接收Userlogic模块缓存的数据信息，完成数据的高速传输、配置参数及命令的传输；通过将片上互联网络控制引擎、业务模块控制器、NVMe-Host、Raid控制器及PCIe3.0x4接口用片上互联网络组成互联的路由网络，实现不同的节点之间数据的交换；
其中，
片上互联网络为全异步的Mesh结构下的NoC系统，整个路由网中采用事件驱动，片上互联网络控制引擎、业务模块控制器、NVMe-Host、Raid控制器作为PE模块，片上互联网络中路由节点间采用两条异步微流水线实现数据的双向流通的连接方式进行两两互联，路由节点与本地PE模块也采用两条异步微流水线进行数据交互，以4乘4的Mesh结构的方式在异步NoC路由网中节点互联；
当片上互联网络中两个节点进行数据传输时，首先当前路由节点计算完成以后，将计算数据与目标路由节点的端口地址信息拼接，随后通过本地路由端口将数据传入路由节点，数据存储系统中路由节点输入输出数据位宽为32bits，左侧16bits数据为目的路由节点地址数据，右侧16bits数据为当前路由节点输出的计算结果数据，其中16bits的地址数据信息中左侧8bits数据为X方向上地址数据信息，而右侧8bits数据为Y方向上地址数据信息。
2.如权利要求1所述的软件定义的数据存储系统，其特征在于，所述片上互联网络控制引擎为Click异步控制器，对网络中的数据流进行管控。
3.如权利要求1所述的软件定义的数据存储系统，其特征在于，所述NVMe-HOST控制器融合了DMA控制器模块的纠错接口、专用处理器接口，高效配合片上互联网络控制引擎进行数据传输管理。
4.如权利要求1所述的软件定义的数据存储系统，其特征在于，所述业务模块控制器是外部的业务计算加速设备的控制器，完成业务计算加速设备的初始化、命令设置。
5.如权利要求1所述的软件定义的数据存储系统，其特征在于，所述RAID控制器支持多个通道间负载均衡、纠错算法、通道控制，用于扩展存储系统带宽，提高存储可靠性，其RAID控制参数由软件定义。
6.如权利要求1所述的软件定义的数据存储系统，其特征在于，目的路由节点地址数据是对于输入路由节点的相对位置信息，在X，Y方向上的地址信息为带符号的数据，将8bits的地址数据的左侧第一位作为数据的符号位，通过0,1来代表传输方向的正负，当X方向上的地址符号位数据为0时，则代表目的路由节点位于输入路由节点的西侧，当X方向上的地址符号位数据为1时，则代表目的路由节点位于输入路由节点的东侧，当Y方向上的地址符号位数据为0时，则代表目的路由节点位于输入路由节点的北侧，当Y方向上的地址符号位数据为1时，代表目的路由节点位于输入路由节点的南侧。
7.一种基于如权利要求6所述的系统的互联网络数据判断方法，其特征在于，该方法用于X方向的数据判断，包括如下步骤：
步骤一：首先由节点输入端口输入32bits的数据，然后将32bits数据拆分为左侧含有X方向上的地址数据的8bits以及剩余右侧的24bits两部分；
步骤二：对8bits的数据进行判断，判断X方向上的地址数据是否为零；
步骤三：如果数据为零，此时X方向地址数据将被舍去，剩余的24bits数据将由输出端口输出；
步骤四：如果X方向上的地址数据不为零，将8bits的地址数据信息进行减一操作后与剩余的24bits部分进行拼接，最终由输出端口将计算完的32bits数据输出。
8.一种基于如权利要求6所述的系统的互联网络数据判断方法，其特征在于，该方法用于Y方向的数据判断，包括如下步骤：
步骤一：输入端口的数据位宽将被调整为24bits，数据进入节点后，将24bits数据拆分为左侧含有Y方向上的地址数据的8bits以及剩余右侧的16bits两部分；
步骤二：对8bits的数据进行判断，判断模块判断Y方向上的地址数据是否为零；
步骤三：如果数据为零，此时Y方向地址数据将被舍去，剩余的16bits数据将由输出端口输出；
步骤四：如果Y方向上的地址数据不为零，将8bits的地址数据信息进行减一操作后与剩余的16bits部分进行拼接，最终由输出端口将计算完的24bits数据输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110958820.1A CN113704171B (zh) | 2021-08-20 | 2021-08-20 | 一种软件定义的数据存储系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110958820.1A CN113704171B (zh) | 2021-08-20 | 2021-08-20 | 一种软件定义的数据存储系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113704171A CN113704171A (zh) | 2021-11-26 |
| CN113704171B true CN113704171B (zh) | 2023-05-16 |
Family
ID=78653593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110958820.1A Active CN113704171B (zh) | 2021-08-20 | 2021-08-20 | 一种软件定义的数据存储系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113704171B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114553980B (zh) * | 2021-12-31 | 2023-11-10 | 西安空间无线电技术研究所 | 一种控制流与数据流解耦的消息服务方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004102633A (ja) * | 2002-09-09 | 2004-04-02 | Sony Corp | 演算システム |
| US7743191B1 (en) * | 2007-12-20 | 2010-06-22 | Pmc-Sierra, Inc. | On-chip shared memory based device architecture |
| CN104391750A (zh) * | 2014-11-26 | 2015-03-04 | 浪潮(北京)电子信息产业有限公司 | 一种基于软件定义的混合异构主机系统 |
| CN106775494A (zh) * | 2017-01-06 | 2017-05-31 | 南京普天通信股份有限公司 | 一种基于分布式软件定义存储的数据存储装置及存储方法 |
| CN111581152A (zh) * | 2020-05-08 | 2020-08-25 | 安创生态科技(深圳)有限公司 | 可重构硬件加速soc芯片系统 |
| CN111984199A (zh) * | 2020-08-26 | 2020-11-24 | 山东超越数控电子股份有限公司 | 一种并发大容量存储方法及系统 |
| CN112395233A (zh) * | 2020-11-30 | 2021-02-23 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 基于cpu和sdi芯片的软件定义交换系统及方法 |
| CN113176850A (zh) * | 2021-03-12 | 2021-07-27 | 湖南艾科诺维科技有限公司 | 基于srio接口的共享存储盘及其存取方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8438578B2 (en) * | 2008-06-09 | 2013-05-07 | International Business Machines Corporation | Network on chip with an I/O accelerator |
| US20160253123A1 (en) * | 2014-03-19 | 2016-09-01 | Bruce Ledley Jacob | NVMM: An Extremely Large, Logically Unified, Sequentially Consistent Main-Memory System |
| US10282315B2 (en) * | 2015-03-27 | 2019-05-07 | Cavium, Llc | Software assisted hardware configuration for software defined network system-on-chip |
-
2021
- 2021-08-20 CN CN202110958820.1A patent/CN113704171B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004102633A (ja) * | 2002-09-09 | 2004-04-02 | Sony Corp | 演算システム |
| US7743191B1 (en) * | 2007-12-20 | 2010-06-22 | Pmc-Sierra, Inc. | On-chip shared memory based device architecture |
| CN104391750A (zh) * | 2014-11-26 | 2015-03-04 | 浪潮(北京)电子信息产业有限公司 | 一种基于软件定义的混合异构主机系统 |
| CN106775494A (zh) * | 2017-01-06 | 2017-05-31 | 南京普天通信股份有限公司 | 一种基于分布式软件定义存储的数据存储装置及存储方法 |
| CN111581152A (zh) * | 2020-05-08 | 2020-08-25 | 安创生态科技(深圳)有限公司 | 可重构硬件加速soc芯片系统 |
| CN111984199A (zh) * | 2020-08-26 | 2020-11-24 | 山东超越数控电子股份有限公司 | 一种并发大容量存储方法及系统 |
| CN112395233A (zh) * | 2020-11-30 | 2021-02-23 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 基于cpu和sdi芯片的软件定义交换系统及方法 |
| CN113176850A (zh) * | 2021-03-12 | 2021-07-27 | 湖南艾科诺维科技有限公司 | 基于srio接口的共享存储盘及其存取方法 |
Non-Patent Citations (2)
| Title |
|---|
| 基于NoC架构的分布式存储多核系统设计;张科新;;常州信息职业技术学院学报(06);36-38 * |
| 软件定义存储技术及其应用研究;詹明非;;电信技术(12);30-36 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113704171A (zh) | 2021-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11929927B2 (en) | Network interface for data transport in heterogeneous computing environments | |
| KR101744465B1 (ko) | 데이터를 저장하기 위한 방법 및 장치 | |
| US7818459B2 (en) | Virtualization of I/O adapter resources | |
| US20200081850A1 (en) | Unified address space for multiple hardware accelerators using dedicated low latency links | |
| CN102866980B (zh) | 用于多核微处理器片上互连网络的网络通信胞元 | |
| CN101222428A (zh) | 用于在网络结构上发送数据包的方法、系统和硬件 | |
| US11671522B2 (en) | System and method for memory access in server communications | |
| US9946664B2 (en) | Socket interposer having a multi-modal I/O interface | |
| US11797311B2 (en) | Asynchronous pipeline merging using long vector arbitration | |
| CN113704171B (zh) | 一种软件定义的数据存储系统 | |
| CN114296638A (zh) | 存算一体化固态硬盘控制器、固态硬盘、数据存储系统及方法 | |
| EP4002139A2 (en) | Memory expander, host device using memory expander, and operation method of server system including memory expander | |
| US11526460B1 (en) | Multi-chip processing system and method for adding routing path information into headers of packets | |
| CN117493237B (zh) | 计算设备、服务器、数据处理方法和存储介质 | |
| US7836213B2 (en) | Coupling data buffers with memory interfaces | |
| CN114327262A (zh) | 一种用于智能网卡的维护端口映射的方法和装置 | |
| CN103279448A (zh) | 基于数据缓存重配置的多核间数据交换方法及装置 | |
| KR102615319B1 (ko) | 대용량 메모리 자원 공유 방법 및 메모리 브리지 ic를 이용한 효율적인 메모리 자원 공유 시스템 | |
| CN116521587A (zh) | 数据处理系统及分布式存储系统 | |
| CN203276275U (zh) | 基于数据缓存重配置的多核间数据交换装置 | |
| CN117785875A (zh) | 一种基于存算一体加速的星载可计算存储系统和电子设备 | |
| CN117435251A (zh) | 一种后量子密码算法处理器及其片上系统 | |
| CN117851313A (zh) | 一种适用于片上网络架构芯片的dma控制系统 | |
| KR20200117383A (ko) | 고속 입출력 인터커넥션을 이용한 데이터 고속 처리 방법 및 이를 위한 장치 | |
| EP1215585A2 (en) | Virtualization of i/o adapter resources |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |