CN113702797A - 一种半导体器件驱动器的测试电路及其控制方法 - Google Patents
一种半导体器件驱动器的测试电路及其控制方法 Download PDFInfo
- Publication number
- CN113702797A CN113702797A CN202111259329.6A CN202111259329A CN113702797A CN 113702797 A CN113702797 A CN 113702797A CN 202111259329 A CN202111259329 A CN 202111259329A CN 113702797 A CN113702797 A CN 113702797A
- Authority
- CN
- China
- Prior art keywords
- driver
- current
- turn
- test circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
本发明提供一种半导体器件驱动器的测试电路及其控制方法,能够模拟驱动器开通关断功能,电路包括:正向导通支路、反向导通支路、门极接线端和阴极接线端;正向导通支路能够正向导通百安培级脉冲电流,导通期间正向维持低阻态;反向导通支路能够在μs级时间内反向导通和关断kA级电流,导通期间反向维持低阻态;正向导通支路和反向导通支路并联,形成第一端点和第二端点;第一端点与门极接线端相连接;第二端点与阴极接线端相连接;门极接线端和阴极接线端分别用于接入驱动器的门极和阴极;其中,正向导通是指电流从所述门极接线端经过所述测试电路流向所述阴极接线端,反向导通是指电流从所述阴极接线端经过所述测试电路流向所述门极接线端。
Description
技术领域
本发明属于电力电子器件测试技术领域,特别涉及一种半导体器件驱动器的测试电路及其控制方法。
背景技术
可关断晶闸管(Gate Turn-Off Thyristor,GTO)、集成门极换流晶闸管(Integrated Gate Commutated Thyristor,IGCT)等是重要的大容量全控型电力电子开关器件,通常由半导体芯片和门极驱动单元(驱动器)两部分组成。作为电流型控制器件,其驱动需要通过注入和抽取电流来实现控制电力电子器件的开通和关断。开通时,驱动器向半导体芯片注入数百安培量级的门极电流,从而使器件开通。关断时,驱动器通过MOS阵列控制关断电容从门极向阴极放电,以将阴极电流全部快速换至门极,关断回路放电电流取决于芯片正向电流,通常为数千安培量级,换流时间小于1μs。
为了模拟驱动器在连续开通关断状态下的运行能力并测量驱动器电气参数,现有技术是通过驱动器和半导体器件整体测试实现的,需要在高压回路中进行。且对于压接型器件,测试时需采用数十kN机械应力的压装组件,测试电路复杂,成本高,很难批量地对电流控制型半导体器件驱动器的开通关断能力的检测。
发明内容
针对上述问题,本发明提供一种半导体器件驱动器的测试电路,包括:正向导通支路、反向导通支路、门极接线端和阴极接线端;
正向导通支路能够正向导通百安培级脉冲电流,且导通期间正向维持低阻态;
反向导通支路能够在μs级时间内反向导通和关断kA级电流,且导通期间反向维持低阻态;
正向导通支路和反向导通支路并联,形成第一端点和第二端点;
第一端点与门极接线端相连接;
第二端点与阴极接线端相连接;
门极接线端和阴极接线端分别用于接入驱动器的门极和阴极;
其中,正向导通是指电流从所述门极接线端经过所述测试电路流向所述阴极接线端,反向导通是指电流从所述阴极接线端经过所述测试电路流向所述门极接线端。
进一步地,方法还包括:
调节电阻和/或调节电感;
正向导通支路和反向导通支路并联后与调节电阻和/或调节电感串联。
进一步地,方法还包括:
设置在阴极接线端和门极接线端的电压电流测量单元以及与电压电流测量单元连接的控制系统;
电压电流测量单元采集电压电流参数并实时上传到控制系统;
控制系统用于下发控制命令,控制测试电路和驱动器动作。
进一步地,驱动器为能够输出正向电流和反向电流的驱动电路。
进一步地,所述正向导通支路包括二极管;
所述反向导通支路包括多个并联的半导体开关器件,所述半导体开关器件为MOSFET、JFET或IGBT。
进一步地,所述半导体开关器件为NMOS;
所述二极管的正极与NMOS的漏极连接形成所述第一端点;
所述二极管的负极与NMOS的源极连接形成所述第二端点;
NMOS的门极用于接收控制信号。
进一步地,所述正向导通支路包括二极管;
所述反向导通支路包括单个大电流容量的继电器或多个大电流容量的继电器并联,以满足反向导通支路具有在μs级时间内导通和关断kA级大电流的能力。
进一步地,所述正向导通支路包括晶闸管。
进一步地,所述反向导通支路包括多个并联的半导体开关器件,所述半导体开关器件为MOSFET、JFET或IGBT;
所述半导体开关器件为MOS;
所述晶闸管的阳极与MOS的漏极连接形成所述第一端点;
所述晶闸管的阴极与MOS的源极连接形成所述第二端点;
MOS的门极用于接收控制信号。
进一步地,正向导通支路包括二极管或可控开通器件晶闸管;
反向导通支路采用多个并联支路,每个并联支路包括串联的分段调节电阻、分段调节电感和分段控制开关。
进一步地,采用上述的半导体器件驱动器的测试电路模拟驱动器的开通和关断过程,包括:
测试前,驱动器保持关断状态,测试电路的反向导通支路保持阻断状态;
测试开始时,控制测试电路的正向导通支路开通,然后控制驱动器进入开通状态,模拟驱动器的开通暂态过程;
当开通过程结束,需要关断时,控制反向导通支路进入导通状态,再控制驱动进入关断状态,驱动器向反向导通支路注入关断电流;
当关断电流上升到峰值后,控制反向导通支路进入关断状态,将驱动器产生的大电流关断,模拟半导体器件的关断过程。
本发明提供一种半导体器件驱动器的测试电路的控制方法,采用上述的半导体器件驱动器的测试电路模拟驱动器的开通和关断过程,包括:
控制驱动器进入开通状态,驱动器将正向电流注入到所述二极管中,模拟驱动器开通过程;
当开通过程结束后,在执行关断动作之前,控制反向导通支路开通;
而后,控制驱动器进入关断状态,驱动器通过反向导通支路放电;
当放电电流达到峰值或放电时间达到预设值时,控制反向导通回路关断。
本发明提供一种半导体器件驱动器的测试电路的控制方法,采用上述的半导体器件驱动器的测试电路模拟驱动器的开通和关断过程,包括:
驱动电路包括并联的关断回路和开通回路;
控制驱动器进入开通状态,驱动器将触发电流及维持电流注入到所述二极管中,模拟驱动器开通过程;
执行关断动作前,控制所述继电器开通;
当所述开通过程结束,进入关断过程时,控制驱动器进入关断状态,关断回路电容通过反向导通支路放电;
当放电电流达到峰值或放电时间达到预设值时,控制驱动器关断回路关断,关断回路进入门极-阴极高阻状态以关断回路中的大电流;
当回路中的电流降至0后再控制反向导通支路断开,之后控制驱动器的关断回路开通,驱动器恢复至关断状态。
本发明提供一种半导体器件驱动器的测试电路的控制方法,采用上述的半导体器件驱动器的测试电路模拟驱动器的开通和关断过程,包括:
控制正向导通支路开通,控制驱动器进入开通状态,驱动器将正向电流注入到正向导通支路的晶闸管中,模拟驱动器开通过程;
当开通过程结束,进入关断过程时,控制驱动器停止向正向导通电路注入正向电流,晶闸管自然关断;
执行关断动作前,控制反向导通支路开通;
之后控制驱动器进入关断状态,驱动器的通过反向导通支路放电形成放电电流;
放电电流达到峰值或放电时间达到预设值时,控制反向导通支路进入关断状态。
本发明提供一种半导体器件驱动器的测试电路的控制方法,采用上述的半导体器件驱动器的测试电路模拟驱动器的开通和关断过程,包括:
关断过程中通过在不同时刻控制并联支路上的各分段控制开关导通情况来模拟半导体器件关断时不同阶段对应的外回路特性。
本发明的半导体器件驱动器的测试电路及其控制方法具有以下优点:
(1)测试电路原理简单,容易实现,可通过印制电路板等方法进行标准化设计。
(2)通过控制正向导通支路、反向导通支路准确模拟IGCT驱动等半导体驱动器正常工作过程中的开通关断过程,且可通过外置的调节电阻、调节电感调节换流速度,准确模拟不同工况下的驱动器的换流速度和换流峰值。
(3)无需使用驱动器配套的半导体器件及压装结构即可进行测试,无需高压测试回路,结构简单,体积小,成本低。
(4)可直接地测量驱动最大关断能力,不会受到配套的半导体芯片最大关断能力的限制。
(5)可通过开通和关断过程的电压电流波形准确测量驱动器(包括开通回路和关断回路)中的杂散电阻和杂散电感。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例的一种半导体器件驱动器的测试电路结构示意图;
图2示出了根据本发明实施例1的一种半导体器件驱动器的测试电路结构示意图;
图3示出了根据本发明实施例2的一种半导体器件驱动器的测试电路结构示意图;
图4示出了根据本发明实施例3的一种半导体器件驱动器的测试电路结构示意图;
图5示出了根据本发明实施例4的一种半导体器件驱动器的测试电路结构示意图;
图6示出了采用本发明实施例1测试电路的控制时序和测试回路电流及驱动电容电压波形图;
图7示出了采用本发明实施例2测试电路的控制时序和测试回路电流及驱动电容电压波形图;
图8示出了采用本发明实施例3测试电路的控制时序和测试回路电流及驱动电容电压波形图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地说明,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提出一种半导体器件驱动器的测试电路,具有模拟驱动器开通和关断功能的能力,适用于电流控制型半导体器件驱动器的功能及参数的测试。
如图1所示,所述测试电路包括:正向导通支路和反向导通支路,其中正向导通支路具有正向导通百安培级脉冲电流的能力,具体地,正向导通支路能够导通500A以上脉冲电流,且导通期间正向维持低阻态-阻抗维持在数十mΩ以下,如小于20mΩ;反向导通支路具有在μs级时间内,如10μs内反向导通和关断kA级(数kA至数十kA峰值,如1-20kA)大电流的能力,且其导通期间反向维持低阻态。正向导通支路和反向导通支路并联。进一步地,正向导通支路和反向导通支路并联后还与调节电阻RS和/或调节电感LS串联。调节电阻RS和/或调节电感LS串联用于调节换流速度,准确模拟不同工况下的驱动器换流速度和换流峰值。示例性地,正向导通支路与反向导通支路并联,形成第一端点和第二端点,第一端点和第二端点分别为并联节点。第一端点与门极接线端相连接;第二端点与阴极接线端相连接;门极接线端和阴极接线端分别用于接入驱动器(本发明实施例中,驱动器即指驱动电路)的门极和阴极。本发明实施例中,连接为电性连接,包括直接连接或间接连接。调节电阻RS的一端与第一端点连接,调节电阻RS的另一端与调节电感LS的一端连接。调节电感LS的另一端与门极接线端相连接,所述第二端点与阴极接线端相连接。正向导通是指电流从所述门极接线端经过所述测试电路流向所述阴极接线端,反向导通是指电流从所述阴极接线端经过所述测试电路流向所述门极接线端。正向导通时,电流从驱动器的门极经过正向导通支路流向驱动器的阴极;反向导通与此相反,电流从驱动器的阴极经过反向导通支路流向驱动器的门极。其中调节电阻RS和调节电感LS均可以接在门极接线端和正向/反向导通支路之间或者阴极接线端和正向/反向导通支路之间。调节电阻RS和调节电感LS可以在同侧或不同侧。
进一步地,测试电路还包括设置在阴极接线端和门极接线端的电压电流测量单元以及与电压电流测量单元连接的控制系统,控制系统用于在测试时监测驱动器和测试电路的电压电流参数,电压电流测量单元采集电压电流参数并实时上传到控制系统。控制系统用于接收电压电流参数,并用于下发控制命令,控制测试电路和驱动器动作,如控制正向导通支路、反向导通支路、关断回路、开通回路的开通或关断。通过控制系统和电压电流测量单元可以实时采集开通和关断过程的电压电流波形,以准确测量驱动器中的杂散电阻和杂散电感。
驱动器为能够输出正向电流和反向电流的驱动电路。示例性地,驱动电路包括并联的关断回路和开通回路。开通回路包括可控电源。关断回路包括串联的关断电阻Roff、关断电感Loff、关断电容和关断开关。不失一般性地,所述关断电阻Roff、关断电感Loff、关断开关、关断电容依次串联。关断回路和开通回路反向并联,即电容正极与可控电源负极相连接。
本发明实施例还提供一种半导体器件驱动器的测试电路的控制方法,用于模拟驱动器的开通和关断过程。控制方法可以通过上述实施例的测试电路实现。
控制方法包括以下时序步骤:
测试前,驱动器保持关断状态,测试电路的反向导通支路保持阻断状态。对于电流控制型器件,驱动器的关断状态指的是驱动器的关断回路中的开关处在导通状态,即关断回路接通;
测试开始时,控制测试电路的正向导通支路开通,然后控制驱动器进入开通状态。驱动器的驱动开通状态为驱动器的关断回路处于高阻状态(即门极-关断回路-阴极维持高阻状态)且开通回路导通。驱动的开通回路向测试电路的正向导通支路注入正向电流ion,模拟驱动器的开通暂态过程。
当开通过程结束,需要关断时,控制反向导通支路进入导通状态,再控制驱动进入关断状态,驱动器向反向导通支路注入关断电流(即驱动器的反向电流),如图1所示,驱动器通过关断回路的电容放电,向反向导通支路注入电流。放电前,电容被外部电源充电,图中未示出。当反向的关断电流上升到峰值后,控制反向导通支路进入关断状态,将驱动器产生的大电流关断,模拟半导体器件的关断过程。驱动器实际工作执行关断时,先进行驱动的关断暂态,然后进行半导体器件关断过程。而后驱动器进入关断稳态,反向导通支路保持关断状态,等待下一次开通信号,并控制驱动器关断,即控制关断回路导通。此循环过程可模拟驱动器连续开断的工作状态。其中,控制驱动器进入关断状态为控制开通回路关断,可控电源停止供电,并控制关断回路导通。
测试结束时,驱动器进入关断稳态,反向导通支路处于阻断状态,驱动器处于关断状态,测试电路中电流降为0。
其中,关断状态包括关断暂态和关断稳态,驱动器关断后,先经过关断暂态再进入关断稳态。关断暂态过程可采用换流时间等效和换流电流峰值等效两种控制模式。二者均通过电压电流测量单元和控制系统实现。在换流时间等效模式下,测试系统可在预设的换流时间达到后进入关断稳态;在换流电流峰值等效模式下,测试系统可在回路中电流达到预设值后进入关断稳态。
示例性地,驱动器采用IGCT驱动,图6示出了测试IGCT驱动开通关断功能过程中正向导通支路电流、反向导通支路电流、IGCT驱动的门阴极电流igk和IGCT驱动的关断电容电压vCoff的示意图。
下面针对本发明实施例测试电路的正向导通支路和反向导通支路的具体结构做一详细说明。需要说明的是,以下实施例用于对正向导通支路和反向导通支路的结构进行示例性说明,而非限制,只要能够满足上述正向导通特性和反向导通特性的电路结构都可以。基于以下实施例的列举的结构进行拆解组合并能够满足上述正向导通和反向导通要求的均属于本发明实施例的范畴。同时,还针对以下实施例中每种测试电路的控制方法进行说明。
实施例1
如附图2所示,正向导通支路包括二极管,反向导通支路采用MOSFET(如NMOS)、JFET、IGBT等半导体开关器件,通过单个或多个半导体开关器件并联,使反向导通支路具有在1-2μs时间内导通和关断驱动器所产生的最大数kA至数十kA级电流的能力。将正向导通支路和反向导通支路并联后通过调节电阻RS和调节电感LS接入驱动门极和阴极。示例性地,半导体开关器件以NMOS为例,正向导通支路的二极管的正极与NMOS(Negative channel-Metal-Oxide-Semiconductor,N型金属氧化物半导体)NMOS的漏极连接形成第一端点,二极管的负极与NMOS的源极连接形成第二端点,NMOS的门极用于接收控制信号。调节电阻RS的一端与第一端点连接,调节电阻RS的另一端与调节电感LS的一端连接。调节电感LS的另一端和所述第二端点分别为门极接线端和阴极接线端,分别用于接入驱动器的门极和阴极。进一步地,测试电路还包括设置在阴极接线端和门极接线端的电压电流测量单元以及与电压电流测量单元连接的控制系统,用于在测试时监测驱动电路和测试电路的电压电流参数,采集的电压电流参数实时上传到控制系统。
测试电路的控制方法包括:控制驱动器进入开通状态,驱动器将正向电流(即开通电流)注入到二极管中,模拟驱动器开通过程。
当开通过程结束,进入关断过程时,正向导通支路不需要额外的动作。此时需要控制反向导通支路提前(关断动作之前)开通,而后控制驱动器进入关断状态,关断回路电容通过反向导通支路放电,当放电电流达到峰值或放电时间达到预设值时,控制反向导通回路关断。此时即完成一次开通关断循环,等待下一次开通。
具体地,如图6所示,使用测试电路进行IGCT驱动测试的时序步骤包括:
(1)控制驱动器进入开通状态,具体地,通过控制系统控制驱动器的关断回路断开,并控制开通回路导通,可控电源输出正向电流ion,正向电流作为触发电流和维持电流注入到正向导通支路的二极管中。
开通状态(开通过程)包括开通暂态和开通稳态,在开通暂态下,驱动的门阴极电流igk不断上升,上升到一定值后进入开通稳态,电流保持稳定。IGCT驱动在开通过程中电流是上升,出现一个100-200A的峰值,即触发电流,而后衰减到2-10A的维持电流。
(2)驱动器从开通稳态进入关断过程时,正向导通支路不需要额外的动作。通过控制系统,控制反向导通支路提前开通(如图6所示,反向导通支路曲线在关断暂态之前从关断状态变成开通状态,1表示开通,0表示关断);
而后控制驱动器进入关断状态,具体地,控制系统控制驱动器的关断回路导通、开通回路关断,两个动作可以采用控制系统同步发出控制命令而完成。
在关断暂态过程中,关断回路的关断电容通过反向导通支路放电形成放电电流,门阴极电流反向上升,IGCT驱动的关断电容充电电压vCoff下降。
(3)当门阴极电流达到峰值或放电时间达到预设值时,控制反向导通支路关断(1表示开通,0表示关断)。此时即完成一次开通关断循环,等待下一次开通。门阴极电流恢复到0,即关断稳态下,驱动器的关断回路导通且门阴极无电流。
实施例2
如附图3所示,正向导通支路采用二极管。反向导通支路包括单个或多个并联的继电器,具体为采用大电流容量的继电器,即单个大电流容量的继电器或多个大电流容量的继电器并联,以满足反向导通支路具有在μs级时间内导通和关断kA级大电流的能力。将正向导通支路和反向导通支路并联后通过调节电阻RS和调节电感LS接入驱动门阴极。示例性地,二极管的正极与继电器一端连接形成第一端点,二极管的负极与继电器另一端连接形成第二端点。调节电阻RS的一端与第一端点连接,调节电阻RS的另一端与调节电感LS的一端连接。调节电感LS的另一端和所述第二端点分别为阴极接线端和门极接线端,分别用于接入驱动器的门极和阴极。进一步地,测试电路还包括设置在阴极接线端和门极接线端的电压电流测量单元以及与电压电流测量单元连接的控制系统,用于在测试时监测驱动器和测试电路的电压电流参数,采集的电压电流参数实时上传到控制系统。
测试电路的控制方法包括:
控制驱动器进入开通状态,驱动器将触发电流及维持电流注入到二极管中,模拟驱动器开通过程。
当开通过程结束,进入关断过程时,正向导通支路不需要额外的动作。在执行关断动作之前,将反向导通支路的继电器提前开通,控制驱动器进入关断状态,关断回路电容通过反向导通支路放电,当放电电流达到峰值或放电时间达到预设值时,控制驱动器关断回路关断,关断回路进入门极-阴极高阻状态,如门极-阴极之间的电阻>1kΩ,以关断回路中的大电流,当回路中的电流降至0后再控制反向导通支路断开,之后控制驱动器的关断回路开通,驱动器恢复至关断状态。此时即完成一次开通关断循环,等待下一次开通。
具体地,如图7所示,使用测试电路进行IGCT驱动测试的时序步骤包括:
(1)控制驱动器进入开通状态,具体地,通过控制系统控制驱动器的关断回路断开,并控制开通回路导通,可控电源输出正向电流ion,正向电流即触发电流及维持电流注入到二极管中。
开通状态包括开通暂态和开通稳态,在开通暂态下,驱动的门阴极电流igk不断上升,上升到一定值后进入开通稳态,电流保持稳定。
(2)驱动器从开通稳态进入关断过程时,正向导通支路不需要额外的动作。通过控制系统控制反向导通支路提前开通(如图7所示,反向导通支路曲线在关断暂态之前从关断状态变成开通状态,1表示开通,0表示关断);
之后控制驱动器进入关断状态,具体地,控制系统控制驱动器的关断回路导通、开通回路关断,两个动作可以采用控制系统同步发出控制命令而完成。
关断状态包括关断暂态和关断稳态,驱动器关断后,先经过关断暂态再进入关断稳态。
在关断暂态过程中,关断回路的关断电容通过反向导通支路放电形成放电电流,门阴极电流反向上升,IGCT驱动的关断电容充电电压vCoff下降。
(3)当门阴极电流igk达到峰值或放电时间达到预设值时,控制驱动关断回路进入门极-阴极高阻状态,使IGCT驱动进入开通状态,以关断回路中的大电流,当电流降至0后再控制反向导通支路断开,之后控制驱动器的关断回路开通,驱动器恢复至关断状态。此时即完成一次开通关断循环,等待下一次开通。门阴极电流恢复到0,即关断稳态下,驱动器的关断回路导通且门阴极无电流。
在这个过程中,IGCT驱动有两次关断,第一次是进入关断暂态时;第二次是进入关断稳态后,需要从开通状态转入稳定的关断状态。反向导通支路只需要关断一次,就是关断暂态到关断稳态的瞬间。反向导通支路在驱动器第二次关断之前被断开。
反向导通支路采用继电器时,不能直接通过继电器断开来关断大电流,需要先控制关断回路断开,然后控制反向导通支路断开,最后控制关断回路闭合,进入关断稳态。关断回路上的开关为阵列开关。相较于采用半导体开关器件的方式,采用继电器实现测试电路成本低。但是采用半导体开关器件的方式在测试时更接近于驱动器工作工况。
实施例3
如附图4所示,正向导通支路采用可控开通器件晶闸管,反向导通支路可以采用控制开关、继电器或半导体开关器件等实现。示例性地,反向导通支路采用单个或多个并联的半导体开关器件,如MOSFET、JFET、IGBT等或采用单个或多个并联的继电器。将两回路并联后通过调节电阻RS和调节电感LS接入驱动门阴极。反向导通支路以采用MOS(MOSFET的缩写,场效应管)为例,晶闸管的阳极与MOS的漏极连接形成第一端点,晶闸管的阴极与MOS的源极连接形成第二端点,MOS的门极连接控制系统,用于接收控制信号。调节电阻RS的一端与第一端点连接,调节电阻RS的另一端与调节电感LS的一端连接。调节电感LS的另一端和所述第二端点分别为阴极接线端和门极接线端,分别用于接入驱动器的门极和阴极。进一步地,测试电路还包括设置在阴极接线端和门极接线端的电压电流测量单元以及与电压电流测量单元连接的控制系统,用于在测试时监测驱动器和测试电路的电压电流参数,采集的电压电流参数实时上传到控制系统。
测试电路的控制方法包括:当需要驱动器开通过程时,控制正向导通支路开通,控制驱动器进入开通状态,驱动器将正向电流(触发电流及维持电流)注入到正向导通支路的晶闸管中,当开通过程结束,进入关断过程时,控制驱动器的可控电源不再通过正向导通支路给晶闸管开通脉冲,当驱动器停止注入维持电流时晶闸管自然关断。再控制关断回路和测试电路,通过上述实施例的逻辑进行控制以完成关断过程。该实施例中的方向导通支路也可以采用继电器实现,当反向导通支路采用继电器时,关断过程可以根据上述实施例2得到。
具体地,如图8所示,使用测试电路进行IGCT驱动测试的时序步骤包括:
(1)首先控制正向导通支路的晶闸管进入开通状态,再控制驱动器进入开通状态,具体地,通过控制系统控制驱动器的关断回路断开,并控制开通回路导通,可控电源输出正向电流ion,正向电流即触发电流及维持电流注入到晶闸管中。
开通状态包括开通暂态和开通稳态,在开通暂态下,驱动器的门阴极电流igk不断上升,上升到一定值后进入开通稳态,电流保持稳定。
(2)驱动器从开通稳态进入关断过程时,正向导通支路不需要额外的动作。通过控制系统控制反向导通支路提前开通。
之后控制驱动器进入关断状态,具体地,控制系统控制驱动器的关断回路导通、开通回路关断,两个动作可以采用控制系统同步发出控制命令而完成。当驱动器停止注入维持电流时晶闸管自然关断,正向导通支路在关断暂态期间从开通状态自动转为关断状态。
关断状态包括关断暂态和关断稳态,驱动器关断后,先经过关断暂态再进入关断稳态。
在关断暂态过程中,驱动器的关断电容通过反向导通支路放电形成放电电流,门阴极电流igk反向上升,IGCT驱动的关断电容充电电压vCoff下降。
(3)当门阴极电流即放电电流达到峰值或放电时间达到预设值时,控制反向导通支路进入关断状态。此时即完成一次开通关断循环,等待下一次开通。门阴极电流恢复到0,即关断稳态下,驱动器的关断回路导通且门阴极无电流。
实施例4
如附图5所示,正向导通支路采用二极管或可控开通器件晶闸管,反向导通支路采用多个并联支路,每个并联支路包括串联的分段调节电阻、分段调节电感和分段控制开关。示例性地,并联支路包括第一支路、第二支路、第三支路和第四支路。第一支路包括依次串联的第一分段控制开关KS1、第一分段调节电阻RS1和第一分段调节电感LS1。第二支路包括依次串联的第二分段控制开关KS2、第二分段调节电阻RS2和第二分段调节电感LS2。第三支路包括依次串联的第三分段控制开关KS3、第三分段调节电阻RS3和第三分段调节电感LS3。第四支路包括依次串联的第四分段控制开关KS4、第四分段调节电阻RS4和第四分段调节电感LS4。将正向导通支路和反向导通支路并联后通过调节电阻RS和调节电感LS接入驱动器的门阴极。
开通过程与前述实施例1相同,关断过程中通过在不同时刻控制并联支路上的各分段控制开关导通情况(即控制开关的非同步动作)来模拟半导体器件关断时不同阶段对应的外回路特性。不同阶段包括如:换流期间、存储电荷复合阶段、电流下降阶段、拖尾电流阶段。半导体器件实际关断时会存在多个不同阶段,这些不同阶段下的外回路特性(半导体器件所在回路中电阻、电感值)不同,通过反向导通支路的多个并联支路设置,可以在不同时间段组合出不同的电阻、电感值,模拟出半导体器件关断过程中的不同外回路特性。
本发明实施例的测试电路原理简单,容易实现,通过控制正向导通支路、反向导通支路准确模拟半导体驱动器正常工作过程中的开通关断过程,无需使用驱动器配套的半导体器件及压装结构即可进行测试,无需高压测试回路,结构简单,体积小,成本低,不会受到配套的半导体芯片最大关断能力的限制。同时,还可通过开通和关断过程的电压电流波形准确测量驱动换流回路中的杂散电阻和杂散电感。
尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (15)
1.一种半导体器件驱动器的测试电路,其特征在于,包括:正向导通支路、反向导通支路、门极接线端和阴极接线端;
正向导通支路能够正向导通百安培级脉冲电流,且导通期间正向维持低阻态;
反向导通支路能够在μs级时间内反向导通和关断kA级电流,且导通期间反向维持低阻态;
正向导通支路和反向导通支路并联,形成第一端点和第二端点;
第一端点与门极接线端相连接;
第二端点与阴极接线端相连接;
门极接线端和阴极接线端分别用于接入驱动器的门极和阴极;
其中,正向导通是指电流从所述门极接线端经过所述测试电路流向所述阴极接线端,反向导通是指电流从所述阴极接线端经过所述测试电路流向所述门极接线端。
2.根据权利要求1所述的半导体器件驱动器的测试电路,其特征在于,还包括:
调节电阻和/或调节电感;
正向导通支路和反向导通支路并联后与调节电阻和/或调节电感串联。
3.根据权利要求1所述的半导体器件驱动器的测试电路,其特征在于,还包括:
设置在阴极接线端和门极接线端的电压电流测量单元以及与电压电流测量单元连接的控制系统;
电压电流测量单元采集电压电流参数并实时上传到控制系统;
控制系统用于下发控制命令,控制测试电路和驱动器动作。
4.根据权利要求1所述的半导体器件驱动器的测试电路,其特征在于,
驱动器为能够输出正向电流和反向电流的驱动电路。
5.根据权利要求1-4中任一项所述的半导体器件驱动器的测试电路,其特征在于,
所述正向导通支路包括二极管;
所述反向导通支路包括多个并联的半导体开关器件,所述半导体开关器件为MOSFET、JFET或IGBT。
6.根据权利要求5所述的半导体器件驱动器的测试电路,其特征在于,
所述半导体开关器件为NMOS;
所述二极管的正极与NMOS的漏极连接形成所述第一端点;
所述二极管的负极与NMOS的源极连接形成所述第二端点;
NMOS的门极用于接收控制信号。
7.根据权利要求1-4中任一项所述的半导体器件驱动器的测试电路,其特征在于,
所述正向导通支路包括二极管;
所述反向导通支路包括单个大电流容量的继电器或多个大电流容量的继电器并联,以满足反向导通支路具有在μs级时间内导通和关断kA级大电流的能力。
8.根据权利要求1-4中任一项所述的半导体器件驱动器的测试电路,其特征在于,
所述正向导通支路包括晶闸管。
9.根据权利要求8所述的半导体器件驱动器的测试电路,其特征在于,
所述反向导通支路包括多个并联的半导体开关器件,所述半导体开关器件为MOSFET、JFET或IGBT;
所述半导体开关器件为MOS;
所述晶闸管的阳极与MOS的漏极连接形成所述第一端点;
所述晶闸管的阴极与MOS的源极连接形成所述第二端点;
MOS的门极用于接收控制信号。
10.根据权利要求1-4中任一项所述的半导体器件驱动器的测试电路,其特征在于,
正向导通支路包括二极管或可控开通器件晶闸管;
反向导通支路采用多个并联支路,每个并联支路包括串联的分段调节电阻、分段调节电感和分段控制开关。
11.一种半导体器件驱动器的测试电路的控制方法,其特征在于,采用如权利要求1所述的半导体器件驱动器的测试电路模拟驱动器的开通和关断过程,包括:
测试前,驱动器保持关断状态,测试电路的反向导通支路保持阻断状态;
测试开始时,控制测试电路的正向导通支路开通,然后控制驱动器进入开通状态,模拟驱动器的开通暂态过程;
当开通过程结束,需要关断时,控制反向导通支路进入导通状态,再控制驱动进入关断状态,驱动器向反向导通支路注入关断电流;
当关断电流上升到峰值后,控制反向导通支路进入关断状态,将驱动器产生的大电流关断,模拟半导体器件的关断过程。
12.一种半导体器件驱动器的测试电路的控制方法,其特征在于,采用如权利要求5或6所述的半导体器件驱动器的测试电路模拟驱动器的开通和关断过程,包括:
控制驱动器进入开通状态,驱动器将正向电流注入到所述二极管中,模拟驱动器开通过程;
当开通过程结束后,在执行关断动作之前,控制反向导通支路开通;
而后,控制驱动器进入关断状态,驱动器通过反向导通支路放电;
当放电电流达到峰值或放电时间达到预设值时,控制反向导通回路关断。
13.一种半导体器件驱动器的测试电路的控制方法,其特征在于,采用如权利要求7所述的半导体器件驱动器的测试电路模拟驱动器的开通和关断过程,包括:
驱动电路包括并联的关断回路和开通回路;
控制驱动器进入开通状态,驱动器将触发电流及维持电流注入到所述二极管中,模拟驱动器开通过程;
执行关断动作前,控制所述继电器开通;
当所述开通过程结束,进入关断过程时,控制驱动器进入关断状态,关断回路电容通过反向导通支路放电;
当放电电流达到峰值或放电时间达到预设值时,控制驱动器关断回路关断,关断回路进入门极-阴极高阻状态以关断回路中的大电流;
当回路中的电流降至0后再控制反向导通支路断开,之后控制驱动器的关断回路开通,驱动器恢复至关断状态。
14.一种半导体器件驱动器的测试电路的控制方法,其特征在于,采用如权利要求8或9所述的半导体器件驱动器的测试电路模拟驱动器的开通和关断过程,包括:
控制正向导通支路开通,控制驱动器进入开通状态,驱动器将正向电流注入到正向导通支路的晶闸管中,模拟驱动器开通过程;
当开通过程结束,进入关断过程时,控制驱动器停止向正向导通电路注入正向电流,晶闸管自然关断;
执行关断动作前,控制反向导通支路开通;
之后控制驱动器进入关断状态,驱动器的通过反向导通支路放电形成放电电流;
放电电流达到峰值或放电时间达到预设值时,控制反向导通支路进入关断状态。
15.一种半导体器件驱动器的测试电路的控制方法,其特征在于,采用如权利要求10所述的半导体器件驱动器的测试电路模拟驱动器的开通和关断过程,包括:
关断过程中通过在不同时刻控制并联支路上的各分段控制开关导通情况来模拟半导体器件关断时不同阶段对应的外回路特性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111259329.6A CN113702797B (zh) | 2021-10-28 | 2021-10-28 | 一种半导体器件驱动器的测试电路及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111259329.6A CN113702797B (zh) | 2021-10-28 | 2021-10-28 | 一种半导体器件驱动器的测试电路及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113702797A true CN113702797A (zh) | 2021-11-26 |
CN113702797B CN113702797B (zh) | 2022-04-08 |
Family
ID=78647189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111259329.6A Active CN113702797B (zh) | 2021-10-28 | 2021-10-28 | 一种半导体器件驱动器的测试电路及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113702797B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115149939A (zh) * | 2022-09-01 | 2022-10-04 | 清华大学 | 一种分立式高压电子装置及方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09149626A (ja) * | 1995-11-20 | 1997-06-06 | Mitsubishi Heavy Ind Ltd | 半導体スイッチング素子のゲートドライブ装置 |
CN102468837A (zh) * | 2010-11-10 | 2012-05-23 | 英飞凌科技股份有限公司 | Rc-igbt的导通状态检测 |
CN105279339A (zh) * | 2015-11-10 | 2016-01-27 | 中国科学院电工研究所 | 用于电磁干扰仿真分析的igbt模型 |
CN106058888A (zh) * | 2016-07-13 | 2016-10-26 | 三峡大学 | 一种静态无功补偿器的晶闸管软开关投切电路及控制方法 |
CN110830015A (zh) * | 2019-11-08 | 2020-02-21 | 清华大学 | 功率半导体元件的驱动保护电路及其控制方法 |
CN111007375A (zh) * | 2019-11-08 | 2020-04-14 | 清华大学 | 一种功率半导体元件驱动关断功能测试电路及其控制方法 |
-
2021
- 2021-10-28 CN CN202111259329.6A patent/CN113702797B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09149626A (ja) * | 1995-11-20 | 1997-06-06 | Mitsubishi Heavy Ind Ltd | 半導体スイッチング素子のゲートドライブ装置 |
CN102468837A (zh) * | 2010-11-10 | 2012-05-23 | 英飞凌科技股份有限公司 | Rc-igbt的导通状态检测 |
CN105279339A (zh) * | 2015-11-10 | 2016-01-27 | 中国科学院电工研究所 | 用于电磁干扰仿真分析的igbt模型 |
CN106058888A (zh) * | 2016-07-13 | 2016-10-26 | 三峡大学 | 一种静态无功补偿器的晶闸管软开关投切电路及控制方法 |
CN110830015A (zh) * | 2019-11-08 | 2020-02-21 | 清华大学 | 功率半导体元件的驱动保护电路及其控制方法 |
CN111007375A (zh) * | 2019-11-08 | 2020-04-14 | 清华大学 | 一种功率半导体元件驱动关断功能测试电路及其控制方法 |
Non-Patent Citations (2)
Title |
---|
王佳蕊等: "IGCT驱动关断电路及续流回路参数提取", 《中国电机工程学报》 * |
谢路耀等: "IGCT的状态检测与逻辑控制", 《电工技术学报》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115149939A (zh) * | 2022-09-01 | 2022-10-04 | 清华大学 | 一种分立式高压电子装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113702797B (zh) | 2022-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9397658B2 (en) | Gate drive circuit and a method for controlling a power transistor | |
TWI431894B (zh) | 充/放電控制電路、方法及其電池系統 | |
CN113702797B (zh) | 一种半导体器件驱动器的测试电路及其控制方法 | |
CN111610422B (zh) | 多芯片igbt模块键合线缺陷的监测电路及监测方法 | |
Zhou et al. | A gate driver of SiC MOSFET with passive triggered auxiliary transistor in a phase-leg configuration | |
JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
US10116292B2 (en) | IGBT gate driving circuit | |
US20220006451A1 (en) | Power device driving device and driving method | |
CN112147427B (zh) | 功率模块的故障检测方法及故障检测电路 | |
CN111614236A (zh) | 一种基于桥式电路的SiC MOSFET门极辅助电路 | |
US6674243B2 (en) | EL driving circuit, control method and electronic apparatus | |
US6268754B1 (en) | Gate driving circuit for power semiconductor switch | |
Teerakawanich et al. | A new resonant gate driver with bipolar gate voltage and gate energy recovery | |
CN112583267B (zh) | 双向dc-dc变换器及包括其的不间断电源 | |
CN210572594U (zh) | 一种功率器件的老化测试装置 | |
CN114325285A (zh) | 一种具有可调栅压结构的SiC MOSFET重复短路测试方法 | |
KR102552562B1 (ko) | 2개의 dc 그리드들을 커플링하기 위한 디바이스 및 방법 | |
CN114244339A (zh) | 栅极驱动电路和电子装置 | |
CN208581168U (zh) | 一种推挽变换器电路 | |
RU202469U1 (ru) | Электрическая схема управления электромагнитным приводом коммутационного аппарата | |
JPH07212207A (ja) | 方形波定電流発生回路 | |
CN111007375A (zh) | 一种功率半导体元件驱动关断功能测试电路及其控制方法 | |
Wang et al. | Realising SiC MOSFET switching speed control based on a novel series variable-resistance gate driver | |
CN211456988U (zh) | 一种高压脉冲电源的开关驱动电路 | |
CN216117878U (zh) | 一种半导体开关器件测试装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20230103 Address after: 102299 703-1, Floor 7, Building 1, Yard 3, Yingcai South 1st Street, South Future Science City, Beiqijia Town, Changping District, Beijing Patentee after: Beijing Qingneng Xinyan Technology Co.,Ltd. Address before: 100084 Tsinghua Yuan, Beijing, Haidian District Patentee before: TSINGHUA University |
|
TR01 | Transfer of patent right |