CN113688440A - 非易失性存储器装置、电子装置和服务提供方接口 - Google Patents

非易失性存储器装置、电子装置和服务提供方接口 Download PDF

Info

Publication number
CN113688440A
CN113688440A CN202110498504.0A CN202110498504A CN113688440A CN 113688440 A CN113688440 A CN 113688440A CN 202110498504 A CN202110498504 A CN 202110498504A CN 113688440 A CN113688440 A CN 113688440A
Authority
CN
China
Prior art keywords
data
key
memory device
cryptographic key
public key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110498504.0A
Other languages
English (en)
Inventor
金灿镐
边大锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113688440A publication Critical patent/CN113688440A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/80—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in storage media based on magnetic or optical technology, e.g. disks with sectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
    • H04L9/3249—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures using RSA or related signature schemes, e.g. Rabin scheme
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/0825—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using asymmetric-key encryption or public key infrastructure [PKI], e.g. key signature or public key certificates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0863—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving passwords or one-time passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0877—Generation of secret information including derivation or calculation of cryptographic keys or passwords using additional device, e.g. trusted platform module [TPM], smartcard, USB or hardware security module [HSM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/14—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using a plurality of keys or algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3006—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
    • H04L9/302—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters involving the integer factorization problem, e.g. RSA or quadratic sieve [QS] schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

提供一种非易失性存储器装置、电子装置和服务提供方接口。所述非易失性存储器装置包括存储器单元阵列和安全模块，其中，安全模块被配置为：处理包括关于存储在存储器单元阵列中的非易失性存储器装置的信息的第一数据以生成第一密码密钥，处理包括关于存储在存储器单元阵列中的非易失性存储器装置的信息的第二数据以生成第二密码密钥，使用第一密码密钥和第二密码密钥通过公钥密码算法生成公钥和秘密密钥，并且将第一密码密钥、第二密码密钥、公钥和秘密密钥提供给存储器单元阵列，存储器单元阵列被配置为：存储第一密码密钥、第二密码密钥、公钥和秘密密钥，并且公钥被提供给连接到非易失性存储器装置的主机。

Description

非易失性存储器装置、电子装置和服务提供方接口
本申请要求于2020年5月19日提交到韩国知识产权局的第10-2020-0059441号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开总体上涉及非易失性存储器，更具体地，涉及非易失性存储器装置、包括该非易失性存储器装置的电子装置、以及存储公钥和秘密密钥的服务提供方接口。
背景技术
当处理非易失性存储器装置的数据时，诸如由于人工智能(AI)的发展而加速的安全性利用，所以可存在增加存储在非易失性存储器装置中的数据的安全性风险。例如，可存在增加对能够保护个人身份信息(诸如，个体的生物特征信息)的高安全性技术的需求。
可通过Rivest Shamir Adleman(RSA)算法生成RSA密码，以在公钥密码系统中使用。RSA算法能够执行数字签名计算。
发明内容
本公开的实施例可提供具有高安全性的非易失性存储器装置。本公开的实施例可提供具有高安全性的电子装置。本公开的实施例可提供以高安全性向电子装置发送数据和从电子装置接收数据的服务提供方接口。
然而，本公开的实施例不限于在此阐述的那些实施例。通过参考下面给出的本公开的具体实施方式，本公开的以上和其他实施例对于本公开所属领域的普通技术人员将变得更清楚。
示例性实施例非易失性存储器装置使用公钥/私钥密码术(诸如，但不限于RivestShamir Adleman(RSA)密码)来保护存储在非易失性存储器装置的数据。其他实施例的具体细节包括在具体实施方式和附图中。
根据本公开的实施例，提供一种非易失性存储器装置，所述非易失性存储器装置包括存储器单元阵列和安全模块，其中，安全模块被配置为：处理包括关于存储在存储器单元阵列中的非易失性存储器装置的信息的第一数据以生成第一密码密钥，处理包括关于存储在存储器单元阵列中的非易失性存储器装置的信息的第二数据以生成第二密码密钥，使用第一密码密钥和第二密码密钥通过RSA算法生成公钥和秘密密钥，并且将第一密码密钥、第二密码密钥、公钥和秘密密钥提供给存储器单元阵列，其中，存储器单元阵列被配置为：存储第一密码密钥、第二密码密钥、公钥和秘密密钥，第二数据与第一数据不同，第一密码密钥的值和第二密码密钥的值是素数，并且公钥被提供给连接到非易失性存储器装置的主机。
根据本发明的实施例，提供一种电子装置，所述电子装置包括：第一存储器装置，包括第一存储器单元阵列；以及第二存储装置，包括第二存储器单元阵列，其中，第一存储器装置被配置为：将包括关于第一存储器装置的信息的第一数据和第二数据存储在第一存储器单元阵列中，第二存储器装置被配置为：将包括关于第二存储器装置的信息的第三数据和第四数据存储在第二存储器单元阵列中，第一数据至第四数据彼此不同，第一存储器装置被配置为：处理第一数据以生成第一密码密钥，处理第二数据以生成第二密码密钥，第一密码密钥的值和第二密码密钥的值是素数，使用第一密码密钥和第二密码密钥通过RSA算法生成第一公钥和第一私钥，并且将第一密码密钥、第二密码密钥、第一公钥和第一私钥存储在第一存储器单元阵列中，第二存储器装置被配置为：处理第三数据以生成第三密码密钥，处理第四数据以生成第四密码密钥，第三密码密钥的值和第四密码密钥的值是素数，使用第三密码密钥和第四密码密钥通过RSA算法生成第二公钥和第二私钥，并且将第三密码密钥、第四密码密钥、第二公钥和第二私钥存储在第二存储器单元阵列中，并且第一密码密钥至第四密码密钥彼此不同，第一公钥和第二公钥彼此不同，并且第一私钥和第二私钥彼此不同。
根据本公开的实施例，提供一种服务提供方接口，所述服务提供方接口包括：解密电路；加密电路；接收器，被配置为从电子装置接收第一信号；以及发射器，被配置为将第二信号提供给电子装置，其中，第一信号包括使用电子装置的秘密密钥生成的加密数据，使用电子装置的第一密码密钥和第二密码密钥通过RSA算法，秘密密钥与公钥一起被生成，第一密码密钥通过处理包括关于包括在电子装置中的存储器装置的信息的第一数据来生成，第二密码密钥通过处理与第一数据不同并且包括关于包括在电子装置中的存储器装置的信息的第二数据来生成，并且解密电路被配置为：对加密数据进行解密。
所述非易失性存储器装置还可包括：加密电路，被配置为：使用秘密密钥对存储在存储器单元阵列中的数据进行加密来获得加密数据，并将所述加密数据提供给主机。
所述非易失性存储器装置还可包括：解密电路，被配置为：使用提供给主机的公钥对提供给主机的所述加密数据进行解密。
所述非易失性存储器装置还可包括：加密电路，被配置为：使用提供给主机的公钥对从主机提供的数据进行加密来获得加密数据。
所述非易失性存储器装置还可包括：解密电路，被配置为：使用秘密密钥来对所述加密数据进行解密。
附图说明
通过参照附图详细描述本公开的示例性实施例，本公开的以上和其他实施例将变得更清楚，其中：
图1是用于解释根据本公开的实施例的电子装置的框图；
图2是用于解释图1的半导体装置的框图；
图3是用于解释图2的存储器块的示图；
图4是用于解释根据实施例的半导体装置的密码密钥生成的框图；
图5是用于解释根据实施例的半导体装置的密码密钥生成的示意数据图；
图6是用于解释根据实施例的半导体装置的密码密钥生成的流程图；
图7是用于解释根据实施例的半导体装置的密码密钥生成的框图；
图8是用于解释根据实施例的电子装置的框图；
图9是用于解释根据本公开的实施例的电子装置的框图；
图10是用于解释图9的电子装置的数据传送的流程图；
图11是用于解释根据实施例的电子装置的框图；
图12是用于解释图11的电子装置的数据传送的流程图；
图13是用于解释根据本公开的实施例的通信系统的框图；
图14是用于解释根据本公开的实施例的通信系统的框图；
图15是用于解释根据本公开的实施例的通信系统的框图；以及
图16是根据实施例的非易失性存储器装置的截面图的布局图。
具体实施方式
在下文中，将参照附图解释根据本公开的实施例。将参照图1至图7解释包括半导体装置100的电子装置1。
图1用于解释根据本公开的实施例的电子装置。图2用于解释图1的半导体装置。图3用于解释图2的存储器块。
根据本公开的实施例的电子装置1可包括半导体装置100和存储器控制器200。半导体装置100可包括安全模块170。
电子装置1可被实现为例如但不限于，智能卡、安全数字(SD)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、嵌入式多芯片封装(eMCP)、完美页NAND(perfect page NAND，PNN)、通用闪存(UFS)、USB闪存驱动器、固态驱动器(SSD)、嵌入式SSD(eSSD)等。例如，电子装置1可以是数字相机、数字摄像机、移动电话或平板计算机或包括数字相机、数字摄像机、移动电话或平板计算机。
尽管半导体装置100可包括例如NAND闪存、垂直NAND(VNAND)、NOR闪存、电阻式存储器(诸如，电阻式随机存取存储器(RRAM))、相变存储器(PRAM)、磁阻式随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)等，但是实施例不限于这些示例。
存储器控制器200通常控制半导体装置100的操作。存储器控制器200解释从主机提供的命令，并且可根据解释结果控制半导体装置100的操作来例如执行编程操作、读取操作、擦除操作等。
在下文中，将通过将以半导体装置100作为垂直NAND闪存(VNAND)为例来描述本公开。然而，根据本公开的实施例不限于这样的示例。也就是说，根据本公开的实施例可应用于上述非易失性存储器类型的任何组合，而不限于此。
参照图2，半导体装置100可包括电压生成器110、地址解码器130、输入/输出(I/O)电路140、控制器150、存储器单元阵列160和安全模块170。
电压生成器110可使用电源电压VCC生成操作半导体装置100所需的操作电压Vg。尽管操作电压Vg的示例可包括编程电压、通过电压、读取电压、读取通过电压、验证电压、擦除电压、共源极线电压、阱电压等，但是实施例不限于此。
电压生成器110可对设置在存储器单元阵列160中的存储器单元中的新数据进行编程，读取存储在存储器单元中的数据，或生成擦除存储在存储器单元中的数据所需的字线电压。
地址解码器130可响应于地址ADDR而选择存储器单元阵列160的存储器块(例如，161和/或162)。此外，地址解码器130可通过多条字线WL、至少一条串选择线SSL和至少一条地选择线GSL连接到存储器单元阵列160。
地址解码器130可响应于地址ADDR使用解码的行地址来选择字线WL、串选择线SSL和地选择线GSL。此外，地址解码器130可响应于地址ADDR对输入地址之中的列地址进行解码。解码的列地址可被发送到I/O电路140。在一个实施例中，地址解码器130可包括行解码器、列解码器、地址缓冲器等。
I/O电路140可通过位线BL连接到存储器单元阵列160。I/O电路140可从地址解码器130接收解码的列地址。I/O电路140可使用解码的列地址从多条位线选择位线BL。
I/O电路140可包括页缓冲器141，在半导体装置100执行编程操作时，页缓冲器141存储将被编程的数据，或者在读取操被执行作时，页缓冲器141存储读取的数据。这里，页缓冲器141可包括多个锁存器，但不限于此。
在编程操作时，存储在页缓冲器141中的数据可通过位线BL被编程到与选择的存储器块对应的页中。从与在读取操作时选择的存储器块对应的页读取的数据可通过位线BL被存储在页缓冲器141中。
控制器150可控制半导体装置100的全部操作(诸如，编程操作、读取操作、擦除操作等)。具体地，控制器150可在半导体装置100操作时控制电压生成器110、地址解码器130和I/O电路140的操作。控制器150可响应于从外部输入的控制信号CTRL或命令信号CMD而进行操作。尽管附图仅示出控制器150控制电压生成器110、地址解码器130和I/O电路140的操作的配置，但是实施例不限于此。如果需要，半导体装置100可包括除了示出的组件之外的更多组件，其中，控制器150控制这些组件的全部操作。
存储器单元阵列160可连接到地址解码器130和I/O电路140。存储器单元阵列160可包括存储器块161和安全存储器块162。地址解码器130可通过字线WL、串选择线SSL和地选择线GSL连接到存储器块161和安全存储器块162。I/O电路140可通过位线BL连接到存储器块161和安全存储器块162。
存储器单元阵列160可具有三维存储器阵列结构。例如，存储器块161和安全存储器块162可具有三维阵列结构。存储器块161和安全存储器块162可包括沿第一方向和与第一方向不同的第二方向布置在基底上并且在与由第一方向和第二方向形成的平面垂直的第三方向上布置的三维结构的多个串。这里，多个串中的每个串可包括串联连接在位线BL与共同源极线之间的至少一个串选择晶体管、多个存储器单元以及至少一个接地选择晶体管。此处，多个存储器单元中的每个可存储至少一个位。在一个实施例中，至少一个虚设单元可包括在至少一个串选择晶体管与多个存储器单元之间。在一个实施例中，至少一个虚设单元可被包括在多个存储器单元与至少一个接地选择晶体管之间。
参照图3，存储器块161可在与基底SUB垂直的方向上形成。尽管在附图中仅具体示出存储器块161，但是根据本公开的实施例不限于此，并且安全存储器块162也可具有如图3所示的形式。例如，可在基底SUB中形成包含杂质的n+掺杂区186。这样的掺杂区186可用作共源极线。
栅电极185和绝缘膜184可交替地堆叠在基底SUB上。数据存储膜181可形成在每个栅电极185与每个绝缘膜184之间。
柱188可垂直地穿透栅电极185和绝缘膜184。柱188可形成为所示出的V形。柱188可穿透栅电极185和绝缘膜184，并连接到基底SUB。柱188的内部是可由绝缘材料(诸如，氧化硅)制成的充电介电质图案183。柱的外部是可由沟道半导体制成的垂直有源图案182。
存储器块161的栅电极185或安全存储器块162的类似物可连接到地选择线GSL、多条字线WL1至WL8和串选择线SSL。垂直有源图案182可通过位线接触件BC连接到多条位线BL1至BL3。在图3中，尽管存储器块161被示出为具有八条字线WL1至WL8和三条位线BL1至BL3，但是实施例不限于此。
再次参照图2，尽管安全模块170可连接到I/O电路140和控制器150，但是根据本公开的实施例不限于此。例如，安全模块170可包括在控制器150中，并且安全模块170的功能可由控制器150实现。
在一个示例中，安全模块170的功能可由存储器控制器(诸如，图1的存储器控制器200)来实现。安全模块170可通过如下所述的方法从存储器单元阵列160读取数据以生成密码密钥(password key)、公钥和至少一个私钥(或称为，秘密密钥)。安全模块170可将生成的密码密钥、公钥和秘密密钥存储在存储器单元阵列160中(诸如，存储在安全存储器块162中)。安全模块170可仅将公钥提供给主机，并且不需要将密码密钥或秘密密钥提供给主机。
主机可访问存储器单元阵列160。例如，主机HOST可访问存储器块161和安全存储器块162。存储器块161可通过从主机HOST提供的通用访问命令被访问。安全存储器块162可通过从主机HOST提供的安全访问命令被访问。
存储器块161可存储意在由主机HOST写入或读取的数据。安全存储器块162可存储与半导体装置100的安全性相关的数据。例如，如下所述，安全存储器块162可存储密码密钥、公钥和秘密密钥的数据。
主机HOST不能使用通用访问命令访问存储在安全存储器块162中的数据。也就是说，存储在安全存储器块162中的数据不从安全模块170的外部被访问，并且甚至不被主机HOST访问。
在下文中，将参照图4至图7解释生成半导体装置100的密码密钥p和q、秘密密钥SK和公钥PK的方法。
图4用于解释根据实施例的半导体装置的密码密钥生成。图5用于解释根据实施例的半导体装置的密码密钥生成。图6用于解释根据实施例的半导体装置的密码密钥生成。图7用于解释根据实施例的半导体装置的密码密钥生成。
参照图4，存储器单元阵列160和安全模块170可发送和接收数据(a、b、p、q、SK和PK)。例如，存储在安全存储器块162中的第一数据a和第二数据b可被提供给安全模块170。安全模块170可向存储器单元阵列160提供第一密码密钥p、第二密码密钥q、秘密密钥SK和公钥PK。
在一个实施例中，安全存储器块162可存储第一数据a、第二数据b以及生成的第一密码密钥p、生成的第二密码密钥q、生成的秘密密钥SK和生成的公钥PK。然而，根据本公开的实施例不限于此。例如，公钥PK也可被存储在存储器块161中。
第一数据a可包括包含半导体装置100的生产信息的唯一标识(ID)数据。唯一ID数据可对应于对于每个半导体装置100不同的唯一信息。例如，唯一ID数据可包括或基于其中制造半导体装置100的晶片厂的编号、晶片的编号、晶片测试时间以及任意编号。第一数据a被存储在安全存储器块162中，并且可不通过主机HOST的通用访问命令被访问。也就是说，第一数据a不被从外部访问。
第二数据b可包括包含关于半导体装置100的操作特性的信息的直流(DC)微调(trim)数据。DC微调数据可对应于对于每个半导体装置100不同的唯一信息。例如，DC微调数据用于匹配每个半导体装置100的操作特性，并且对于每个半导体装置100可不同。DC微调数据可不向外部公开或者从外部被访问。第二数据b被存储在安全存储器块162中，并且可不通过主机HOST的通用访问命令被访问。也就是说，第二数据b不被从外部访问。因此，可提供具有高的安全性的半导体装置100。
第一数据a和第二数据b不限于上述数据，并且可包括代替这样的数据或除了这样的数据之外的其他数据。也就是说，第一数据a和第二数据b可包括基于半导体装置100的唯一信息的数据，该数据被存储在安全存储器块162中并且不被从外部访问。
参照图5和图6，安全模块170可分别使用从存储器单元阵列160提供的第一数据a和第二数据b来生成第一密码密钥p和第二密码密钥q。
在功能框S190，安全模块170可将数据插入原始数据中或将数据与原始数据级联以生成密码密钥，但不限于此。例如，安全模块170可将数据x1插入到第一数据a中以生成第一密码密钥p。数据x1可以是包括包含任意随机数的m个位的数据。例如，安全模块170可将数据x2插入到第二数据b中以生成第二密码密钥q。数据x2可以是包括包含任意随机数的n个位的数据。这里，m和n可以是1或更大的自然数。在可选的实施例中，插入的数据值可以是唯一的加盐值(salt value)，并且每个相应的密码密钥可由哈希函数基于相应的插入的数据和相应的原始数据生成。
在判定框S191，安全模块170可确定通过上述处理生成的密码密钥的值是否是素数。这里，素数是除了1与其自身之外不能被任何其他数整除的大于1的正整数。例如，素数可以是2、3、5、7、11、13等。安全模块170可确定第一密码密钥p的值是否是素数。安全模块170可确定第二密码密钥q的值是否也是素数。这里，第一密码密钥p的值和第二密码密钥q的值可彼此不同。
当在判定框S191-Y的肯定或“是”分支，相应的密码密钥p或q的值被确定为素数时，安全模块可将分别生成的第一密码密钥p或第二密码密钥q提供给存储器单元阵列160。在功能框S192，提供给存储器单元阵列160的第一密码密钥p和第二密码密钥q可被存储在安全存储器块162中。
当在判定框S191-N的否定或“否”分支，相应的密码密钥p或q的值被确定为非素数时，在功能框S193，安全模块可插入与插入到第一数据a中的数据不同的数据x1，或者可插入与插入到第二数据b中的数据不同的数据x2，以生成新的密码密钥，并且控制被传递回判定框S191。这使得可在判定框S191确定新生成的第一密码密钥p和/或第二密码密钥q是否是素数。
其中生成的密码密钥的值是素数的第一密码密钥p和第二密码密钥q均可被临时地(优选地，一次一个地)存储在安全模块170中。例如，第一密码密钥p或第二密码密钥q可被存储在易失性存储器装置(诸如，动态随机存取存储器(DRAM))中。然而，根据本公开的实施例不限于此，并且第一密码密钥和第二密码密钥可被存储在同样不能从外部访问的另一存储器装置中。
参照图7，安全模块170可包括密钥生成模块171。然而，根据本公开的实施例不限于此，并且可通过半导体装置100的另一配置来实现。
密钥生成模块171可分别使用第一密码密钥p和第二密码密钥q来生成秘密密钥SK和公钥PK。尽管密钥生成模块171可使用公钥密码术或非对称密码术算法(诸如，RivestShamir Adleman(RSA)算法)来生成秘密密钥SK和公钥PK，但是根据本公开的实施例不限于此，例如，用于生成秘密密钥SK和公钥PK的算法可包括对称密钥算法(诸如，数据加密标准(DES)算法和/或高级加密标准(AES)算法)。
下面将描述使用第一密码密钥p和第二密码密钥q生成秘密密钥SK和公钥PK的方法。然而，该方法仅是示例，并且根据本公开的实施例不限于此，并且可包括其他的第一密码密钥p生成方法、第二密码密钥q生成方法、秘密密钥SK生成方法和公钥PK生成方法。
第一密码密钥p的值和第二密码密钥q的值可以是素数。出于通过示例进行描述的目的，可假设第一密码密钥p的值是13，第二密码密钥q的值是11。公钥PK可例如通过将第一密码密钥p乘以第二密码密钥q来生成。例如，公钥PK的值可以是通过将13乘以11获得的143。
可选地，可通过等式1获得Φ(PK)。
<等式1>
Φ(PK)＝(p-1)×(q-1)
例如，
Figure BDA0003055463590000101
可以是(13-1)×(11-1)＝12×10＝120。
Figure BDA0003055463590000102
表示公钥PK的函数。
可获得小于
Figure BDA0003055463590000103
并且与
Figure BDA0003055463590000104
是相对质数、互质数或互质的自然数e。例如，可获得大于1、小于120并且与120互质的自然数e。出于通过示例进行描述的目的，e可以是23。
可选择满足等式2的d。这里，
Figure BDA0003055463590000105
表示当e×d除以
Figure BDA0003055463590000106
时，获得余数1。
<等式2>
Figure BDA0003055463590000107
出于通过示例进行描述的目的，满足23×d≡1(mod 120)并且1<d<120的数字47可被选择为d。也就是说，d可以是47。
{PK，e}可以是公钥，{PK，d}可以是秘密密钥。例如，通过上述处理生成的公钥可以是{143，23}，并且秘密密钥可以是{143，47}。
公钥PK可包括{PK，e}，秘密密钥SK可包括{PK，d}。然而，根据本公开的实施例不限于此，公钥PK和秘密密钥SK可具有其他值。
在一个实施例中，生成的公钥PK和秘密密钥SK可被存储在存储器单元阵列160中。公钥PK和生成的秘密密钥SK可不被存储在半导体装置100的除了存储器单元阵列160之外的组件中。例如，可从安全模块170删除公钥PK和秘密密钥SK。公钥PK和秘密密钥SK可被存储在安全存储器块162中。
在一个实施例中，公钥PK可被存储在存储器块161中。公钥PK可被主机HOST访问并被提供给主机。
密码密钥(诸如，第一密码密钥p和第二密码密钥q)使用半导体装置100的唯一数据(诸如，以唯一ID数据和DC微调数据为例，但不限于此)生成，公钥PK和秘密密钥SK使用相应的密码密钥通过RSA算法生成，并且第一密码密钥p、第二密码密钥q、公钥PK和秘密密钥SK被存储在存储器单元阵列160(诸如，用于存储公钥PK的存储器块161和用于存储第一密码密钥p、第二密码密钥q和秘密密钥SK的安全存储器块162)中，从而将密码密钥和秘密密钥存储在无论是主机HOST还是任何其他外部系统或装置都不能从外部访问的位置。因此，可提供具有高安全性加密的半导体装置100。
例如，即使外部组件(诸如，主机HOST)知道第一密码密钥p、第二密码密钥q和公钥PK中的一个，但是因为通过对大的值的素数进行因式分解来猜测SK而得到秘密密钥SK将花费很长时间和大量处理资源，所以半导体装置100的安全性可被保持。
图8用于解释根据实施例的电子装置。为了便于解释，可更简要地解释或省略使用图1至图7解释的内容的重复部分。
参照图8，电子装置2可包括存储器控制器200、半导体装置100、半导体装置101和半导体装置102。尽管半导体装置101和半导体装置102可具有与使用图1至图7解释的半导体装置100相同的结构，但是根据本公开的实施例不限于此，并且半导体装置101和半导体装置102可具有彼此不同的结构。
存储器控制器200可包括安全模块210。安全模块210可与使用图4描述的安全模块170基本相同。尽管安全模块210被示出为包括在存储器控制器200中，但是根据本公开的实施例不限于此，并且安全模块210可通过包括在半导体装置100、半导体装置101和/或半导体装置102中的每个或任何一个中来实现。
在一个实施例中，半导体装置100可存储包括关于半导体装置100的信息的第一数据a1和第二数据b1。半导体装置101可储存包括关于半导体装置101的信息的第一数据a2和第二数据b2。半导体装置102可储存包括关于半导体装置102的信息的第一数据a3和第二数据b3。第一数据a1、第二数据b1、第一数据a2、第二数据b2、第一数据a3和第二数据b3可具有彼此不同的值。
半导体装置100可向存储器控制器200提供第一数据a1和第二数据b1。半导体装置101可向存储器控制器200提供第一数据a2和第二数据b2。半导体装置102可向存储器控制器200提供第一数据a3和第二数据b3。
安全模块210可使用提供的第一数据a1和第二数据b1来生成第一密码密钥p1、第二密码密钥q1、秘密密钥SK1和公钥PK1。安全模块210可使用提供的第一数据a2和第二数据b2来生成第一密码密钥p2、第二密码密钥q2、秘密密钥SK2和公钥PK2。安全模块210可使用提供的第一数据a3和第二数据b3来生成第一密码密钥p3、第二密码密钥q3、秘密密钥SK3和公钥PK3。
半导体装置100可存储从存储器控制器200提供的第一密码密钥p1、第二密码密钥q1、秘密密钥SK1和公钥PK1。半导体装置101可存储从存储器控制器200提供的第一密码密钥p2、第二密码密钥q2、秘密密钥SK2和公钥PK2。半导体装置102可存储从存储器控制器200提供的第一密码密钥p3、第二密码密钥q3、秘密密钥SK3和公钥PK3。公钥PK1、公钥PK2和公钥PK3可被提供给主机HOST。
存储在半导体装置100中的第一密码密钥p1和第二密码密钥q1、存储在半导体装置101中的第一密码密钥p2和第二密码密钥q2以及存储在半导体装置102中的第一密码密钥p3和第二密码密钥q3可具有彼此不同的值。
存储在半导体装置100中的秘密密钥SK1、存储在半导体装置101中的秘密密钥SK2以及存储在半导体装置102中的秘密密钥SK3可具有彼此不同的值。
存储在半导体装置100中的公钥PK1、存储在半导体装置101中的公钥PK2以及存储在半导体装置102中的公钥PK3可具有彼此不同的值。
半导体装置100、半导体装置101和半导体装置102具有彼此不同的密码密钥，并且当从外部访问时，由于需要使用不同的密码密钥访问每个半导体装置，因此具有高安全性的电子装置2可被提供。
在下文中，将参照图9和图10解释包括半导体装置100的电子装置3。
图9用于解释根据本公开的实施例的电子装置。图10用于解释图9的电子装置的数据传送。为了便于解释，可简要解释或省略使用图1至图7解释的内容的重复部分。
参照图9和图10，电子装置3可包括半导体装置100、加密电路300和解密电路400。尽管图9示出半导体装置100被分为加密电路300和解密电路400，但是根据本公开的实施例不限于此。例如，半导体装置100可包括加密电路300，半导体装置100可包括解密电路400，或者半导体装置100可包括加密电路300和解密电路400两者。
在图10的功能框S310，图9的半导体装置100可将明文数据(plain data)m和秘密密钥SK提供给图9的加密电路300。例如，半导体装置100可将存储在存储器块161中的明文数据m提供给加密电路300。例如，半导体装置100可将存储在安全存储器块162中的秘密密钥SK提供给加密电路300。
在功能框S311，加密电路300可使用明文数据m和秘密密钥SK生成加密数据c。例如，加密电路300可使用通过使用作为素数的第一密码密钥p和第二密码密钥q经由RSA算法生成的秘密密钥SK和将被传送的明文数据m，来生成包括加密内容的加密数据c。
在功能框S312，可将加密数据c和公钥PK提供给解密电路400。例如，加密电路300可将生成的加密数据c提供给解密电路400。例如，半导体装置100可将存储在存储器块161或安全存储器块162中的公钥PK提供给解密电路400。
在功能框S313，解密电路400可使用加密数据c和公钥PK生成明文数据m’。例如，解密电路400可通过使用公开的公钥PK对发送的加密数据c进行解密来生成明文数据m’。尽管明文数据m可与明文数据m’相同，但是实施例不限于此。解密后的明文数据m’可从解密电路400被传送到主机HOST。主机HOST可知道作为加密数据c从半导体装置100被安全地传送到解密电路400的解密后的明文数据m’，并且具有高安全性的电子装置3可被提供。
在下文中，将参照图11和图12解释包括半导体装置100的电子装置4。
图11用于解释根据实施例的电子装置。图12用于解释图11的电子装置的数据传送。为了便于解释，可简要解释或省略使用图1至图7解释的内容的重复部分。
参照图11和图12，电子装置4可包括半导体装置100、加密电路300和解密电路400。尽管图11示出半导体装置100与加密电路300和解密电路400分开，但是根据本公开的实施例不限于此。例如，半导体装置100可包括加密电路300，半导体装置100可包括解密电路400，或者半导体装置100可包括加密电路300和解密电路400两者。
在功能框S320，可向加密电路300提供明文数据m和公钥PK。例如，主机HOST可将明文数据m提供给加密电路300。例如，半导体装置100可将存储在存储器块161或安全存储器块162中的公钥PK提供给加密电路300。
在功能框S321，加密电路300可使用提供的明文数据m和公钥PK来生成加密数据c。例如，加密电路300可使用公钥PK和将从主机传送的明文数据m来生成包括加密内容的加密数据c。
在功能框S322，可向解密电路400提供加密数据c和秘密密钥SK。例如，加密电路300可将生成的加密数据c提供给解密电路400。例如，半导体装置100可向解密电路400提供存储在安全存储器块162中的秘密密钥SK。
在功能框S323，解密电路400可使用加密数据c和秘密密钥SK生成明文数据m’。例如，解密电路400通过使用对外部保密的秘密密钥SK对传送的加密数据c进行解密来生成明文数据m’。尽管明文数据m可与明文数据m’相同，但是实施例不限于此。解密后的明文数据m’可从解密电路400被传送到半导体装置100。结果，由于秘密密钥SK被存储在半导体装置100中，所以即使另一个人知道加密数据c，也不能仅使用公钥PK进行解密，因此具有高安全性的电子装置4可被提供。
在下文中，将参照图13解释包括电子装置1的通信系统5。
图13用于解释根据本公开的实施例的通信系统。为了便于解释，可简要解释或省略使用图1至图7解释的内容的重复部分。
参照图13，通信系统5可包括电子装置1、基站600和服务提供方接口(serviceprovider interface)700。
在一个实施例中，电子装置1可包括半导体装置100、加密电路300和通信模块500。半导体装置100可与使用图1至图7解释的半导体装置100相同。
加密电路300可使用从半导体装置100提供的秘密密钥SK和明文数据m来生成加密数据c。加密电路300可将生成的加密数据c提供给通信模块500。
通信模块500可执行用于通过无线信道发送和接收信号的功能。例如，通信模块500可根据系统的物理层标准执行基带信号与位行(bit row)之间的转换功能。另外，通信模块500可将基带信号上转换为RF频带信号，通过天线发送RF频带信号，并且将通过天线接收的RF频带信号下转换为基带信号。例如，通信模块500可包括发送滤波器、接收滤波器、放大器、混频器、振荡器、数模转换器(DAC)、模数转换器(ADC)等。
通信模块500可包括不同的通信模块以处理不同频带的信号。此外，通信模块500可包括多个通信模块，以支持彼此不同的多种无线访问技术。例如，不同的无线访问技术可包括：蓝牙
Figure BDA0003055463590000151
低功耗(BLE)、无线保真(WiFiTM)、WiGig(WiFi千兆字节)、蜂窝网络(诸如，长期演进(LTE))等。此外，不同的频带可包括超高频(SHF)(例如，2.5GHz、5GHz)频带和毫米波(例如，60GHz)频带。
通信模块500可通过上述处理对接收的加密数据c进行转换，并将信号发送到基站600。
根据实施例的基站600具有作为与电子装置1直接通信的网络的终端节点的含义。在一些情况下，在本申请中解释为由基站执行的特定操作可由基站的上层节点执行。也就是说，在由包括基站的大量网络节点组成的网络中为了与终端(诸如，电子装置1)通信而执行的各种操作可由基站或除基站之外的另一网络节点执行。基站可使用诸如路侧单元(RSU)、固定站、基站(BS)、节点B、演进节点B(eNB)、基站收发器系统(BTS)、接入点(AP)、MeNB(宏eNB)和/或辅助eNB(SeNB)的术语来替换。
根据实施例的基站600可包括通信模块610、网络通信模块620、计算模块630和服务器640。
通信模块610的功能和配置可与电子装置1的通信模块500的功能和配置相同或相似。基站600的通信模块610的解释可使用电子装置1的通信模块500的解释替换。通信模块610可接收从电子装置1的通信模块500发送的加密数据c。通信模块610可在通信协议之间对发送的加密数据c进行转换并将发送的加密数据c提供给网络通信模块620。
计算模块630可包括各种类型的硬件、处理器、加速器和/或软件，并且可包括硬件加速器(诸如，CPU或GPU作为示例)。上述硬件可执行加法、乘法、移位、异或(XOR)、与(AND)、或(OR)、或非(NOR)和与非(NAND)，另外，上述硬件还可对RSA和ECC公钥执行计算(如，模块化计算(诸如，模块化加法和模块化乘法))。
服务器640可以以移动边缘计算方式处理数据。移动边缘计算还可应用于4G和5G环境，并且不限于此。移动边缘计算可在一个边缘执行基站600上的计算，以将服务提供给电子装置1。例如，服务器640可存储数据(诸如，加密数据c)。
网络通信模块620可将数据发送到服务提供方接口700。例如，网络通信模块620可将从通信模块610提供的加密数据c发送到服务提供方接口700。
根据实施例的服务提供方接口700可包括解密电路400和数据库710。
解密电路400可包括各种类型的硬件、处理器、加速器和/或软件，并且可包括硬件加速器(诸如，CPU或GPU作为示例)。上述硬件可执行加法、乘法、移位、XOR、AND、OR、NOR和NAND，另外，上述硬件还可对RSA和ECC公钥执行计算(如，模块化计算(诸如，模块化加法和模块化乘法))。
数据库710可存储从电子装置1提供的公钥PK并使从电子装置1提供的公钥PK保持注册。数据库710可将公钥PK提供给解密电路400。
服务提供方接口700可通过包括在服务提供方接口700中的发送器和接收器，将信号发送到网络通信模块620并从网络通信模块620接收信号。
解密电路400可使用公钥PK对加密数据c进行解密。服务提供方接口700可将解密后的明文数据m’提供给数据库710以进行存储。从电子装置1提供的加密数据c使用公钥PK被确认，并且服务提供方接口700可确认加密数据c是从电子装置1发送的信号。因此，具有高安全性的通信系统5可被提供。
在下文中，将参照图14解释包括电子装置1的通信系统6。
图14用于解释根据本公开的实施例的通信系统。为了便于解释，可简要解释或省略使用图1至图7和图13解释的内容的重复部分。
参照图14，通信系统6可包括电子装置1、基站600和服务提供方接口700。在一个实施例中，电子装置1可包括解密电路400，服务提供方接口700可包括加密电路300。从电子装置1提供的公钥PK可被存储在数据库710中。
在一个实施例中，数据库710可向加密电路300提供公钥PK和明文数据m。加密电路300可使用公钥PK和明文数据m来生成加密数据c。也就是说，加密电路300可使用公钥PK将待发送的明文数据m转换为加密数据c。服务提供方接口700的加密电路300可将加密数据c提供给基站600。
在一个实施例中，可向基站600的网络通信模块620提供来自服务提供方接口700的加密数据c。网络通信模块620可将加密数据c传送到通信模块610。通信模块610可将可通过对加密数据c进行转换获得的信号发送到电子装置1。
在一个实施例中，电子装置1的通信模块500可传送从基站600发送的信号以生成加密数据c。通信模块500可将加密数据c传送到解密电路400。解密电路400可使用从通信模块500提供的加密数据c和从半导体装置100(例如，以从图2的安全存储器块162为例)提供的秘密密钥SK来生成明文数据m’。也就是说，解密电路400可使用秘密密钥SK对加密数据c进行解密。
解密电路400可通过使用秘密密钥SK对从服务提供方接口700最终提供的加密数据c进行解密来恢复明文数据m’。电子装置1可使用内置的秘密密钥SK来恢复加密后的数据。然而，即使包括基站600的第三方在中间知道加密数据c，仅通过知道公钥PK来知道明文数据m’的内容也是不可行的。因此，具有高安全性的通信系统6可被提供。
在下文中，将参照图15解释包括电子装置1和数据中心3000的通信系统7。
图15用于解释根据本公开的实施例的通信系统。为了便于解释，可简要解释或省略使用图1至图7、图13和图14解释的内容的重复部分。
参照图15，通信系统7可包括电子装置1和数据中心3000。
在一个实施例中，电子装置1可包括如图1至图7、图13和图14中所解释的半导体装置100、通信模块500、加密电路300和解密电路400。加密电路300可使用秘密密钥SK和明文数据m生成加密数据c，并且可将加密数据c发送到通信模块500。通信模块500可通过天线将生成的加密数据c发送到外部。解密电路400可通过使用秘密密钥SK对通过通信模块500接收的加密数据c进行解密来生成明文数据m’。解密电路400可将生成的明文数据m’传送到半导体装置100。
电子装置1可通过通信模块500将信号发送到数据中心3000并从数据中心3000接收信号。例如，电子装置1可通过网络3300将生成的加密数据c提供给数据中心3000。例如，可向电子装置1提供在数据中心3000中(诸如，从应用服务器3100至3100n和存储服务器3200至3200m)生成的加密数据c。
数据中心3000是收集各种数据并提供服务的设施，并且也可称为数据存储中心。数据中心3000可以是或包括用于搜索引擎和数据库操作的系统，并且可以是或包括由公司(诸如，银行或政府机构)使用的计算系统。例如，数据中心3000可包括在现场的和/或通过网络3300互连的应用服务器3100至3100n和存储服务器3200至3200m。应用服务器3100至3100n的数量和存储服务器3200至3200m的数量可根据实施例被不同地选择，并且应用服务器3100至3100n的数量和存储服务器3200至3200m的数量可彼此不同。
应用服务器3100或存储服务器3200可包括处理器3110和3210中的至少一个以及存储器3120和3220中的至少一个。以存储服务器3200作为示例，处理器3210可控制存储服务器3200的整体操作，并访问存储器3220以执行命令和/或访问加载到存储器3220中的数据。存储器3220可以是双倍数据速率同步DRAM(DD RSDRAM)、高带宽存储器(HBM)、混合存储器立方体(HMC)、双列直插存储器模块(DIMM)、傲腾DIMM或非易失性DIMM(NVMDIMM)。根据一个实施例，包括在存储服务器3200中的处理器3210的数量和存储器3220的数量可被不同地选择。在一个实施例中，处理器3210和存储器3220可提供处理器-存储器对。在一个实施例中，处理器3210的数量和存储器3220的数量可彼此不同。处理器3210可包括单核处理器或多核处理器。存储服务器3200的上述解释也可类似地应用于应用服务器3100，因此，可省略重复的描述。根据一个实施例，应用服务器3100不需要包括存储装置3150。存储服务器3200可包括至少一个或多个存储装置3250。包括在存储服务器3200中的存储装置3250的数量可根据实施例被不同地选择。
应用服务器3100至3100n和存储服务器3200至3200m可通过网络3300彼此通信。此外，电子装置1可通过网络3300与应用服务器3100至3100n以及存储服务器3200至3200m通信。可使用光纤通道(FC)、以太网等来实现网络3300。FC是用于相对高速数据传输的介质，并且可使用提供高性能和/或高可用性的光交换机。根据网络3300的访问类型，存储服务器3200至3200m可被设置为文件存储装置、块存储装置或对象存储装置。
在下文中，可主要解释应用服务器3100和存储服务器3200。应用服务器3100的解释也可应用于另一应用服务器3100n，并且存储服务器3200的解释也可应用于另一存储服务器3200m。
应用服务器3100可通过网络3300将请求由用户或客户端存储的数据存储在存储服务器3200至3200m中的一个中。例如，应用服务器3100从电子装置1接收加密数据c，并且可通过网络3300将加密数据c和/或使用公钥PK进行解密的解密后的明文数据m’存储在存储服务器3200至3200m之一中。此外，应用服务器3100可通过网络3300从存储服务器3200至3200m之一获取请求由用户或客户端读取的数据。例如，应用服务器3100可被实现为网络服务器或数据库管理系统(DBMS)。
应用服务器3100可通过网络3300访问包括在另一应用服务器3100n中的存储器3120n或存储装置3150n，或者可通过网络3300访问包括在存储服务器3200至3200m中的存储器3220至3220m或存储装置3250至3250m。因此，应用服务器3100可对存储在应用服务器3100至3100n和/或存储服务器3200至3200m中的数据执行各种操作。例如，应用服务器3100可执行命令以在应用服务器3100至3100n和/或存储服务器3200至3200m之间移动或复制数据。数据可经由存储服务器3200至3200m的存储器3220至3220m或直接地从存储服务器3200至3200m的存储装置3250至3250m移动到应用服务器3100至3100n的存储器3120至3120n。
通过网络3300移动的数据可以是为了安全或隐私而加密的数据。例如，通过网络3300移动的数据可包括从电子装置1提供的加密数据c(用SK加密，可用PK解密)和/或提供给电子装置1的加密数据c(用PK加密，可用SK解密)。
以存储服务器3200作为示例，接口3254可提供处理器3210与控制器3251之间的物理连接、以及网络接口卡(NIC)3240与控制器3251之间的物理连接。例如，接口3254可被实现为直接连接存储(DAS)类型，其中，存储装置3250通过专用电缆直接连接。
存储服务器3200还可包括交换机3230和NIC3240。根据处理器3210的控制，交换机3230可选择性地连接处理器3210和存储装置3250或者选择性地连接NIC 3240和存储装置3250。应用服务器3100至3100n还可包括交换机3130至3130n和NIC 3140至3140n。存储服务器3200m还可包括交换机3230m和NIC 3240m。
在一个实施例中，NIC 3240可包括网络接口卡、网络适配器等。NIC 3240可通过有线接口、无线接口、蓝牙
Figure BDA0003055463590000191
接口、光学接口等连接到网络3300。NIC3240可包括内部存储器、数字信号处理器(DSP)、主机总线接口等，并且可通过主机总线接口连接到处理器3210和/或交换机3230。主机总线接口还可被实现为前述接口(I/F)3254至3254m的示例之一。在一个实施例中，NIC3240可与处理器3210、交换机3230和存储装置3250中的至少一个集成。
在存储服务器3200至3200m或应用服务器3100至3100n中，处理器可将命令发送到存储装置3150至3150n和3250至3250m或者存储器3120至3120n和3220至3220m以编程和/或读取数据。
存储装置3150至3150n和3250至3250m可响应于从处理器接收的读取命令而将控制信号和命令/地址信号发送到NAND闪存装置3252至3252m。结果，当从NAND闪存装置3252至3252m读取数据时，读取使能(RE)信号作为数据输出控制信号被输入，并且可起到将数据输出到分布式排队系统(DQS)总线的作用。可使用RE信号来生成DQS数据选通。命令信号和地址信号可根据写入使能(WE)信号的上升沿或下降沿被锁存在页缓冲器中。
在一个实施例中，NAND闪存装置3252至3252m可包括特定于NAND闪存装置3252至3252m的数据信息。NAND闪存装置3252至3252m可处理数据以生成具有素数值的密码密钥。NAND闪存装置3252至3252m可使用密码密钥来生成公钥和秘密密钥。NAND闪存装置3252至3252m可使用秘密密钥对数据进行加密或解密。从NAND闪存装置3252至3252m输出的数据可以是使用秘密密钥加密或解密的数据。NAND闪存装置3252至3252m的密码密钥、公钥和秘密密钥对于NAND闪存装置3252至3252m中的每个可以是不同的。
控制器3251至3251m通常可控制存储装置3250至3250m的操作。在一个实施例中，控制器3251可包括静态随机存取存储器(SRAM)。控制器3251可响应于写入命令在NAND闪存装置3252上写入数据，或者可响应于读取命令从NAND闪存装置3252读取数据。例如，写入命令和/或读取命令可被提供给存储服务器3200中的处理器3210、另一存储服务器3200m中的处理器3210m或应用服务器3100和3100n中的处理器3110和3110n。
DRAM 3253至3253m可临时存储(缓冲)将写在NAND闪存装置3252至3252m上的数据和从NAND闪存装置3252至3252m读取的数据。此外，DRAM 3253可存储元数据。这里，元数据可以是由控制器3251生成的用于管理用户数据或NAND闪存装置3252的数据。存储装置3250可包括用于安全或隐私的安全元件(SE)。
图16示出根据实施例的非易失性存储器装置的截面图。
参照图16，存储器装置4000可具有芯片到芯片(C2C)结构。C2C结构可表示通过在第一晶片上制造包括单元区域CELL的上部芯片，在不同于第一晶片的第二晶片上制造包括外围电路区域PERI的下部芯片，然后以结合方式连接上部芯片和下部芯片而形成的结构。例如，结合方式可包括电连接形成在上部芯片的最上金属层上的结合金属和形成在下部芯片的最上金属层上的结合金属的方法。例如，当结合金属可由铜(Cu)形成时，结合方式可以是Cu-Cu结合，并且结合金属也可由铝或钨形成。这里，单元区域CELL可对应于图2的存储器单元阵列160，外围电路区域PERI可对应于图2的电压生成器110、地址解码器130、I/O电路140、控制器150和/或安全模块170。
存储器装置4000的外围电路区域PERI和单元区域CELL中的每个可包括外部垫(pad，或称为“焊盘”或“焊垫”)结合区域PA、字线结合区域WLBA和位线结合区域BLBA。
外围电路区域PERI可包括第一基底4210、层间绝缘层4215、形成在第一基底4210上的多个电路元件4220a、4220b和4220c、分别连接到多个电路元件4220a、4220b和4220c的第一金属层4230a、4230b和4230c、以及分别形成在第一金属层4230a、4230b和4230c上的第二金属层4240a、4240b和4240c。在一个实施例中，第一金属层4230a、4230b和4230c可由具有相对高电阻的钨形成，第二金属层4240a、4240b和4240c可由具有相对低电阻的铜形成。
在图16中所示的实施例中，尽管示出和描述了第一金属层4230a、4230b和4230c以及第二金属层4240a、4240b和4240c，但是它们不限于此，并且一个或多个金属层可进一步形成在第二金属层4240a、4240b和4240c上。形成在第二金属层4240a、4240b和4240c上的一个或多个金属层的至少一部分可由具有比形成第二金属层4240a、4240b和4240c的铜的电阻更高的电阻的铝等形成。
层间绝缘层4215可设置在第一基底4210上，并且覆盖多个电路元件4220a、4220b和4220c、第一金属层4230a、4230b和4230c以及第二金属层4240a、4240b和4240c。层间绝缘层4215可包括绝缘材料(诸如，氧化硅、氮化硅等)。
下结合金属4271b和4272b可形成在字线结合区域WLBA中的第二金属层4240b上。在字线结合区域WLBA中，外围电路区域PERI中的下结合金属4271b和4272b可以以结合方式电连接到单元区域CELL中的上结合金属4371b和4372b，并且下结合金属4271b和4272b以及上结合金属4371b和4372b可由铝、铜、钨等形成。
单元区域CELL可包括至少一个存储器块。单元区域CELL可包括第二基底4310和共源极线4320。在第二基底4310上，包括字线4331至4338的多条字线4330可在与第二基底4310的上表面垂直的方向(诸如，Z轴方向)上堆叠。至少一条串选择线和至少一条地选择线可分别布置在多条字线4330上方和下方，并且多条字线4330可设置在至少一条串选择线与至少一条地选择线之间。
在位线结合区域BLBA中，沟道结构CH可在与第二基底4310的上表面垂直的方向上延伸，并且穿过多条字线4330、至少一条串选择线和至少一条地选择线。沟道结构CH可包括数据存储层、沟道层、掩埋绝缘层等，沟道层可电连接到第一金属层4350c和第二金属层4360c。例如，第一金属层4350c可以是位线接触件，第二金属层4360c可以是位线。在一个实施例中，位线4360c可在与第二基底4310的上表面平行的第一方向(诸如，Y轴方向)上延伸。
在图16中所示的实施例中，设置有沟道结构CH、位线4360c等的区域可被定义为位线结合区域BLBA。在位线结合区域BLBA中，位线4360c可电连接到外围电路区域PERI中提供页缓冲器4393的电路元件4220c。例如，位线4360c可连接到单元区域CELL中的上结合金属4371c和4372c，并且上结合金属4371c和4372c可连接到下结合金属4271c和4272c，下结合金属4271c和4272c连接到页缓冲器4393的电路元件4220c。
在字线结合区域WLBA中，多条字线4330可在平行于第二基底4310的上表面的第二方向(诸如，X轴方向)上延伸，并且可连接到包括单元接触塞4341至4347的多个单元接触塞4340。多条字线4330和多个单元接触塞4340可在由在第二方向上以不同长度延伸的多条字线4330的至少一部分提供的垫中彼此连接。第一金属层4350b和第二金属层4360b可诸如顺序地连接到多个单元接触塞4340的上部，所述多个单元接触塞4340连接到多条字线4330。多个单元接触塞4340可在字线结合区域WLBA中通过单元区域CELL的上结合金属4371b和4372b以及外围电路区域PERI的下结合金属4271b和4272b连接到电路区域PERI。
多个单元接触塞4340可电连接到外围电路区域PERI中的提供行解码器4394的电路元件4220b。在一个实施例中，提供行解码器4394的电路元件4220b的操作电压可不同于提供页缓冲器4393的电路元件4220c的操作电压。例如，提供页缓冲器4393的电路元件4220c的操作电压可大于提供行解码器4394的电路元件4220b的操作电压。
共源极线接触塞4380可设置在外部垫结合区域PA中。共源极线接触塞4380可由导电材料(诸如，金属、金属化合物、多晶硅等)形成，并且可电连接到共源极线4320。第一金属层4350a和第二金属层4360a可诸如顺序地堆叠在共源极线接触塞4380的上部上。例如，其中设置有共源极线接触塞4380、第一金属层4350a和第二金属层4360a的区域可被定义为外部垫结合区域PA。
输入-输出垫4205和4305可设置在外部垫结合区域PA中。参照图16，覆盖第一基底4210的下表面的下绝缘膜4201可形成在第一基底4210下方，第一输入-输出垫4205可形成在下绝缘膜4201上。第一输入-输出垫4205可通过第一输入-输出接触塞4203连接到设置在外围电路区域PERI中的多个电路元件4220a、4220b和4220c中的至少一个，并且可通过下绝缘膜4201与第一基底4210分开。另外，可在第一输入-输出接触塞4203与第一基底4210之间设置侧绝缘膜，以将第一输入-输出接触塞4203和第一基底4210电分离。
参照图16，覆盖第二基底4310的上表面的上绝缘膜4301可形成在第二基底4310上，并且第二输入-输出垫4305可设置在上绝缘膜4301上。第二输入-输出垫4305可通过第二输入-输出接触塞4303连接到设置在外围电路区域PERI中的多个电路元件4220a、4220b和4220c中的至少一个。例如，参照图16，下结合金属4271a和4272a可设置在经由第一金属层4230a连接到电路元件4220a的第二金属层4240a上，与第二输入-输出垫4305连接的第二输入-输出接触塞4303可经由设置在单元区域CELL的最上金属层中的上金属图案电连接到下结合金属4271a和4272a，并由此连接到例如电路元件4220a。
根据一个实施例，第二基底4310和共源极线4320不需要设置在设置有第二输入-输出接触塞4303的区域中。此外，第二输入-输出垫4305不需要在第三方向(诸如，Z轴方向)上与字线4330重叠。参照图16，第二输入-输出接触塞4303可在与第二基底4310的上表面平行的方向上与第二基底4310分开，并且可穿过单元区域CELL的层间绝缘层4315以连接到第二输入-输出垫4305。
根据一个实施例，第一输入-输出垫4205和第二输入-输出垫4305可被选择性地形成。例如，存储器装置4000可仅包括设置在第一基底4210上的第一输入-输出垫4205或设置在第二基底4310上的第二输入-输出垫4305。可选地，存储器装置4000可包括第一输入-输出垫4205和第二输入-输出垫4305两者。
在分别包括在单元区域CELL和外围电路区域PERI中的外部垫结合区域PA和位线结合区域BLBA中的每个中，最上金属层中的金属图案可被设置为虚设图案，或者最上金属层可不存在。
在外部垫结合区域PA中，存储器装置4000可在外围电路区域PERI的最上金属层中包括下金属图案4273a，下金属图案4273a与形成在单元区域CELL的最上金属层中的上金属图案4372a对应，并且具有与单元区域CELL的上金属图案4372a的形状相同的形状。在外围电路区域PERI中，形成在外围电路区域PERI的最上金属层中的下金属图案4273a可不连接到接触件。类似地，在外部垫结合区域PA中，可在单元区域CELL的最上金属层中形成上金属图案，上金属图案与形成在外围电路区域PERI的最上金属层中的下金属图案对应，并且具有与外围电路区域PERI的下金属图案的形状相同的形状。在外部垫结合区域PA中，接触件4371a可设置在上金属图案4372a上，上金属图案4372a可经由接触件4371a、第二金属层4360a的部分和第一金属层4350a的部分电连接到共源极线接触塞4380。
在字线结合区域WLBA中，下结合金属4271b和4272b可形成第二金属层4240b上。在字线结合区域WLBA中，外围电路区域PERI的下结合金属4271b和4272b可通过Cu-Cu结合电连接到单元区域CELL的上结合金属4371b和4372b。
此外，在位线结合区域BLBA中，可在单元区域CELL的最上金属层中形成上金属图案4392，上金属图案4392与形成在外围电路区域PERI的最上金属层中的下金属图案4252对应，并且具有与外围电路区域PERI的下金属图案4252的形状相同的形状。不需要在形成在单元区域CELL的最上金属层中的上金属图案4392上形成接触件。在位线结合区域BLBA中，接触件4251可设置在下金属图案4252上，下金属图案4252可通过接触件4251连接到外围电路区域PERI的第二金属层4240c的至少一部分。
在一个实施例中，与形成在单元区域CELL和外围电路区域PERI中的一个中的最上金属层中的金属图案(例如，上金属图案4372a和下金属图案4252)对应，具有与金属图案的形状相同形状的增强金属图案(例如，下金属图案4273a和上金属图案4392)可形成在单元区域CELL和外围电路区域PERI中的另一个中的最上金属层中，不需要在增强金属图案上形成接触件。
在总结具体实施方式时，相关领域的普通技术人员将理解，在基本上不脱离本公开的原理的情况下，可对公开的实施例进行许多变化和修改。因此，公开的实施例仅在通用和描述性意义上使用，而不是为了限制的目的。

Claims (20)

1.一种非易失性存储器装置，所述非易失性存储器装置包括存储器单元阵列和安全模块，
其中，安全模块被配置为：处理包括关于存储在存储器单元阵列中的非易失性存储器装置的信息的第一数据以生成第一密码密钥，处理包括关于存储在存储器单元阵列中的非易失性存储器装置的信息的第二数据以生成第二密码密钥，使用第一密码密钥和第二密码密钥通过公钥密码算法生成公钥和秘密密钥，并且将第一密码密钥、第二密码密钥、公钥和秘密密钥提供给存储器单元阵列，
其中，存储器单元阵列被配置为：存储第一密码密钥、第二密码密钥、公钥和秘密密钥，
其中，第二数据与第一数据不同，
其中，第一密码密钥值的值和第二密码密钥的值是素数，并且
其中，公钥被提供给连接到非易失性存储器装置的主机。
2.根据权利要求1所述的非易失性存储器装置，其中，第一数据包括包含非易失性存储器装置的生产信息的唯一标识数据。
3.根据权利要求2所述的非易失性存储器装置，其中，第二数据包括包含关于非易失性存储器装置的操作特性的信息的直流微调数据。
4.根据权利要求1所述的非易失性存储器装置，其中，处理第一数据的步骤包括：将m个随机位插入到第一数据中以生成第一密码密钥，处理第二数据的步骤包括：将n个随机位插入到第二数据中以生成第二密码密钥，m和n是1或更大的自然数。
5.根据权利要求1至4中的任意一项所述的非易失性存储器装置，其中，
存储器单元阵列包括通用存储器块和安全存储器块，
通用存储器块通过从主机提供的通用访问命令被访问，并且
安全存储器块通过从主机提供的安全访问命令被访问。
6.根据权利要求5所述的非易失性存储器装置，其中，
安全存储器块不通过通用访问命令被访问，并且
第一密码密钥、第二密码密钥和秘密密钥被存储在安全存储器块中。
7.根据权利要求6所述的非易失性存储器装置，其中，公钥被存储在通用存储器块中。
8.根据权利要求1至4中的任意一项所述的非易失性存储器装置，其中，所述非易失性存储器装置还包括：加密电路，被配置为：使用秘密密钥对存储在存储器单元阵列中的数据进行加密来获得加密数据，并将所述加密数据提供给主机。
9.根据权利要求8所述的非易失性存储器装置，其中，所述非易失性存储器装置还包括：解密电路，被配置为：使用提供给主机的公钥对提供给主机的所述加密数据进行解密。
10.根据权利要求1至4中的任意一项所述的非易失性存储器装置，其中，所述非易失性存储器装置还包括：加密电路，被配置为：使用提供给主机的公钥对从主机提供的数据进行加密来获得加密数据。
11.根据权利要求10所述的非易失性存储器装置，其中，所述非易失性存储器装置还包括：解密电路，被配置为：使用秘密密钥来对所述加密数据进行解密。
12.一种电子装置，包括：
第一存储器装置，包括第一存储器单元阵列；以及
第二存储器装置，包括第二存储器单元阵列，
其中，第一存储器装置被配置为：将包括关于第一存储器装置的信息的第一数据和第二数据存储在第一存储器单元阵列中，
其中，第二存储器装置被配置为：将包括关于第二存储器装置的信息的第三数据和第四数据存储在第二存储器单元阵列中，
其中，第一数据至第四数据彼此不同，
其中，第一存储器装置被配置为：处理第一数据以生成第一密码密钥，处理第二数据以生成第二密码密钥，使用第一密码密钥和第二密码密钥通过公钥密码算法生成第一公钥和第一私钥，并且将第一密码密钥、第二密码密钥、第一公钥和第一私钥存储在第一存储器单元阵列中，其中，第一密码密钥的值和第二密码密钥的值是素数，
其中，第二存储器装置被配置为：处理第三数据以生成第三密码密钥，处理第四数据以生成第四密码密钥，使用第三密码密钥和第四密码密钥通过公钥加密算法生成第二公钥和第二私钥，并且将第三密码密钥、第四密码密钥、第二公钥和第二私钥存储在第二存储器单元阵列中，其中，第三密码密钥的值和第四密码密钥的值是素数，并且
其中，第一密码密钥至第四密码密钥彼此不同，第一公钥和第二公钥彼此不同，并且第一私钥和第二私钥彼此不同。
13.根据权利要求12所述的电子装置，其中，第一数据包括包含第一存储器装置的生产信息的唯一标识数据，第三数据包括包含第二存储器装置的生产信息的唯一标识数据，并且第一数据和第三数据彼此不同。
14.根据权利要求13所述的电子装置，其中，第二数据包括包含关于第一存储器装置的操作特性的信息的直流微调数据，第四数据包括包含关于第二存储器装置的操作特性的信息的直流微调数据，并且第二数据和第四数据彼此不同。
15.根据权利要求12至14中的任意一项所述的电子装置，还包括：
主机，被配置为：将数据发送到第一存储器装置和第二存储器装置并且从第一存储器装置和第二存储器装置接收数据，其中，第一公钥和第二公钥被提供给主机，并且主机，被配置为：向第一存储器装置提供通过使用第一公钥对存储在主机中的第一数据进行加密而获得的第一加密数据，并且向第二存储器装置提供通过使用第二公钥对存储在主机中的第二数据进行加密而获得的第二加密数据。
16.根据权利要求15所述的电子装置，其中，
第一存储器装置被配置为：使用第一私钥对第一加密数据进行解密，以及
第二存储器装置被配置为：使用第二私钥对第二加密数据进行解密。
17.一种服务提供方接口，包括：
解密电路；
加密电路；
接收器，被配置为：从电子装置接收第一信号；以及
发射器，被配置为：将第二信号提供给电子装置，
其中，第一信号包括使用电子装置的秘密密钥生成的加密数据，
其中，使用电子装置的第一密码密钥和电子装置的第二密码密钥通过公钥加密算法，秘密密钥与公钥一起被生成，
其中，第一密码密钥通过处理包括关于包括在电子装置中的存储器装置的信息的第一数据来生成，
其中，第二密码密钥通过处理与第一数据不同并且包括不同的关于包括在电子装置中的存储器装置的信息的第二数据来生成，以及
其中，解密电路被配置为：使用公钥对加密数据进行解密。
18.根据权利要求17所述的服务提供方接口，其中，第一数据包括包含关于存储器装置的生产信息的唯一标识数据，并且
第二数据包括包含关于存储器装置的操作特性的信息的直流微调数据。
19.根据权利要求17所述的服务提供方接口，其中，
加密电路被配置为：通过使用公钥对数据进行加密来生成加密数据，并且
第二信号包括由加密电路生成的加密数据。
20.根据权利要求17所述的服务提供方接口，其中，第一信号还包括公钥。
CN202110498504.0A 2020-05-19 2021-05-08 非易失性存储器装置、电子装置和服务提供方接口 Pending CN113688440A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200059441A KR20210142820A (ko) 2020-05-19 2020-05-19 공개키와 비밀키를 저장하는 비휘발성 메모리 장치, 전자 장치 및 서비스 제공자
KR10-2020-0059441 2020-05-19

Publications (1)

Publication Number Publication Date
CN113688440A true CN113688440A (zh) 2021-11-23

Family

ID=78575359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110498504.0A Pending CN113688440A (zh) 2020-05-19 2021-05-08 非易失性存储器装置、电子装置和服务提供方接口

Country Status (3)

Country Link
US (1) US11716205B2 (zh)
KR (1) KR20210142820A (zh)
CN (1) CN113688440A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6986052B1 (en) 2000-06-30 2006-01-10 Intel Corporation Method and apparatus for secure execution using a secure memory partition
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
US9800410B1 (en) 2006-08-14 2017-10-24 Key Holdings, LLC Data encryption system and method
US20080263361A1 (en) * 2007-04-20 2008-10-23 Microsoft Corporation Cryptographically strong key derivation using password, audio-visual and mental means
KR100857760B1 (ko) 2007-05-15 2008-09-10 삼성전자주식회사 플래시 메모리를 이용한 암호키 저장 장치 및 그것의 보안방법
US8971530B2 (en) 2009-06-24 2015-03-03 Intel Corporation Cryptographic key generation using a stored input value and a stored count value
DE102010030590A1 (de) * 2010-06-28 2011-12-29 Bundesdruckerei Gmbh Verfahren zur Erzeugung eines Zertifikats
US8885820B1 (en) 2012-02-09 2014-11-11 Marvell International Ltd. Key expansion using seed values
US9800407B2 (en) 2013-08-30 2017-10-24 Qualcomm Incorporated Methods and apparatuses for prime number generation and storage
US9660806B2 (en) * 2014-12-30 2017-05-23 International Business Machines Corporation Carbon nanotube array for cryptographic key generation and protection
US9893885B1 (en) 2015-03-13 2018-02-13 Amazon Technologies, Inc. Updating cryptographic key pair
US11400887B2 (en) * 2019-02-11 2022-08-02 Byton North America Corporation Frunk delivery system for vehicles
US11233650B2 (en) * 2019-03-25 2022-01-25 Micron Technology, Inc. Verifying identity of a vehicle entering a trust zone
US11455258B2 (en) * 2019-08-05 2022-09-27 Cyberswarm, Inc. Method and system for data validation using memristors

Also Published As

Publication number Publication date
US11716205B2 (en) 2023-08-01
KR20210142820A (ko) 2021-11-26
US20210367792A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
US11736460B2 (en) Encryption schemes with addressable elements
CN103366809B (zh) 非易失性存储装置、存储系统及其编程方法
US8933505B2 (en) Three-dimensional semiconductor memory device
US9674162B1 (en) Updating encrypted cryptographic key pair
US10097348B2 (en) Device bound encrypted data
CN110233150A (zh) 量子点器件中的鳍部应变
US9893885B1 (en) Updating cryptographic key pair
CN106992184A (zh) 半导体器件
CN110537259A (zh) 三维存储器件中的存储器内计算
CN104205234A (zh) 用于存储器电路测试引擎的通用地址加扰器
US20150242657A1 (en) Self-encrypting drive and user device including the same
CN110476209A (zh) 三维存储器件中的存储器内计算
KR20100112862A (ko) 비휘발성 메모리 장치
WO2010105993A2 (en) System and method for security purposes
US11700118B2 (en) Public key protection techniques
CN106158756A (zh) 垂直沟道半导体器件
US11870918B2 (en) Security descriptor generation
CN107451072A (zh) 具有即时加密器的计算系统及其操作方法
US20200235113A1 (en) Non-volatile memory device and method for fabricating the same
CN113748698A (zh) 存取网络时的安全通信
US10862876B2 (en) Device for encrypting and/or decrypting packets and method for routing packets in memory network including the same
CN113688440A (zh) 非易失性存储器装置、电子装置和服务提供方接口
US9531535B2 (en) Secure memories using unique identification elements
TW201839765A (zh) 分配記憶體裝置中的位址以減輕寫入干擾的裝置和方法
US11587890B2 (en) Tamper-resistant circuit, back-end of the line memory and physical unclonable function for supply chain protection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination