CN113674685A - 像素阵列的控制方法、装置、电子设备和可读存储介质 - Google Patents

像素阵列的控制方法、装置、电子设备和可读存储介质 Download PDF

Info

Publication number
CN113674685A
CN113674685A CN202110984571.3A CN202110984571A CN113674685A CN 113674685 A CN113674685 A CN 113674685A CN 202110984571 A CN202110984571 A CN 202110984571A CN 113674685 A CN113674685 A CN 113674685A
Authority
CN
China
Prior art keywords
pixel
pixels
sub
color
controlling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110984571.3A
Other languages
English (en)
Other versions
CN113674685B (zh
Inventor
罗轶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202110984571.3A priority Critical patent/CN113674685B/zh
Publication of CN113674685A publication Critical patent/CN113674685A/zh
Priority to PCT/CN2022/114716 priority patent/WO2023025232A1/zh
Application granted granted Critical
Publication of CN113674685B publication Critical patent/CN113674685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

本申请公开了一种像素阵列的控制方法、装置、电子设备和可读存储介质，属于电子设备技术领域。像素阵列包括多个像素团，像素团包括一个白色像素和至少两个彩色像素，至少两个彩色像素围绕白色像素设置，像素阵列的至少两个像素行共用一个控制信号线路，像素阵列的至少两个像素列共用一个输出信号线路；方法包括：在像素阵列采用卷帘快门曝光方式，像素行包括白色像素或彩色像素，像素列包括白色像素或彩色像素的情况下，在每帧时间内，控制至少两个像素行的像素依次进行第一预设处理；或控制像素阵列的多个彩色像素行的像素依次进行第一预设处理，以及控制像素阵列的每个白色像素行的像素与其相邻的一个彩色像素行的像素同步进行第一预设处理。

Description

像素阵列的控制方法、装置、电子设备和可读存储介质
技术领域
本申请属于电子设备技术领域，具体涉及一种像素阵列的控制方法、像素阵列的控制装置、电子设备和可读存储介质。
背景技术
目前，由发光二极管(Light Emitting Diode，LED)显示技术启发的五像素的彩色滤光片阵列(Color Filter Array，CFA)，即RGBW3.0，其解决了柯达RGBW CFA、拜耳RGB CFA等传统CFA架构在应用上的诸多弊病(例如色彩分辨率下降等)。然而，RGBW3.0的结构相比于传统CFA架构发生了较大的变化，目前没有对应的像素阵列控制方案，导致无法对RGBW3.0进行精准控制。
发明内容
本申请实施例的目的是提供一种像素阵列的控制方法、像素阵列的控制装置、电子设备和可读存储介质，能够解决相关技术中没有对应的像素阵列控制方案导致无法对彩色滤光片阵列进行精准控制的问题。
第一方面，本申请实施例提供了一种像素阵列的控制方法，该像素阵列包括多个像素团，每个像素团包括一个白色像素和至少两个彩色像素，至少两个彩色像素围绕白色像素设置，像素阵列包括至少两个像素行和至少两个像素列，至少两个像素行共用一个控制信号线路，至少两个像素列共用一个输出信号线路；该控制方法包括：在像素阵列采用卷帘快门曝光方式，像素行包括白色像素或彩色像素，像素列包括白色像素或彩色像素的情况下，在每帧时间内，控制至少两个像素行的像素依次进行第一预设处理；或者，在每帧时间内，控制像素阵列的多个彩色像素行的像素依次进行第一预设处理，以及控制像素阵列的每个白色像素行的像素与其相邻的一个彩色像素行的像素同步进行第一预设处理；其中，彩色像素行是包括彩色像素的像素行，白色像素行是包括白色像素的像素行，第一预设处理包括：将像素的电信号设置为初始电压、控制像素感测光线以及将像素的电信号输出。
第二方面，本申请实施例提供了一种像素阵列的控制装置，该像素阵列包括多个像素团，每个像素团包括一个白色像素和至少两个彩色像素，至少两个彩色像素围绕白色像素设置，像素阵列包括至少两个像素行和至少两个像素列，至少两个像素行共用一个控制信号线路，至少两个像素列共用一个输出信号线路；该控制装置包括控制模块，控制模块用于：
在像素阵列采用卷帘快门曝光方式，像素行仅包括白色像素或仅包括彩色像素，像素列仅包括白色像素或仅包括彩色像素的情况下，在每帧时间内，控制至少两个像素行的像素依次进行第一预设处理；或者，在每帧时间内，控制像素阵列的多个彩色像素行的像素依次进行第一预设处理，以及控制像素阵列的每个白色像素行的像素与其相邻的一个彩色像素行的像素同步进行第一预设处理；其中，彩色像素行是包括彩色像素的像素行，白色像素行是包括白色像素的像素行，第一预设处理包括：将像素的电信号设置为初始电压、控制像素感测光线以及将像素的电信号输出。
第三方面，本申请实施例提供了一种电子设备，该电子设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序或指令，程序或指令被处理器执行时实现如第一方面的方法的步骤。
第四方面，本申请实施例提供了一种可读存储介质，可读存储介质上存储程序或指令，程序或指令被处理器执行时实现如第一方面的方法的步骤。
第五方面，本申请实施例提供了一种芯片，芯片包括处理器和通信接口，通信接口和处理器耦合，处理器用于运行程序或指令，实现如第一方面的方法。
在本申请实施例中，像素阵列的每个像素行共用一个控制信号线路，像素阵列的每个像素列共用一个输出信号线路，具体包括：每一行的彩色像素共用一个像素控制信号，每一行的白色像素共用一个像素控制信号；每一列的彩色像素共用一个输出信号线路，每一列的白色像素共用一个输出信号线路。针对上述像素阵列结构的控制方法具体包括：第一种控制方式，1帧时间内每个像素行依次进行重置、曝光以及读取控制。第二种控制方式，1帧时间内彩色像素行依次进行重置、曝光以及读取控制，同时控制每个白色像素行与其相邻的彩色像素行同步进行重置、曝光以及读取控制。在本申请实施例中，针对互补金属氧化半导体图像传感器(Complementary Metal-Oxide Semiconductor Image Sensor，CIS)像素阵列，在采用卷帘快门的曝光方式且不使用像素信号融合的情形下，提供了一种像素重置、曝光以及读取的控制方案，实现了对CIS的控制的准确性，为CFA在CIS上的广泛应用提供基础。
附图说明
图1是本申请实施例的互补金属氧化半导体图像传感器像素阵列排布以及像素团排布示意图；
图2是本申请实施例的互补金属氧化半导体图像传感器的像素的结构示意图之一；
图3是本申请实施例的互补金属氧化半导体图像传感器的像素的结构示意图之二；
图4是本申请实施例的互补金属氧化半导体图像传感器的像素电路阵列架构示意图；
图5是本申请实施例的像素阵列的控制方法的流程示意图；
图6是本申请实施例的像素电路阵列的结构示意图之一；
图7是本申请实施例的采用卷帘快门方式且未使用像素信号合成的像素阵列控制方法的控制逻辑示意图之一；
图8是本申请实施例的采用卷帘快门方式且未使用像素信号合成的像素阵列控制方法的流程示意图之一；
图9是本申请实施例的采用卷帘快门方式且未使用像素信号合成的像素阵列控制方法的控制逻辑示意图之二；
图10是本申请实施例的采用卷帘快门方式且未使用像素信号合成的像素阵列控制方法的流程示意图之二；
图11是本申请实施例的采用卷帘快门方式且使用像素信号合成的像素阵列控制方法的控制逻辑示意图之一；
图12是本申请实施例的采用卷帘快门方式且使用像素信号合成的像素阵列控制方法的流程示意图之一；
图13是本申请实施例的采用全局快门方式且未使用像素信号合成的像素阵列控制方法的控制逻辑示意图之一；
图14是本申请实施例的采用全局快门方式且未使用像素信号合成的像素阵列控制方法的流程示意图；
图15是本申请实施例的采用全局快门方式且使用像素信号合成的像素阵列控制方法的控制逻辑示意图之一；
图16是本申请实施例的采用全局快门方式且使用像素信号合成的像素阵列控制方法的流程示意图；
图17是本申请实施例的像素电路阵列的结构示意图之二；
图18是本申请实施例的采用卷帘快门方式且未使用像素信号合成的像素阵列控制方法的控制逻辑示意图之三；
图19是本申请实施例的采用卷帘快门方式且未使用像素信号合成的像素阵列控制方法的流程示意图之三；
图20是本申请实施例的采用卷帘快门方式且使用像素信号合成的像素阵列控制方法的控制逻辑示意图之二；
图21是本申请实施例的采用卷帘快门方式且使用像素信号合成的像素阵列控制方法的流程示意图之二；
图22是本申请实施例的采用卷帘快门方式且使用像素信号合成的像素阵列控制方法的控制逻辑示意图之三；
图23是本申请实施例的采用卷帘快门方式且使用像素信号合成的像素阵列控制方法的流程示意图之三；
图24是本申请实施例的采用全局快门方式且未使用像素信号合成的像素阵列控制方法的控制逻辑示意图之二；
图25是本申请实施例的采用全局快门方式且使用像素信号合成的像素阵列控制方法的控制逻辑示意图之二；
图26是本申请实施例的采用全局快门方式且使用像素信号合成的像素阵列控制方法的控制逻辑示意图之三；
图27是本申请实施例的像素阵列的控制装置的示意框图；
图28是本申请实施例的电子设备的示意框图之一；
图29是本申请实施例的电子设备的示意框图之二。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
采用RGBW3.0的CIS的像素阵列(Pixel Array)是由像素团构成的。如图1所示，每一个像素团100拥有5个像素(Pixel)，其中4个有色像素(即彩色像素)，包括红色像素102、蓝色像素104和两个绿色像素106，均为“L”形状，而无色透明的白色像素108则仍为正方形，白色像素108位于像素团100的正中心，由4个“L”型的有色像素包裹环绕。在每一个有色像素的彩色滤光片下为感光元件，例如光电二极管，其作用为将彩色滤光片滤出的光线转换为用于后端处理的电学信号，例如电流、电压、电势能等。
而在现代的CIS制造工艺中，异形像素(即“L”型)由于其工艺和良率问题，目前仍然无法大规模应用在消费类CIS产品中。为了成功实践，RGBW3.0中的“L”型有色像素被拆分为多个矩形像素。如图2和图3所示，为两种方案。如图2所示，在方案1中，红区域202、蓝区域204、绿色区域206均由3个像素构成。而中间的白色区域208则由4个像素构成，每个像素的大小均一致。如图3所示，在方案2中，每个有色区域则由5个像素构成，而中心的白色区域208则由16个像素构成。不论上述何种方法，绿色像素，红色像素，蓝色像素的个数比值不变，始终为2:1:1。然而由于白色像素的个数变化，使得白色区域在像素团区域的占比改变，方法1中白色像素与有色像素的比值为1：3，方法2中白色像素与有色像素的比值为4：5。
采用RGBW3.0的CIS像素电路阵列架构如图4所示，每一行像素均共享一组像素控制信号，像素控制信号包括：像素重置信号
Figure BDA0003230186650000061
用于控制像素的重置时间，电荷转移开关信号
Figure BDA0003230186650000062
用于控制像素的曝光时间，以及像素信号读取开关信号
Figure BDA0003230186650000063
用于控制像素的读取时间，像素控制信号由像素控制信号生成模块402生成。每一列像素共用一个像素输出信号(Vout)传输线路，每一行像素将轮流使用此共享的传输线路传输Vout至后端信号处理电路。
对于每一个像素，都包含了一个像素电路。如图4所示，像素电路404包括4晶体管有源像素感应(Active Pixel Sensor，APS)电路，其中感光的光电二极管(Photodiode，PD)将光线转换成电子后通过电荷转移晶体管(由
Figure BDA0003230186650000064
控制其开关)转移至浮动扩散(FloatingDiffusion，FD)区域。当像素被选择读取时(
Figure BDA0003230186650000065
电平拉高)，FD中的电荷量被由Msf以及Msel组成的源跟随器(Source Follower)读为电压信号并输出为Vout。
目前，由于RGBW3.0 CFA像素的结构发生了较大的变化，导致其目前并没有对应的像素阵列控制方案。而本申请提供的像素阵列的控制方法、像素阵列的控制装置、电子设备和可读存储介质即可解决上述问题。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的像素阵列的控制方法、像素阵列的控制装置、电子设备和可读存储介质进行详细地说明。
本申请实施例提供一种像素阵列的控制方法，该像素阵列包括多个像素团，每个像素团包括一个白色像素和至少两个彩色像素，至少两个彩色像素围绕白色像素设置，像素阵列包括至少两个像素行和至少两个像素列，至少两个像素行共用一个控制信号线路，至少两个像素列共用一个输出信号线路；如图5所示，该控制方法包括：
步骤502，在像素阵列采用卷帘快门曝光方式，像素行包括白色像素或彩色像素，像素列包括白色像素或彩色像素的情况下，在每帧时间内，控制至少两个像素行的像素依次进行第一预设处理；或者，在每帧时间内，控制像素阵列的多个彩色像素行的像素依次进行第一预设处理，以及控制像素阵列的每个白色像素行的像素与其相邻的一个彩色像素行的像素同步进行第一预设处理。
其中，彩色像素行是包括彩色像素的像素行，白色像素行是包括白色像素的像素行，第一预设处理包括：将像素的电信号设置为初始电压、控制像素感测光线以及将像素的电信号输出。
在该实施例中，像素阵列的每个像素行共用一个控制信号线路，像素阵列的每个像素列共用一个输出信号线路，具体包括：每一行的彩色像素共用一个像素控制信号，每一行的白色像素共用一个像素控制信号；每一列的彩色像素共用一个输出信号线路，每一列的白色像素共用一个输出信号线路。
示例性地，本申请实施例中，像素阵列600以及像素阵列600对应的像素电路阵列700的电路结构，如图6所示。像素电路阵列700由多个像素团电路702构成，一个像素团电路702由多个像素电路704构成(像素阵列600中的一个像素团602对应一个像素团电路702，像素阵列600中的一个像素对应一个像素电路704)，每一行像素电路均由像素控制信号生成模块800进行控制。
像素行包括白色像素或彩色像素、像素列包括白色像素或彩色像素的情况，相当于，每一行的彩色像素共用一个像素控制信号(也即控制信号线路)，每一行的白色像素共用一个像素控制信号(也即控制信号线路)，每一行白色像素共用的像素控制信号与每一行彩色像素共用的像素控制信号相互独立。以及，每一列像素输出的信号共用一条信号传输线路(也即输出信号线路)，而且彩色像素的输出信号线路与白色像素的输出信号线路相互独立。信号传输线路将每列的输出信号(Vout)传输至像素输出信号处理模块900，由像素输出信号处理模块900进行处理。
本申请实施例提供了一种RGBW的像素电路阵列架构，相对于传统的像素电路阵列，实现了对像素电路阵列的重新布局。一方面，此像素电路阵列架构适用于CFA类型(例如，RGBW3.0 CFA)，解决了CFA无法使用传统的像素电路阵列的问题，为CFA在CIS上的广泛应用提供基础；另一方面，实现了彩色像素与白色像素之间信号的独立处理，在适配采用CFA像素结构的同时，有效地避免了彩色像素与白色像素间信号的串扰，提高了图像传感器的灵敏度。
对于采用了图6所示像素阵列结构的像素阵列的一种控制方法，具体为，在每帧时间内，控制像素阵列的多个像素行依次进行第一预设处理，也即，在每帧时间内，根据第一控制信号控制第j个像素行的像素进行第一预设处理，在第j个像素行的像素进行像素重置之后，根据第二控制信号，控制第j+1个像素行的像素进行第一预设处理。其中，i、j、N为正整数，j大于或等于1，且小于或等于N-1，N为像素阵列中像素行的数量，第一预设处理依次包括：像素重置、像素曝光、像素读取。
对于采用了图6所示像素阵列结构的像素阵列的另一种控制方法，具体为，在每帧时间内，控制像素阵列的多个彩色像素行依次进行第一预设处理且控制每个白色像素行与其相邻的彩色像素行同步进行第一预设处理，也即，在每帧时间内，根据第三控制信号控制第p个彩色像素行的像素进行第一预设处理，在第p个彩色像素行的像素进行像素重置之后，根据第四控制信号控制第p+1个彩色像素行的像素进行第一预设处理。其中，白色像素行的像素的光电二极管与其相邻的一个彩色像素行的像素的光电二极管同时进行第一预设处理，p为正整数，p大于或等于1，且小于或等于(2×M/3)-1，M为像素阵列中像素行的数量，彩色像素行是包括彩色像素的像素行，白色像素行是包括白色像素的像素行，第一预设处理依次包括：像素重置、像素曝光、像素读取。
需要说明的是，像素行的像素包括白色像素或彩色像素。第一预设处理依次包括像素重置、像素曝光和像素读取。像素重置是指，将像素行的像素在上一帧中的电压信号重置为初始电压；像素曝光是指，控制像素行的像素感光，从而使得像素的电信号从初始电压发生变化；像素读取是指，将变化后的电信信号通过输出信号线路输出。
示例性地，针对采用了图6所示像素阵列结构的像素阵列控制方法，如图7和图9所示。具体地，图7和图9所示的是两种采用卷帘快门方式，且未使用像素信号合成(即白色像素与彩色像素融合)的像素阵列控制方法。所有像素在一帧时间内均被来自像素控制信号生成模块生成的像素控制信号(例如，像素重置信号
Figure BDA0003230186650000091
电荷转移开关信号
Figure BDA0003230186650000092
以及像素信号读取开关信号
Figure BDA0003230186650000093
)控制完成重置、曝光以及读取三个步骤。
第一种控制方法为，1帧时间内每个像素行依次进行重置、曝光以及读取控制。也即，如图7所示，有色像素(即彩色像素R、G、B)横行与白色像素(W)横行交替进行重置、曝光以及读取控制。每一横行的像素与其他横行的像素在各个步骤上均不对齐，且每一横行的像素在完成读取控制步骤后，立即进入下一帧的重置步骤。
如图8所示，上述第一种控制方式的控制逻辑包括：第1横行像素重置、上一帧最后横行像素读取；第1横行像素曝光、第2横行像素重置；第2横行像素曝光、第3横行像素重置；以此类推，直至倒数第2横行像素读取、最后横行像素曝光。
第二种控制方式的控制逻辑包括：1帧时间内彩色像素行依次进行重置、曝光以及读取控制，同时控制每个白色像素行与其相邻的彩色像素行同步进行重置、曝光以及读取控制。也即，如图9所示，彩色像素(R、G、B)横行依次进行重置、曝光以及读取控制，同时白色像素行与其所对应的彩色像素横行同步，每一横行的像素在完成读取控制步骤后，立即进入下一帧的重置步骤。需要说明的是，对于一个白色像素，其所对应的彩色像素指的是，与其在同一个像素团内的彩色像素。
如图10所示，上述第二种控制方式的控制逻辑包括：第1横行和第2横行像素重置、上一帧最后横行像素读取；第3横行像素重置、第1横行和第2横行像素曝光；第4横行和第5横行像素重置、第3横行像素曝光；以此类推，直至倒数第3横行和倒数第2横行像素读取、最后横行像素曝光。
在该实施例中，针对CIS像素阵列(该像素阵列中采用“L型”彩色像素)，在采用卷帘快门的曝光方式，且不使用像素信号融合的情形下，提供了一种像素重置、曝光以及读取的控制方案，实现了对CIS的控制的准确性，为CFA在CIS上的广泛应用提供基础。
进一步地，在本申请的一个实施例中，该控制方法还包括：在像素阵列采用卷帘快门曝光方式，白色像素的电信号与至少一个彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制多行像素团的像素依次进行第二预设处理；其中，第二预设处理依次包括：将像素的电信号设置为初始电压、控制像素感测光线、将像素团的白色像素的电信号与像素团的至少一个彩色像素的电信号进行信号融合以增强彩色像素的电信号、将像素的电信号输出。
在该实施例中，如果使用像素信号融合，也即，将每一个像素团中的白色像素产生的信号融合进1个或多个彩色像素中，则其相应的像素阵列控制方法如图11所示。由于每个像素团涵盖了3个像素行，因此每3个像素行的像素统一进行重置和曝光，且相邻3个像素行的像素均不对齐。曝光完成后进入信号融合时段，每一个像素团内的白色像素的电信号与一个或多个彩色像素的电信号进行信号融合操作，以增强彩色像素的电信号，使彩色像素对应的图像更亮。融合操作完成后进入信号读取时段，像素团内合成后的像素信号被读取至像素信号处理模块进行后续处理。当前帧像素读取控制的步骤结束后，立即进入下一帧的重置步骤。
如图12所示，上述控制方式的控制逻辑包括：第1、2、3横行像素重置以及上一帧倒数第3、2、1横行像素读取；第4、5、6横行像素重置以及第1、2、3横行像素曝光；第7、8、9横行像素重置以及第4、5、6横行像素曝光；以此类推，直至倒数第6、5、4横行像素读取以及倒数第3、2、1横行像素曝光。
在该实施例中，针对CIS像素阵列(该像素阵列中采用“L型”彩色像素)，在采用卷帘快门的曝光方式，且使用像素信号融合的情形下，提供了一种像素重置、曝光以及读取的控制方案，实现了对CIS的控制的准确性，为CFA在CIS上的广泛应用提供基础。
进一步地，在本申请的一个实施例中，该控制方法还包括：在像素阵列采用全局快门像素曝光方式的情况下，在每帧时间内，控制像素阵列的多个像素行的像素同步进行第三预设处理，其中第三预设处理包括：将像素的电信号设置为初始电压、控制像素感测光线；控制多个像素行的像素的电信号依次进行输出。
在该实施例中，使用全局快门曝光方式且未进行像素信号融合的像素阵列控制方法如图13所示。每一行像素，不论是彩色像素行还是白色像素行均统一进行重置、曝光和读取。其中，在读取期间虽然所有的横行像素读取期对齐，但是读取是按照逐横行信号读取与处理的方式进行(只是读取期统一划分而已)。当所有的像素信号均读取完毕后，当前帧结束，并紧接着下一帧像素重置步骤。
如图14所示，上述控制方式的控制逻辑包括：所有像素重置；所有像素重置结束，开始曝光；所有像素曝光结束，开始逐行读取；以此类推，直至所有像素读取结束，一帧完成。
在该实施例中，针对CIS像素阵列(该像素阵列中采用“L型”彩色像素)，在采用全局快门的曝光方式、且不使用像素信号融合的情形下，提供了一种像素重置、曝光以及读取的控制方案，实现了对CIS的控制的准确性，为CFA在CIS上的广泛应用提供基础。
进一步地，在本申请的一个实施例中，该控制方法还包括：在像素阵列采用全局快门像素曝光方式，白色像素的电信号与至少一个彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制像素阵列的多个像素行的像素同步进行第四预设处理，其中第四预设处理包括：将像素的电信号设置为初始电压、控制像素感测光线；控制每个像素团中，白色像素的电信号与至少一个彩色像素的电信号进行信号融合，以增强彩色像素的电信号；控制多个像素行的像素的电信号依次进行输出。
在该实施例中，如果使用像素信号融合，也即，将每一个像素团中的白色像素产生的信号融合进1个或多个彩色像素中，则其相应的像素阵列控制方法如图15所示。仍然是所有横行像素统一进行重置、曝光。在读取时段每一个像素团内的白色像素的电信号与1个或多个彩色像素的电信号进行信号融合操作，以增强彩色像素的电信号，使彩色像素对应的图像更亮。融合操作完成后进入信号读取时段，读取操作仍然按照逐横行信号读取与处理的方式进行。当前帧像素读取控制的步骤结束后，立即进入下一帧的重置步骤。
如图16所示，上述控制方式的控制逻辑包括：所有像素重置；所有像素重置结束，开始曝光；所有像素曝光结束，进行信号融合后开始逐行读取；以此类推，直至所有像素读取结束，一帧完成。
在该实施例中，针对CIS像素阵列(该像素阵列中采用“L型”彩色像素)，在采用全局快门的曝光方式、且使用像素信号融合的情形下，提供了一种像素重置、曝光以及读取的控制方案，实现了对CIS的控制的准确性，为CFA在CIS上的广泛应用提供基础。
进一步地，在本申请的一个实施例中，该控制方法还包括：在像素阵列采用卷帘快门曝光方式，白色像素包括多个子白色像素，彩色像素包括多个子彩色像素的情况下，在每帧时间内，控制像素阵列的多个像素行的子像素依次进行第五预设处理；其中，像素行仅包括子彩色像素，或包括子白色像素和子彩色像素，像素列仅包括子彩色像素，或包括子白色像素和子彩色像素，第五预设处理包括：将子像素的电信号设置为初始电压、控制子像素感测光线以及将子像素的电信号输出。
在该实施例中，对于合成像素方案，也即，将白色像素拆分为多个矩形子白色像素、将彩色像素拆分为多个矩形子彩色像素的方案(如图2和图3所示)，以如图2中所示的结构为例，每个像素团中含有16个子像素，因此如图17所示，像素阵列600的每个像素团602中含有16个子像素，具体为4个子白色像素和12个子彩色像素。像素阵列600对应的像素电路阵列700由多个像素团电路702构成，一个像素团电路702由多个子像素电路706构成，每一行像素电路均由像素控制信号生成模块800进行控制，每一列像素电路的输出信号传输至像素输出信号处理模块900，由像素输出信号处理模块900进行处理。
像素阵列中，每一行中的子像素包括两种情况，一种为每一行中仅包括子彩色像素，另一种为每一行中包括子白色像素和子彩色像素；每一列中的子像素包括两种情况，一种为每一列中仅包括子彩色像素，另一种为每一列中包括子白色像素和子彩色像素。
像素控制信号生成模块生成的横行像素控制信号被一整行像素(不论是彩色像素还是白色像素)共享。在每一列，每两个相邻像素共享一个像素信号读取电路，两个像素的信号将被选择性读取并由共享列的输出信号线路传输至像素输出信号处理模块进行下一步信号处理。例如，如图17所示，子彩色像素R1和子彩色像素R3分别处于相邻不同的横行，但他们共享一个像素信号读取电路。由横行像素控制信号进行控制，在不同的时间段，此像素信号读取电路将轮流对子彩色像素R1和子彩色像素R3进行信号读取。以此类推，子彩色像素R2与子白色像素W1共享一个像素信号读取电路，子彩色像素G4与子彩色像素G5共享一个像素信号读取电路。
在使用卷帘快门曝光方式且未进行像素信号融合时，其像素阵列控制方法如图18所示。每一行的子像素相对其他行错开时间进行重置、曝光和读取。
如图19所示，上述控制方式的控制逻辑包括：第1横行像素重置、上一帧最后横行像素读取；第1横行像素曝光、第2横行像素重置；第2横行像素曝光、第3横行像素重置；以此类推，直至倒数第2横行像素读取、最后横行像素曝光。
在该实施例中，针对CIS像素阵列(该像素阵列包括合成像素)，在采用卷帘快门的曝光方式，且不使用像素信号融合的情形下，提供了一种像素重置、曝光以及读取的控制方案，实现了对CIS的控制的准确性，为CFA在CIS上的广泛应用提供基础。
进一步地，在本申请的一个实施例中，该控制方法还包括：在像素阵列采用卷帘快门曝光方式，子白色像素的电信号与至少一个子彩色像素的电信号进行信号融合的情况下，按照像素阵列由上到下的顺序，将每Q个像素行设置为一个第一像素行组，则得到多个第一像素行组，其中Q等于2或4；在每帧时间内，控制多个第一像素行组的子像素依次进行第六预设处理；其中，第六预设处理依次包括：将子像素的电信号设置为初始电压、控制子像素感测光线、将第一像素行组的子白色像素的电信号与第一像素行组的至少一个子彩色像素的电信号进行信号融合以增强子彩色像素的电信号、将子像素的电信号输出。
在该实施例中，对于合成像素方案，也即，将白色像素拆分为多个矩形子白色像素、将彩色像素拆分为多个矩形子彩色像素的方案(如图2和图3所示)。在一个像素团中，每一个子白色像素与之所在的像素团的其他子像素可进行像素内信号互联融合。例如，如图17所示，子白色像素W1内的信号可以通过像素间内联线路与子彩色像素R2、子彩色像素R1以及子彩色像素R3进行信号融合。
且需要说明的是，若有实际需要，3个同色像素子彩色像素R2、子彩色像素R1以及子彩色像素R3的信号，也可撇开子白色像素进行融合。融合开关信号同样由像素控制信号生成模块生成提供。
在使用像素信号融合的情况下，有两种不同的像素阵列控制方式。
第一种控制方式，按照像素阵列由上到下的顺序，将每2个像素行设置为一个第一像素行组，则得到多个第一像素行组，在第i帧时间内，控制多个第一像素行组的子像素依次进行第六预设处理。示例性地，如图20所示，以2行子像素为一个像素行组(2行子像素为一半的像素团行)，同时重置、同时曝光。在读取阶段开始时进行像素信号融合，然后进行信号读取。每两组间的控制信号相互独立且不对齐。在当前帧信号读取完成后，立刻进入下一帧。
如图21所示，上述第一种控制方式的控制逻辑包括：第1、2横行像素重置以及上一帧倒数第2、1横行像素读取；第3、4横行像素重置以及第1、2横行像素曝光；第5、6横行像素重置以及第3、4横行像素曝光；以此类推，直至倒数第4、3横行像素读取以及倒数第2、1横行像素曝光。
第二种控制方式为，按照像素阵列由上到下的顺序，将每4个像素行设置为一个第一像素行组，则得到多个第一像素行组，在第i帧时间内，控制多个第一像素行组的子像素依次进行第六预设处理。示例性地，如图22所示，以4行子像素为一个像素行组(4行子像素为一个像素团行)，同时重置、同时曝光。在读取阶段开始时进行像素信号融合，然后进行信号读取。每两组间的控制信号相互独立且不对齐。在当前帧信号读取完成后，立刻进入下一帧。
第二种控制方式与第一种控制方式的主要区别是，第二种控制方式中，像素团上半部分的子白色像素信号可以与下半部分的子白色像素信号进行融合。也即，在Q等于4的情况下，将每一行像素团中的两个第一像素行组中，子白色像素的电信号与至少一个子彩色像素的电信号进行信号融合，以增强子彩色像素的电信号。
如图23所示，上述第二种控制方式的控制逻辑包括：第1、2、3、4横行像素重置以及上一帧倒数第4、3、2、1横行像素读取；第5、6、7、8横行像素重置以及第1、2、3、4横行像素曝光；第9、10、11、12横行像素重置以及第5、6、7、8横行像素曝光；以此类推，直至倒数第8、7、6、5横行像素读取以及倒数第4、3、2、1横行像素曝光。
在该实施例中，针对CIS像素阵列(该像素阵列包括合成像素)，在采用卷帘快门的曝光方式，且使用像素信号融合的情形下，提供了一种像素重置、曝光以及读取的控制方案，实现了对CIS的控制的准确性，为CFA在CIS上的广泛应用提供基础。
进一步地，在本申请的一个实施例中，该控制方法还包括：在像素阵列采用全局快门曝光方式，白色像素包括多个子白色像素，彩色像素包括多个子彩色像素的情况下，在每帧时间内，控制像素阵列的多个像素行的子像素同步进行第七预设处理，其中第七预设处理包括：将子像素的电信号设置为初始电压、控制子像素感测光线；控制多个像素行的子像素的电信号依次进行输出。
在该实施例中，对于合成像素方案，也即，将白色像素拆分为多个矩形子白色像素、将彩色像素拆分为多个矩形子彩色像素的方案(如图2和图3所示)。在采用全局快门的曝光方式且不使用像素信号融合的情况下，像素阵列控制方式如图24所示。每一行子像素均统一进行重置、曝光和读取。在读取期间虽然所有的横行像素读取期对齐，但是读取是按照逐横行信号读取与处理的方式进行(只是读取期统一划分而已)。当所有的像素信号均读取完毕后，当前帧结束，并紧接着进入下一帧像素重置步骤。
上述控制方式的控制逻辑如图14所示，包括：所有像素重置；所有像素重置结束，开始曝光；所有像素曝光结束，开始逐行读取；以此类推，直至所有像素读取结束，一帧完成。
在该实施例中，针对CIS像素阵列(该像素阵列包括合成像素)，在采用全局快门的曝光方式且不使用像素信号融合的情形下，提供了一种像素重置、曝光以及读取的控制方案，实现了对CIS的控制的准确性，为CFA在CIS上的广泛应用提供基础。
进一步地，在本申请的一个实施例中，该控制方法还包括：在像素阵列采用全局快门像素曝光方式，子白色像素的电信号与至少一个子彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制像素阵列的多个像素行的像素同步进行第八预设处理，其中第八预设处理包括：将子像素的电信号设置为初始电压、控制子像素感测光线；按照像素阵列由上到下的顺序，将每S个像素行设置为一个第二像素行组，则得到多个第二像素行组，并控制每个第二像素行组中，子白色像素的电信号与至少一个子彩色像素的电信号进行信号融合，以增强子彩色像素的电信号，其中S等于2或4；控制多个像素行的子像素的电信号依次进行输出。
在该实施例中，对于合成像素方案，也即，将白色像素拆分为多个矩形子白色像素、将彩色像素拆分为多个矩形子彩色像素的方案(如图2和图3所示)。在采用全局快门的曝光方式且使用像素信号融合的情况下，像素阵列控制方式如图25和图26所示。所有横行子像素统一进行重置、曝光。在读取时段，根据不同的分组方法，对每一个像素团内的像素信号进行信号融合操作和信号读取操作。读取操作仍然按照逐横行信号读取与处理的方式进行。当前帧像素读取控制的步骤结束后，立即进入下一帧的重置步骤。
根据不同的分组方法，对每一个像素团内的像素信号进行信号融合操作和信号读取，具体包括：(1)如图25所示，以2行子像素为一个像素行组(2行子像素为一半的像素团行)同时进行信号融合，再进行信号读取操作。(2)如图26所示，以4行子像素为一个像素行组(4行子像素为一个像素团行)，同时进行信号融合，再进行信号读取操作。
上述控制方式的控制逻辑如图16所示，包括：所有像素重置；所有像素重置结束，开始曝光；所有像素曝光结束，进行信号融合后开始逐行读取；以此类推，直至所有像素读取结束，一帧完成。
在该实施例中，针对CIS像素阵列(该像素阵列包括合成像素)，在采用全局快门的曝光方式且使用像素信号融合的情形下，提供了一种像素重置、曝光以及读取的控制方案，实现了对CIS的控制的准确性，为CFA在CIS上的广泛应用提供基础。
值得注意的是，对于像素信号控制均采用了横行像素共享控制信号，竖行像素共享读出信号线路的方式也可以采用竖行像素共享控制信号，横行像素共享读出信号线路的方式。
需要说明的是，本申请实施例提供的像素阵列的控制方法，执行主体可以为像素阵列的控制装置，或者，该像素阵列的控制装置中的用于执行像素阵列的控制方法的控制模块。本申请实施例中以像素阵列的控制装置执行像素阵列的控制方法为例，说明本申请实施例提供的像素阵列的控制装置。
本申请实施例提供一种像素阵列的控制装置，该像素阵列包括多个像素团，每个像素团包括一个白色像素和至少两个彩色像素，至少两个彩色像素设置于白色像素的周围，像素阵列包括至少两个像素行和至少两个像素列，至少两个像素行共用一个控制信号线路，至少两个像素列共用一个输出信号线路；如图27所示，该像素阵列的控制装置2700包括控制模块2702，控制模块2702用于：
在每帧时间内，控制至少两个像素行的像素依次进行第一预设处理；或者，在每帧时间内，控制像素阵列的多个彩色像素行的像素依次进行第一预设处理，以及控制像素阵列的每个白色像素行的像素与其相邻的一个彩色像素行的像素同步进行第一预设处理；
其中，彩色像素行是包括彩色像素的像素行，白色像素行是包括白色像素的像素行，第一预设处理包括：将像素的电信号设置为初始电压、控制像素感测光线以及将像素的电信号输出。
在该实施例中，像素阵列的每个像素行共用一个控制信号线路，像素阵列的每个像素列共用一个输出信号线路，具体包括：每一行的彩色像素共用一个像素控制信号，每一行的白色像素共用一个像素控制信号；每一列的彩色像素共用一个输出信号线路，每一列的白色像素共用一个输出信号线路。针对上述像素阵列结构的控制方法具体包括：第一种控制方式，1帧时间内每个像素行依次进行重置、曝光以及读取控制。第二种控制方式，1帧时间内彩色像素行依次进行重置、曝光以及读取控制，同时控制每个白色像素行与其相邻的彩色像素行同步进行重置、曝光以及读取控制。在本申请实施例中，针对CIS像素阵列，在采用卷帘快门的曝光方式且不使用像素信号融合的情形下，提供了一种像素重置、曝光以及读取的控制方案，实现了对CIS的控制的准确性，为CFA在CIS上的广泛应用提供基础。
进一步地，在本申请的一个实施例中，控制模块2702还用于：在像素阵列采用卷帘快门曝光方式，白色像素的电信号与至少一个彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制多行像素团的像素依次进行第二预设处理；其中，第二预设处理依次包括：将像素的电信号设置为初始电压、控制像素感测光线、将像素团的白色像素的电信号与像素团的至少一个彩色像素的电信号进行信号融合以增强彩色像素的电信号、将像素的电信号输出。
进一步地，在本申请的一个实施例中，控制模块2702还用于：在像素阵列采用全局快门像素曝光方式的情况下，在每帧时间内，控制像素阵列的多个像素行的像素同步进行第三预设处理，其中第三预设处理包括：将像素的电信号设置为初始电压、控制像素感测光线；控制多个像素行的像素的电信号依次进行输出。
进一步地，在本申请的一个实施例中，控制模块2702还用于：在像素阵列采用全局快门像素曝光方式，白色像素的电信号与至少一个彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制像素阵列的多个像素行的像素同步进行第四预设处理，其中第四预设处理包括：将像素的电信号设置为初始电压、控制像素感测光线；控制每个像素团中，白色像素的电信号与至少一个彩色像素的电信号进行信号融合，以增强彩色像素的电信号；控制多个像素行的像素的电信号依次进行输出。
进一步地，在本申请的一个实施例中，控制模块2702还用于：在像素阵列采用卷帘快门曝光方式，白色像素包括多个子白色像素，彩色像素包括多个子彩色像素的情况下，在每帧时间内，控制像素阵列的多个像素行的子像素依次进行第五预设处理；其中，像素行仅包括子彩色像素，或包括子白色像素和子彩色像素，像素列仅包括子彩色像素，或包括子白色像素和子彩色像素，第五预设处理包括：将子像素的电信号设置为初始电压、控制子像素感测光线以及将子像素的电信号输出。
进一步地，在本申请的一个实施例中，控制模块2702还用于：在像素阵列采用卷帘快门曝光方式，子白色像素的电信号与至少一个子彩色像素的电信号进行信号融合的情况下，按照像素阵列由上到下的顺序，将每Q个像素行设置为一个第一像素行组，则得到多个第一像素行组，其中Q等于2或4；在每帧时间内，控制多个第一像素行组的子像素依次进行第六预设处理；其中，第六预设处理依次包括：将子像素的电信号设置为初始电压、控制子像素感测光线、将第一像素行组的子白色像素的电信号与第一像素行组的至少一个子彩色像素的电信号进行信号融合以增强子彩色像素的电信号、将子像素的电信号输出。
进一步地，在本申请的一个实施例中，控制模块2702还用于：在像素阵列采用全局快门曝光方式，白色像素包括多个子白色像素，彩色像素包括多个子彩色像素的情况下，在每帧时间内，控制像素阵列的多个像素行的子像素同步进行第七预设处理，其中第七预设处理包括：将子像素的电信号设置为初始电压、控制子像素感测光线；控制多个像素行的子像素的电信号依次进行输出。
进一步地，在本申请的一个实施例中，控制模块2702还用于：在像素阵列采用全局快门像素曝光方式，子白色像素的电信号与至少一个子彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制像素阵列的多个像素行的像素同步进行第八预设处理，其中第八预设处理包括：将子像素的电信号设置为初始电压、控制子像素感测光线；按照像素阵列由上到下的顺序，将每S个像素行设置为一个第二像素行组，则得到多个第二像素行组，并控制每个第二像素行组中，子白色像素的电信号与至少一个子彩色像素的电信号进行信号融合，以增强子彩色像素的电信号，其中S等于2或4；控制多个像素行的子像素的电信号依次进行输出。
本申请实施例中的像素阵列的控制装置2700可以是装置，也可以是终端中的部件、集成电路或芯片。该装置可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(Ultra-Mobile Personal Computer，UMPC)、上网本或者个人数字助理(Personal Digital Assistant，PDA)等，非移动电子设备可以为服务器、网络附属存储器(Network Attached Storage，NAS)、个人计算机(Personal Computer，PC)、电视机(Television，TV)、柜员机或者自助机等，本申请实施例不作具体限定。
本申请实施例中的像素阵列的控制装置2700可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。
本申请实施例提供的像素阵列的控制装置2700能够实现图1至图26的方法实施例中实现的各个过程，为避免重复，这里不再赘述。
可选的，如图28所示，本申请实施例还提供一种电子设备2800，包括处理器2802，存储器2804，存储在存储器2804上并可在处理器2802上运行的程序或指令，该程序或指令被处理器2802执行时实现上述像素阵列的控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
需要注意的是，本申请实施例中的电子设备包括上述的移动电子设备和非移动电子设备。
图29为实现本申请实施例的一种电子设备的硬件结构示意图。
该电子设备2900包括但不限于：射频单元2902、网络模块2904、音频输出单元2906、输入单元2908、传感器2910、显示单元2912、用户输入单元2914、接口单元2916、存储器2918、以及处理器2920等部件。
本领域技术人员可以理解，电子设备2900还可以包括给各个部件供电的电源(比如电池)，电源可以通过电源管理系统与处理器2920逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。图29中示出的电子设备结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，在此不再赘述。
其中，电子设备1500的传感器1510包括图像传感器，该图像传感器包括像素阵列，该像素阵列包括多个像素团，每个像素团包括一个白色像素和至少两个彩色像素，至少两个彩色像素设置于白色像素的周围，像素阵列包括至少两个像素行和至少两个像素列，至少两个像素行共用一个控制信号线路，至少两个像素列共用一个输出信号线路。处理器2920，用于在像素阵列采用卷帘快门曝光方式，像素行仅包括白色像素或仅包括彩色像素，像素列仅包括白色像素或仅包括彩色像素的情况下，在每帧时间内，控制至少两个像素行的像素依次进行第一预设处理；或者，在每帧时间内，控制像素阵列的多个彩色像素行的像素依次进行第一预设处理，以及控制像素阵列的每个白色像素行的像素与其相邻的一个彩色像素行的像素同步进行第一预设处理；
其中，彩色像素行是包括彩色像素的像素行，白色像素行是包括白色像素的像素行，第一预设处理包括：将像素的电信号设置为初始电压、控制像素感测光线以及将像素的电信号输出。
在该实施例中，像素阵列的每个像素行共用一个控制信号线路，像素阵列的每个像素列共用一个输出信号线路，具体包括：每一行的彩色像素共用一个像素控制信号，每一行的白色像素共用一个像素控制信号；每一列的彩色像素共用一个输出信号线路，每一列的白色像素共用一个输出信号线路。针对上述像素阵列结构的控制方法具体包括：第一种控制方式，1帧时间内每个像素行依次进行重置、曝光以及读取控制。第二种控制方式，1帧时间内彩色像素行依次进行重置、曝光以及读取控制，同时控制每个白色像素行与其相邻的彩色像素行同步进行重置、曝光以及读取控制。在本申请实施例中，针对CIS像素阵列，在采用卷帘快门的曝光方式且不使用像素信号融合的情形下，提供了一种像素重置、曝光以及读取的控制方案，实现了对CIS的控制的准确性，为CFA在CIS上的广泛应用提供基础。
进一步地，在本申请的一个实施例中，处理器2920还用于：在像素阵列采用卷帘快门曝光方式，白色像素的电信号与至少一个彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制多行像素团的像素依次进行第二预设处理；其中，第二预设处理依次包括：将像素的电信号设置为初始电压、控制像素感测光线、将像素团的白色像素的电信号与像素团的至少一个彩色像素的电信号进行信号融合以增强彩色像素的电信号、将像素的电信号输出。
进一步地，在本申请的一个实施例中，处理器2920还用于：在像素阵列采用全局快门像素曝光方式的情况下，在每帧时间内，控制像素阵列的多个像素行的像素同步进行第三预设处理，其中第三预设处理包括：将像素的电信号设置为初始电压、控制像素感测光线；控制多个像素行的像素的电信号依次进行输出。
进一步地，在本申请的一个实施例中，处理器2920还用于：在像素阵列采用全局快门像素曝光方式，白色像素的电信号与至少一个彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制像素阵列的多个像素行的像素同步进行第四预设处理，其中第四预设处理包括：将像素的电信号设置为初始电压、控制像素感测光线；控制每个像素团中，白色像素的电信号与至少一个彩色像素的电信号进行信号融合，以增强彩色像素的电信号；控制多个像素行的像素的电信号依次进行输出。
进一步地，在本申请的一个实施例中，处理器2920还用于：在像素阵列采用卷帘快门曝光方式，白色像素包括多个子白色像素，彩色像素包括多个子彩色像素的情况下，在每帧时间内，控制像素阵列的多个像素行的子像素依次进行第五预设处理；其中，像素行仅包括子彩色像素，或包括子白色像素和子彩色像素，像素列仅包括子彩色像素，或包括子白色像素和子彩色像素，第五预设处理包括：将子像素的电信号设置为初始电压、控制子像素感测光线以及将子像素的电信号输出。
进一步地，在本申请的一个实施例中，处理器2920还用于：在像素阵列采用卷帘快门曝光方式，子白色像素的电信号与至少一个子彩色像素的电信号进行信号融合的情况下，按照像素阵列由上到下的顺序，将每Q个像素行设置为一个第一像素行组，则得到多个第一像素行组，其中Q等于2或4；在每帧时间内，控制多个第一像素行组的子像素依次进行第六预设处理；其中，第六预设处理依次包括：将子像素的电信号设置为初始电压、控制子像素感测光线、将第一像素行组的子白色像素的电信号与第一像素行组的至少一个子彩色像素的电信号进行信号融合以增强子彩色像素的电信号、将子像素的电信号输出。
进一步地，在本申请的一个实施例中，处理器2920还用于：在像素阵列采用全局快门曝光方式，白色像素包括多个子白色像素，彩色像素包括多个子彩色像素的情况下，在每帧时间内，控制像素阵列的多个像素行的子像素同步进行第七预设处理，其中第七预设处理包括：将子像素的电信号设置为初始电压、控制子像素感测光线；控制多个像素行的子像素的电信号依次进行输出。
进一步地，在本申请的一个实施例中，处理器2920还用于：在像素阵列采用全局快门像素曝光方式，子白色像素的电信号与至少一个子彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制像素阵列的多个像素行的像素同步进行第八预设处理，其中第八预设处理包括：将子像素的电信号设置为初始电压、控制子像素感测光线；按照像素阵列由上到下的顺序，将每S个像素行设置为一个第二像素行组，则得到多个第二像素行组，并控制每个第二像素行组中，子白色像素的电信号与至少一个子彩色像素的电信号进行信号融合，以增强子彩色像素的电信号，其中S等于2或4；控制多个像素行的子像素的电信号依次进行输出。
应理解的是，本申请实施例中，射频单元2902可用于收发信息或收发通话过程中的信号，具体的，接收基站的下行数据或向基站发送上行数据。射频单元2902包括但不限于天线、至少一个放大器、收发信机、耦合器、低噪声放大器、双工器等。
网络模块2904为用户提供了无线的宽带互联网访问，如帮助用户收发电子邮件、浏览网页和访问流式媒体等。
音频输出单元2906可以将射频单元2902或网络模块2904接收的或者在存储器2918中存储的音频数据转换成音频信号并且输出为声音。而且，音频输出单元2906还可以提供与电子设备2900执行的特定功能相关的音频输出(例如，呼叫信号接收声音、消息接收声音等等)。音频输出单元2906包括扬声器、蜂鸣器以及受话器等。
输入单元2908用于接收音频或视频信号。输入单元2908可以包括图形处理器(Graphics Processing Unit，GPU)29082和麦克风29084，图形处理器29082对在视频捕获模式或图像捕获模式中由图像捕获装置(如摄像头)获得的静态图片或视频的图像数据进行处理。处理后的图像帧可以显示在显示单元2912上，或者存储在存储器2918(或其它存储介质)中，或者经由射频单元2902或网络模块2904发送。麦克风29084可以接收声音，并且能够将声音处理为音频数据，处理后的音频数据可以在电话通话模式的情况下转换为可经由射频单元2902发送到移动通信基站的格式输出。
电子设备2900还包括至少一种传感器2910，比如指纹传感器、压力传感器、虹膜传感器、分子传感器、陀螺仪、气压计、湿度计、温度计、红外线传感器、光传感器、运动传感器以及其他传感器。
显示单元2912用于显示由用户输入的信息或提供给用户的信息。显示单元2912可包括显示面板29122，可以采用液晶显示器、有机发光二极管等形式来配置显示面板29122。
用户输入单元2914可用于接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。具体地，用户输入单元2914包括触控面板29142以及其他输入设备29144。触控面板29142也称为触摸屏，可收集用户在其上或附近的触摸操作。触控面板29142可包括触摸检测装置和触摸控制器两个部分。其中，触摸检测装置检测用户的触摸方位，并检测触摸操作带来的信号，将信号传送给触摸控制器；触摸控制器从触摸检测装置上接收触摸信息，并将它转换成触点坐标，再送给处理器2920，接收处理器2920发来的命令并加以执行。其他输入设备29144可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆，在此不再赘述。
进一步的，触控面板29142可覆盖在显示面板29122上，当触控面板29142检测到在其上或附近的触摸操作后，传送给处理器2920以确定触摸事件的类型，随后处理器2920根据触摸事件的类型在显示面板29122上提供相应的视觉输出。触控面板29142与显示面板29122可作为两个独立的部件，也可以集成为一个部件。
接口单元2916为外部装置与电子设备2900连接的接口。例如，外部装置可以包括有线或无线头戴式耳机端口、外部电源(或电池充电器)端口、有线或无线数据端口、存储卡端口、用于连接具有识别模块的装置的端口、音频输入/输出(I/O)端口、视频I/O端口、耳机端口等等。接口单元2916可以用于接收来自外部装置的输入(例如，数据信息、电力等等)并且将接收到的输入传输到电子设备2900内的一个或多个元件或者可以用于在电子设备2900和外部装置之间传输数据。
存储器2918可用于存储软件程序以及各种数据。存储器2918可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据移动终端的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器2918可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
处理器2920通过运行或执行存储在存储器2918内的软件程序和/或模块，以及调用存储在存储器2918内的数据，执行电子设备2900的各种功能和处理数据，从而对电子设备2900进行整体监控。处理器2920可包括一个或多个处理单元；优选的，处理器2920可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。
本申请实施例还提供一种可读存储介质，可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述像素阵列的控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
其中，处理器为上述实施例中的电子设备中的处理器。可读存储介质，包括计算机可读存储介质，如计算机只读存储器(Read-Only Memory，ROM)、随机存取存储器(RandomAccess Memory，RAM)、磁碟或者光盘等。
本申请实施例另提供了一种芯片，芯片包括处理器和通信接口，通信接口和处理器耦合，处理器用于运行程序或指令，实现上述像素阵列的控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
应理解，本申请实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以计算机软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (11)

1.一种像素阵列的控制方法，其特征在于，所述像素阵列包括多个像素团，每个所述像素团包括一个白色像素和至少两个彩色像素，所述至少两个彩色像素围绕所述白色像素设置，所述像素阵列包括至少两个像素行和至少两个像素列，所述至少两个像素行共用一个控制信号线路，所述至少两个像素列共用一个输出信号线路；
所述控制方法包括：
在所述像素阵列采用卷帘快门曝光方式，所述像素行包括所述白色像素或所述彩色像素，所述像素列包括所述白色像素或所述彩色像素的情况下，在每帧时间内，控制所述至少两个像素行的像素依次进行第一预设处理；或者，
在每帧时间内，控制所述像素阵列的多个彩色像素行的像素依次进行第一预设处理，以及控制所述像素阵列的每个白色像素行的像素与其相邻的一个所述彩色像素行的像素同步进行所述第一预设处理；
其中，所述彩色像素行是包括所述彩色像素的像素行，所述白色像素行是包括所述白色像素的像素行，所述第一预设处理包括：将所述像素的电信号设置为初始电压、控制所述像素感测光线以及将所述像素的电信号输出。
2.根据权利要求1所述的像素阵列的控制方法，其特征在于，还包括：
在所述像素阵列采用卷帘快门曝光方式，所述白色像素的电信号与至少一个所述彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制多行所述像素团的像素依次进行第二预设处理；
其中，所述第二预设处理依次包括：将所述像素的电信号设置为初始电压、控制所述像素感测光线、将所述像素团的白色像素的电信号与所述像素团的至少一个彩色像素的电信号进行信号融合以增强所述彩色像素的电信号、将所述像素的电信号输出。
3.根据权利要求1所述的像素阵列的控制方法，其特征在于，还包括：
在所述像素阵列采用全局快门像素曝光方式的情况下，在每帧时间内，控制所述像素阵列的多个所述像素行的像素同步进行第三预设处理，其中所述第三预设处理包括：将所述像素的电信号设置为初始电压、控制所述像素感测光线；
控制多个所述像素行的像素的电信号依次进行输出。
4.根据权利要求1所述的像素阵列的控制方法，其特征在于，还包括：
在所述像素阵列采用全局快门像素曝光方式，所述白色像素的电信号与至少一个所述彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制所述像素阵列的多个所述像素行的像素同步进行第四预设处理，其中所述第四预设处理包括：将所述像素的电信号设置为初始电压、控制所述像素感测光线；
控制每个所述像素团中，所述白色像素的电信号与至少一个所述彩色像素的电信号进行信号融合，以增强所述彩色像素的电信号；
控制多个所述像素行的像素的电信号依次进行输出。
5.根据权利要求1至4中任一项所述的像素阵列的控制方法，其特征在于，还包括：
在所述像素阵列采用卷帘快门曝光方式，所述白色像素包括多个子白色像素，所述彩色像素包括多个子彩色像素的情况下，在每帧时间内，控制所述像素阵列的多个像素行的子像素依次进行第五预设处理；
其中，所述像素行仅包括所述子彩色像素，或包括所述子白色像素和所述子彩色像素，所述像素列仅包括所述子彩色像素，或包括所述子白色像素和所述子彩色像素，所述第五预设处理包括：将所述子像素的电信号设置为初始电压、控制所述子像素感测光线以及将所述子像素的电信号输出。
6.根据权利要求5所述的像素阵列的控制方法，其特征在于，还包括：
在所述像素阵列采用卷帘快门曝光方式，所述子白色像素的电信号与至少一个所述子彩色像素的电信号进行信号融合的情况下，按照所述像素阵列由上到下的顺序，将每Q个所述像素行设置为一个第一像素行组，则得到多个所述第一像素行组，其中Q等于2或4；
在每帧时间内，控制多个所述第一像素行组的子像素依次进行第六预设处理；
其中，所述第六预设处理依次包括：将所述子像素的电信号设置为初始电压、控制所述子像素感测光线、将所述第一像素行组的子白色像素的电信号与所述第一像素行组的至少一个子彩色像素的电信号进行信号融合以增强所述子彩色像素的电信号、将所述子像素的电信号输出。
7.根据权利要求5所述的像素阵列的控制方法，其特征在于，还包括：
在所述像素阵列采用全局快门曝光方式，所述白色像素包括多个子白色像素，所述彩色像素包括多个子彩色像素的情况下，在每帧时间内，控制所述像素阵列的多个所述像素行的子像素同步进行第七预设处理，其中所述第七预设处理包括：将所述子像素的电信号设置为初始电压、控制所述子像素感测光线；
控制多个所述像素行的子像素的电信号依次进行输出。
8.根据权利要求7所述的像素阵列的控制方法，其特征在于，还包括：
在所述像素阵列采用全局快门像素曝光方式，所述子白色像素的电信号与至少一个所述子彩色像素的电信号进行信号融合的情况下，在每帧时间内，控制所述像素阵列的多个所述像素行的像素同步进行第八预设处理，其中所述第八预设处理包括：将所述子像素的电信号设置为初始电压、控制所述子像素感测光线；
按照所述像素阵列由上到下的顺序，将每S个所述像素行设置为一个第二像素行组，则得到多个所述第二像素行组，并控制每个所述第二像素行组中，所述子白色像素的电信号与至少一个所述子彩色像素的电信号进行信号融合，以增强所述子彩色像素的电信号，其中S等于2或4；
控制多个所述像素行的子像素的电信号依次进行输出。
9.一种像素阵列的控制装置，其特征在于，所述像素阵列包括多个像素团，每个所述像素团包括一个白色像素和至少两个彩色像素，所述至少两个彩色像素设置于所述白色像素的周围，所述像素阵列包括至少两个像素行和至少两个像素列，所述至少两个像素行共用一个控制信号线路，所述至少两个像素列共用一个输出信号线路；
所述控制装置包括控制模块，所述控制模块用于：
在所述像素阵列采用卷帘快门曝光方式，所述像素行仅包括所述白色像素或仅包括所述彩色像素，所述像素列仅包括所述白色像素或仅包括所述彩色像素的情况下，在每帧时间内，控制所述至少两个像素行的像素依次进行第一预设处理；或者，
在每帧时间内，控制所述像素阵列的多个彩色像素行的像素依次进行第一预设处理，以及控制所述像素阵列的每个白色像素行的像素与其相邻的一个所述彩色像素行的像素同步进行所述第一预设处理；
其中，所述彩色像素行是包括所述彩色像素的像素行，所述白色像素行是包括所述白色像素的像素行，所述第一预设处理包括：将所述像素的电信号设置为初始电压、控制所述像素感测光线以及将所述像素的电信号输出。
10.一种电子设备，其特征在于，包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求1至8中任一项所述的像素阵列的控制方法的步骤。
11.一种可读存储介质，其上存储有程序或指令，其特征在于，所述程序或指令被处理器执行时实现如权利要求1至8中任一项所述的像素阵列的控制方法的步骤。
CN202110984571.3A 2021-08-25 2021-08-25 像素阵列的控制方法、装置、电子设备和可读存储介质 Active CN113674685B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110984571.3A CN113674685B (zh) 2021-08-25 2021-08-25 像素阵列的控制方法、装置、电子设备和可读存储介质
PCT/CN2022/114716 WO2023025232A1 (zh) 2021-08-25 2022-08-25 像素阵列的控制方法、装置、电子设备和可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110984571.3A CN113674685B (zh) 2021-08-25 2021-08-25 像素阵列的控制方法、装置、电子设备和可读存储介质

Publications (2)

Publication Number Publication Date
CN113674685A true CN113674685A (zh) 2021-11-19
CN113674685B CN113674685B (zh) 2023-02-24

Family

ID=78546412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110984571.3A Active CN113674685B (zh) 2021-08-25 2021-08-25 像素阵列的控制方法、装置、电子设备和可读存储介质

Country Status (2)

Country Link
CN (1) CN113674685B (zh)
WO (1) WO2023025232A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023025232A1 (zh) * 2021-08-25 2023-03-02 维沃移动通信有限公司 像素阵列的控制方法、装置、电子设备和可读存储介质
WO2024046262A1 (zh) * 2022-08-30 2024-03-07 维沃移动通信有限公司 像素阵列控制方法、装置及电子设备

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171830A (zh) * 2005-05-11 2008-04-30 美光科技公司 高填充系数多路共用像素
US20090021612A1 (en) * 2007-07-20 2009-01-22 Hamilton Jr John F Multiple component readout of image sensor
US20090040353A1 (en) * 2007-08-10 2009-02-12 Takeshi Yamamoto Imaging apparatus and method of driving solid-state imaging device
CN101494794A (zh) * 2008-01-22 2009-07-29 三星电子株式会社 获得图像的设备和方法以及处理图像的设备和方法
US20100253833A1 (en) * 2009-04-01 2010-10-07 Deever Aaron T Exposing pixel groups in producing digital images
CN102006427A (zh) * 2009-08-28 2011-04-06 索尼公司 成像器件和相机系统
CN102449999A (zh) * 2009-06-03 2012-05-09 全视科技有限公司 具有全局及滚动快门过程的成像器
US20140364690A1 (en) * 2012-03-28 2014-12-11 Fujifilm Corporation Imaging device and endoscope apparatus including the same
CN107786810A (zh) * 2016-08-26 2018-03-09 佳能株式会社 图像处理设备、图像处理方法、摄像设备和存储介质
CN108141575A (zh) * 2015-05-19 2018-06-08 奇跃公司 半全局快门成像器
CN110113546A (zh) * 2018-06-06 2019-08-09 思特威电子科技（开曼）有限公司 成像系统及像素阵列中相邻像素单元的组合和读出方法
KR20200072805A (ko) * 2018-12-13 2020-06-23 삼성전자주식회사 이미지 센서 및 이의 구동 방법
CN111447380A (zh) * 2020-05-22 2020-07-24 Oppo广东移动通信有限公司 控制方法、摄像头组件和移动终端
CN112822466A (zh) * 2020-12-28 2021-05-18 维沃移动通信有限公司 图像传感器、摄像模组和电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8184190B2 (en) * 2006-11-28 2012-05-22 Youliza, Gehts B.V. Limited Liability Company Simultaneous global shutter and correlated double sampling read out in multiple photosensor pixels
US8723093B2 (en) * 2011-01-10 2014-05-13 Alexander Krymski Image sensors and methods with shared control lines
CN113674685B (zh) * 2021-08-25 2023-02-24 维沃移动通信有限公司 像素阵列的控制方法、装置、电子设备和可读存储介质

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171830A (zh) * 2005-05-11 2008-04-30 美光科技公司 高填充系数多路共用像素
US20090021612A1 (en) * 2007-07-20 2009-01-22 Hamilton Jr John F Multiple component readout of image sensor
CN101755463A (zh) * 2007-07-20 2010-06-23 伊斯曼柯达公司 图像传感器的多分量读出
US20090040353A1 (en) * 2007-08-10 2009-02-12 Takeshi Yamamoto Imaging apparatus and method of driving solid-state imaging device
CN101494794A (zh) * 2008-01-22 2009-07-29 三星电子株式会社 获得图像的设备和方法以及处理图像的设备和方法
US20100253833A1 (en) * 2009-04-01 2010-10-07 Deever Aaron T Exposing pixel groups in producing digital images
CN102449999A (zh) * 2009-06-03 2012-05-09 全视科技有限公司 具有全局及滚动快门过程的成像器
CN102006427A (zh) * 2009-08-28 2011-04-06 索尼公司 成像器件和相机系统
US20140364690A1 (en) * 2012-03-28 2014-12-11 Fujifilm Corporation Imaging device and endoscope apparatus including the same
CN108141575A (zh) * 2015-05-19 2018-06-08 奇跃公司 半全局快门成像器
CN107786810A (zh) * 2016-08-26 2018-03-09 佳能株式会社 图像处理设备、图像处理方法、摄像设备和存储介质
CN110113546A (zh) * 2018-06-06 2019-08-09 思特威电子科技（开曼）有限公司 成像系统及像素阵列中相邻像素单元的组合和读出方法
KR20200072805A (ko) * 2018-12-13 2020-06-23 삼성전자주식회사 이미지 센서 및 이의 구동 방법
CN111447380A (zh) * 2020-05-22 2020-07-24 Oppo广东移动通信有限公司 控制方法、摄像头组件和移动终端
CN112822466A (zh) * 2020-12-28 2021-05-18 维沃移动通信有限公司 图像传感器、摄像模组和电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023025232A1 (zh) * 2021-08-25 2023-03-02 维沃移动通信有限公司 像素阵列的控制方法、装置、电子设备和可读存储介质
WO2024046262A1 (zh) * 2022-08-30 2024-03-07 维沃移动通信有限公司 像素阵列控制方法、装置及电子设备

Also Published As

Publication number Publication date
CN113674685B (zh) 2023-02-24
WO2023025232A1 (zh) 2023-03-02

Similar Documents

Publication Publication Date Title
WO2022143280A1 (zh) 图像传感器、摄像模组和电子设备
CN108900750B (zh) 一种图像传感器及移动终端
US10257447B2 (en) Imaging method, imaging device, and electronic device
WO2023025232A1 (zh) 像素阵列的控制方法、装置、电子设备和可读存储介质
CN106341628A (zh) 具有宽动态范围的图像传感器、像素电路和操作方法
US11743605B2 (en) Image sensor, mobile terminal, and image photographing method
WO2023025080A1 (zh) 图像传感器、控制方法、控制装置、电子设备和存储介质
CN103139473A (zh) 消除快门迟滞的方法、照相机模块和具有其的移动设备
US20090066820A1 (en) Filtering optimization via implicit bayer grid subsampling
WO2020015560A1 (zh) 图像传感器及移动终端
WO2023025229A1 (zh) 图像传感器、控制方法、控制装置、电子设备和存储介质
US20160037101A1 (en) Apparatus and Method for Capturing Images
US9344646B2 (en) Imaging device and imaging method
CN103813124A (zh) 图像处理装置和图像处理方法
JP5877931B2 (ja) 画素補間装置およびその動作制御方法
WO2023020532A1 (zh) 图像处理方法、装置、电子设备及可读存储介质
US11900637B2 (en) Image processing method and apparatus, and storage medium
US8610790B2 (en) Programmable data readout for an optical sensor
KR102374428B1 (ko) 그래픽 센서, 이동 단말 및 그래픽 촬영 방법
CN112150357B (zh) 一种图像处理方法及移动终端
US20240187756A1 (en) Image sensor, control method, control apparatus, electronic device, and storage medium
CN114697474B (zh) 电子设备的控制方法、电子设备及计算机可读存储介质
US11997405B2 (en) Electronic device integrating phase difference detection and imaging and method for controlling the same
CN108810416B (zh) 一种图像处理方法及终端设备
CN116801123A (zh) 图像传感器、图像处理装置及智能终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant