CN113672027B - 一种接受任意电容负载的推挽快速响应ldo - Google Patents

一种接受任意电容负载的推挽快速响应ldo Download PDF

Info

Publication number
CN113672027B
CN113672027B CN202110963135.8A CN202110963135A CN113672027B CN 113672027 B CN113672027 B CN 113672027B CN 202110963135 A CN202110963135 A CN 202110963135A CN 113672027 B CN113672027 B CN 113672027B
Authority
CN
China
Prior art keywords
ldo
nmos transistor
stage circuit
circuit
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110963135.8A
Other languages
English (en)
Other versions
CN113672027A (zh
Inventor
陈松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Yuntu Semiconductor Co.,Ltd.
Original Assignee
Suzhou Yuntu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yuntu Semiconductor Co ltd filed Critical Suzhou Yuntu Semiconductor Co ltd
Priority to CN202110963135.8A priority Critical patent/CN113672027B/zh
Publication of CN113672027A publication Critical patent/CN113672027A/zh
Application granted granted Critical
Publication of CN113672027B publication Critical patent/CN113672027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种接受任意电容负载的推挽快速响应LDO，所述LDO包括依次连接的跨导电路、推挽电流放大级电路、增益级电路和驱动级电路，以及连接于所述推挽电流放大级电路的输入端和所述驱动级电路的输出端之间的第一反馈电容。本申请能够接受任意电容负载，通用性强，稳定性高；且具有优秀的瞬态响应和超低的静态功耗；并能够以非常紧凑和简单的结构来实现。

Description

一种接受任意电容负载的推挽快速响应LDO
技术领域
本发明涉及集成电路技术领域，尤其涉及CMOS模拟集成电路设计领域，具体地，涉及一种接受任意电容负载的推挽快速响应低压差线性稳压器(Low drop-out VoltageRegulator，简称LDO)电路设计。
背景技术
当前集成电路产业发展中，电源管理芯片起到极其重要的作用，它可以为系统其余电路给予稳定电压。低压差线性稳压器芯片的简称是LDO，属于电源管理芯片，其显著优点有：结构简单、响应快、输出噪声低、静态功耗低、电路规模小等，因而是数模混合芯片中几乎必备的关键电源模块。
而普通的LDO在重载情况下会使得误差放大器的输出极点和主极点相距太近，从而容易导致电路不稳定。通常情况下的解决方案是需要外接片外电容，外接片外电容的LDO设计相对简单成熟，然而，这种设计需要外接分立元件，导致电路集成度降低。因此，近年来无片外电容LDO(Cap-less LDO)的设计成了国内外研究的热点。
无片外电容LDO是将电容集成于LDO电路内部，在实际电路设计中，无片外电容的LDO设计更具难度和多样性，主要有以下几个方面：
1、 由于无片外电容LDO的电容集成于片内，因此在应用到不同规模的芯片中时，由于芯片内部负载电容大小不确定（典型的芯片内部负载电容通常在100pF-1uF之间），因此LDO需要能够接受不同芯片内部负载电容，且具有良好的LDO环路稳定性；
2、 负载电流快速变化时（典型的负载电流变化速度在1us内为0至±200mA），LDO需要具有尽可能高的瞬态响应速度，以使其输出能够快速稳定在可接的电压纹波范围之内，此时输出电压最大变化不应超过±10%；
3、在0负载时，LDO静态功耗要求需要保证Iq<30uA。
而现有技术的LDO，无法满足上述几个方面的要求，因此本申请提供了一种接受任意电容负载的推挽快速响应LDO，其能够同时满足上述几个方面的要求，以克服现有技术存在的技术问题。
发明内容
为了克服现有技术的不足，本申请提供了一种接受任意电容负载的推挽快速响应低压差线性稳压器，本发明的技术方案如下：
一种接受任意电容负载的推挽快速响应LDO，所述LDO包括依次连接的跨导电路、推挽电流放大级电路、增益级电路和驱动级电路，以及连接于所述推挽电流放大级电路的输入端和所述驱动级电路的输出端之间的第一反馈电容。
所述LDO还包括第二反馈电容，所述第二反馈电容连接于所述增益级电路和所述驱动级电路的输出端之间。
所述LDO还包括第三反馈电容，所述第三反馈电容连接于所述增益级电路的输出端与所述驱动级电路的输出端之间。
所述第三反馈电容还串联有电阻Rz，所述电阻Rz提供一个零点。
所述推挽电流放大级电路包括并联的推电流放大级电路和挽电流放大级电路，所述跨导电路的输出分别连接至所述推电流放大级电路和所述挽电流放大级电路的输入，所述推电流放大级电路和所述挽电流放大级电路的输出共同输入至所述增益级电路。
所述LDO为无片外电容LDO，或者所述LDO外接片外电容。
所述LDO包括PMOS晶体管MP1、MP2、MP3以及NMOS晶体管MN4、MN5、MN6、MN7；所述PMOS晶体管MP1的栅极接基准电压Vref，PMOS晶体管MP2的栅极接反馈电压Vfb，所述PMOS晶体管MP1的源极和所述PMOS晶体管MP2的源极连接PMOS晶体管MP3的漏极，所述PMOS晶体管MP3的源极连接功率管MP17；所述PMOS晶体管MP1的漏极和所述PMOS晶体管MP2的漏极分别对应连接NMOS晶体管MN4的漏极和NMOS晶体管MN5的漏极，所述NMOS晶体管MN4的源极和所述NMOS晶体管MN5的源极分别对应连接NMOS晶体管MN6的漏极和NMOS晶体管MN7的漏极，所述NMOS晶体管MN6的源极和NMOS晶体管MN7的源极接地；所述PMOS晶体管MP1的漏极和所述NMOS晶体管MN4的漏极之间具有节点N1；所述PMOS晶体管MP2的漏极和所述NMOS晶体管MN5的漏极之间具有节点N2；节点N1和节点N2相连且两者之间连接有电阻R1，且节点N1和电阻R1之间具有节点N3，所述节点N3通过第一反馈电容Cc1连接至输出电压VOUT；所述NMOS晶体管MN6的栅极和所述NMOS晶体管MN7的栅极相连，且两者栅极连接线之间的一节点连接至所述节点N3。
所述LDO电路还包括依次连接的PMOS晶体管MP9、PMOS晶体管MP10、NMOS晶体管MN11、NMOS晶体管MN12；以及依次连接的PMOS晶体管MP13、PMOS晶体管MP14、NMOS晶体管MN15、NMOS晶体管MN16；所述NMOS晶体管MN12的栅极连接至所述节点N1；所述NMOS晶体管MN16的栅极连接至所述节点N2。
所述LDO电路还包括第二反馈电容和第三反馈电容，所述第二反馈电容包括第一子反馈电容Cc2p和第二子反馈电容Cc2n，所述第一子反馈电容Cc2p的一端连接至所述PMOS晶体管MP13的漏极和PMOS晶体管MP14的源极之间，所述第一子反馈电容Cc2p的另一端连接至输出电压VOUT；所述第二子反馈电容Cc2n的一端连接至所述NMOS晶体管MN15的源极和NMOS晶体管MN16的漏极之间，所述第二子反馈电容Cc2n的另一端连接至输出电压VOUT；第三反馈电容Cc3的一端与电阻Rz串联，所述电阻Rz未连接所述第三反馈电容Cc3的一端连接至PMOS晶体管MP14的漏极和NMOS晶体管MN15的漏极之间的节点O2，所述第三反馈电容Cc3的另一端连接至输出电压VOUT。
所述LDO还包括Iboost支路，所述Iboost支路至少包括依次连接的多个PMOS晶体管和多个NMOS晶体管。
本申请能够接受任意电容负载，通用性强，稳定性高；且具有优秀的瞬态响应和超低的静态功耗；并能够以非常紧凑和简单的结构来实现，本申请的其他有益效果可从具体实施例中得到。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请第一实施例提供的一种接受任意电容负载的推挽快速响应LDO电路的连接示意图；
图2为本申请第二实施例提供的一种接受任意电容负载的推挽快速响应LDO电路的电路图；
图3 为本申请第二实施例所示的LDO在不外接片外电容的情况下的仿真结果；
图4 为本申请第三实施例提供的一种改进的接受任意电容负载的推挽快速响应LDO电路的电路图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图，对本申请的一些实施方式作详细说明。
第一实施例
参见图1，图1为本申请提供的一种接受任意电容负载的推挽快速响应LDO电路的连接示意图。如图1所示，所述LDO包括依次连接的跨导电路、推挽电流放大级电路、增益级电路和驱动级电路，以及连接于所述推挽电流放大级电路的输入端和所述驱动级电路的输出端之间的第一反馈电容、连接于所述增益级电路和所述驱动级电路的输出端之间的第二反馈电容、连接于所述增益级电路的输出端与所述驱动级电路的输出端之间的第三反馈电容。
其中，所述推挽电流放大级电路包括推电流放大级电路和挽电流放大级电路。所述跨导电路的一端分别与所述推电流放大级电路和所述挽电流放大级电路连接。所述推电流放大级电路和所述挽电流放大级电路的输出共同连接至所述增益级电路。
所述跨导电路的未连接所述推挽电流放大级电路的一端接基准电压Vref以及接收反馈电压Vfb。所述驱动级电路未连接所述增益级电路的一端接输出电压。所述驱动级电路的输出端与地之间还连接有并联的电阻和电容。
所述LDO包括三级放大器，所述跨导电路和所述推挽电流放大级电路构成所述LDO的第一级放大器结构；所述增益级电路构成所述LDO的第二级放大器结构，所述驱动级电路构成所述LDO的第三级放大器结构。
现有技术中，由于电路结构或稳定性限制，推挽放大级电路和反馈电容通常不在、或不全部设置在LDO主放大器的前馈通路中。而本申请将推挽放大级电路和第一反馈电容的反馈接入点位置设置在主放大器的前馈通路中，能够大幅度减小电路的功耗，同时能够使得电路结构简单，避免了现有技术中复杂的电路结构。在实际应用中，不管输出电压往哪个方向快速变化，反馈的电压通过第一反馈电容至所述推电流放大级电路和所述挽电流放大级电路构成的所述推挽放大级电路，均能快速导通或关闭所述驱动级电路的功率管，对输出电压的变化作出快速响应，使得本申请的LDO具有相比现有技术更高的瞬态响应速度。此外，所述第一反馈电容为Nested-Miller反馈电容，其用于提高LDO电路的环路稳定性以及瞬态响应速度。进一步地，本申请还在LDO电路中增加第二反馈电容和第三反馈电容，所述第一反馈电容、所述第二反馈电容和第三反馈电容形成Nested-Miller反馈电容网络，三者构成Nested-Miller补偿，通过所述第一反馈电容、第二反馈电容以及第三反馈电容，保证了LDO电路在任何负载电容下均具有良好的环路稳定性和瞬态响应速度，且能够提供大信号的反馈稳定输出。
第二实施例
进一步地，图2提供了一种对应图1的所示LDO连接示意图的一种具体的LDO电路图。本领域技术人员能够理解，在符合图1所示的LDO连接示意图的前提下，其中的各电路组成部分，如跨导电路、推挽电流放大级电路、增益级电路、驱动级电路的结构以及电容的个数可相应的改变。
参见图2，所述LDO包括PMOS晶体管MP1、MP2、MP3、MP8以及NMOS晶体管MN4、MN5、MN6、MN7。所述PMOS晶体管MP1的栅极接基准电压Vref，PMOS晶体管MP2的栅极接反馈电压Vfb，所述PMOS晶体管MP1的源极和所述PMOS晶体管MP2的源极连接PMOS晶体管MP3的漏极。所述PMOS晶体管MP1的漏极和所述PMOS晶体管MP2的漏极分别对应连接NMOS晶体管MN4的漏极和NMOS晶体管MN5的漏极，所述NMOS晶体管MN4的源极和所述NMOS晶体管MN5的源极分别对应连接NMOS晶体管MN6的漏极和NMOS晶体管MN7的漏极，所述NMOS晶体管MN6的栅极和NMOS晶体管MN7的栅极相连。所述PMOS晶体管MP3的栅极连接PMOS晶体管MP8的栅极。
所述LDO电路还包括依次连接的PMOS晶体管MP9、PMOS晶体管MP10、NMOS晶体管MN11、NMOS晶体管MN12；以及依次连接的PMOS晶体管MP13、PMOS晶体管MP14、NMOS晶体管MN15、NMOS晶体管MN16。其中所述PMOS晶体管MP9的漏极连接所述PMOS晶体管MP10的源极，所述PMOS晶体管MP10的漏极连接所述NMOS晶体管MN11的漏极，所述NMOS晶体管MN11的源极连接所述NMOS晶体管MN12的漏极；以及所述PMOS晶体管MP13的漏极连接所述PMOS晶体管MP14的源极，所述PMOS晶体管MP14的漏极连接所述NMOS晶体管MN15的漏极，所述NMOS晶体管MN15的源极连接所述NMOS晶体管MN16的漏极。
所述PMOS晶体管MP9的栅极与所述PMOS晶体管MP13的栅极相连接；所述PMOS晶体管MP9的栅极还与所述PMOS晶体管MP10的漏极相连接；所述PMOS晶体管MP10的栅极与所述PMOS晶体管MP14的栅极相连接；所述NMOS晶体管MN11的栅极、所述NMOS晶体管MN4的栅极、所述NMOS晶体管MN5的栅极、以及所述NMOS晶体管MN15的栅极相连接；所述NMOS晶体管MN12的栅极连接至所述PMOS晶体管MP1的漏极和所述NMOS晶体管MN4的漏极之间的节点N1；所述NMOS晶体管MN16的栅极连接至所述PMOS晶体管MP2的漏极和所述NMOS晶体管MN5的漏极之间的节点N2；节点N1和节点N2相连且两者之间连接有电阻R1，电阻R1用于控制增益，且节点N1和电阻R1之间的节点N3通过第一反馈电容Cc1连接至输出电压VOUT。所述节点N3还连接至所述NMOS晶体管MN6的栅极和NMOS晶体管MN7的栅极之间。
所述PMOS晶体管MP8的漏极连接电流源，电流源接地。
所述NMOS晶体管MN12的源极、NMOS晶体管MN6的源极、NMOS晶体管MN7的源极和NMOS晶体管MN16的源极均接地。所述PMOS晶体管MP8的漏极还与栅极相连接。所述PMOS晶体管MP8的源极、PMOS晶体管MP9的源极、PMOS晶体管MP3的源极、PMOS晶体管MP13的源极均连接至功率管MP17。
第二反馈电容包括第一子反馈电容Cc2p和第二子反馈电容Cc2n。其中所述第一子反馈电容Cc2p的一端连接至所述PMOS晶体管MP13的漏极和PMOS晶体管MP14的源极之间。所述第二子反馈电容Cc2n的一端连接至所述NMOS晶体管MN15的源极和NMOS晶体管MN16的漏极之间。
第三反馈电容Cc3的一端与电阻Rz串联，所述电阻Rz用于提供一个零点。所述电阻Rz未连接所述第三反馈电容Cc3的一端连接至PMOS晶体管MP14的漏极和NMOS晶体管MN15的漏极之间的节点O2。
功率管MP17、所述第一子反馈电容Cc2p的另一端、所述第三反馈电容Cc3的另一端、第一反馈电容Cc1未连接所述节点N3的一端、所述第二子反馈电容Cc2n的另一端相互连接且均连接至输出电压VOUT。
所述第二子反馈电容Cc2n连接所述输出电压VOUT的所述另一端还连接有可变电阻的一端，所述可变电阻另一端接地。
所述功率管MP17的栅极连接至所述电阻Rz与所述节点O2之间。
所述PMOS晶体管MP13和所述NMOS晶体管MN16用于提供主要的直流增益。所述PMOS晶体管MP17为功率管，用于提供负载电流。
在上述电路中，在实现大信号推挽反馈时，当负载电流突然变大时，电流通过所述第一反馈电容Cc1耦合到由电阻R1和NMOS晶体管MN7构成的跨阻放大器，再通过NMOS晶体管MN16放大，增大节点O2的放电速度，快速导通功率管。
当负载电流突然变小时，电流通过所述第一反馈电容Cc1耦合到由NMOS晶体管MN6、NMOS晶体管MN12、PMOS晶体管MP9、PMOS晶体管MP13构成的电流倍增器，增大节点O2的充电速度，快速关断功率管。
图3示出了第二实施例所示的LDO电路的仿真结果，通过图3能够看到，所述LDO电路在负载电流突变时，具有明显优于现有技术的瞬态响应速度以及环路稳定性。
本申请在负载电流突变时，能够使得LDO电路的输出更加稳定，大大的缓解LDO电路的输出随负载变化而引起的上下突变，提高了LDO电路的环路稳定性，且上述LDO电路相对现有技术具有更快的瞬态响应速度以及更低的功耗，很好的解决了现有技术中的LDO难以兼具超低功耗、快速瞬态响应、在不同负载下的电路稳定性的问题。
第三实施例
参见图4，图4在图2所示的LDO电路的基础上增加了Iboost（电流扩增）支路，以下仅针对增加的电路部分进行说明，其余与图2相同的电路部分可参见第二实施例的记载。所述Iboost支路包括依次连接的PMOS晶体管MP18、PMOS晶体管MP19、NMOS晶体管MN20、NMOS晶体管MN21；以及依次连接的PMOS晶体管MP22、PMOS晶体管MP23、NMOS晶体管MN24、NMOS晶体管MN25。其中所述PMOS晶体管MP18的漏极连接所述PMOS晶体管MP19的源极，所述PMOS晶体管MP19的漏极连接所述NMOS晶体管MN20的漏极，所述NMOS晶体管MN20的源极连接所述NMOS晶体管MN21的漏极；以及所述PMOS晶体管MP22的漏极连接所述PMOS晶体管MP23的源极，所述PMOS晶体管MP23的漏极连接所述NMOS晶体管MN24的漏极，所述NMOS晶体管MN24的源极连接所述NMOS晶体管MN25的漏极。
所述PMOS晶体管MP18的源极、PMOS晶体管MP22的源极均连接至功率管MP17。
所述PMOS晶体管MP18的栅极、所述PMOS晶体管MP3的栅极以及所述PMOS晶体管MP8的栅极连接。
所述PMOS晶体管MP19的栅极接基准电压Vref。
所述NMOS晶体管MN24、NMOS晶体管MN20、NMOS晶体管MN15、NMOS晶体管MN5、NMOS晶体管MN4、NMOS晶体管MN11的栅极相互连接。
所述NMOS晶体管MN21、NMOS晶体管MN25的栅极相互连接。
所述NMOS晶体管MN21、NMOS晶体管MN25的栅极连接线上的一节点还连接至所述PMOS晶体管MP19的漏极与所述NMOS晶体管MN20的漏极之间。
所述PMOS晶体管MP22的栅极、所述PMOS晶体管MP13的栅极以及所述PMOS晶体管MP9的栅极连接。
所述PMOS晶体管MP23的栅极、所述PMOS晶体管MP14的栅极以及所述PMOS晶体管MP10的栅极连接。
所述NMOS晶体管MN21的源极、NMOS晶体管MN25的源极均接地。
所述第一子反馈电容Cc2p未连接所述输出电压VOUT的一端连接至所述PMOS晶体管MP22的漏极和PMOS晶体管MP23的源极之间。
所述电阻Rz未连接所述第三反馈电容Cc3的一端连接至PMOS晶体管MP23的漏极和NMOS晶体管MN24的漏极之间。
所述第二子反馈电容Cc2n未连接所述输出电压VOUT的一端连接至所述NMOS晶体管MN24的源极和NMOS晶体管MN25的漏极之间。
所述PMOS晶体管MP14的漏极还与PMOS晶体管MP23的漏极连接。
相比图2所示的LDO电路结构，在图4中加入了Iboost支路之后，增大了所述PMOS晶体管MP9、所述PMOS晶体管MP22电流镜的放大倍数，从而增强了节点O2的充电能力，因此能够进一步降低负载电流突然变小时的输入电压过冲现象。此外，加入Iboost支路之后，能够进一步增强电路的瞬态响应速度以及LDO电路的稳定性。
相比于现有技术，本申请所提供的LDO电路能够接受任意电容负载，通用性强，稳定性高；且具有优秀的瞬态响应和超低的静态功耗；并能够以非常紧凑和简单的结构来实现，具有极大的应用价值。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本申请可以通过硬件实现，也可以借助软件加必要的通用硬件平台的方式来实现。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。

Claims (8)

1.一种接受任意电容负载的推挽快速响应LDO，其特征在于，所述LDO包括依次连接的跨导电路、推挽电流放大级电路、增益级电路和驱动级电路，以及连接于所述推挽电流放大级电路的输入端和所述驱动级电路的输出端之间的第一反馈电容；所述LDO包括三级放大器，所述跨导电路和所述推挽电流放大级电路构成所述LDO的第一级放大器结构；所述增益级电路构成所述LDO的第二级放大器结构；所述驱动级电路构成所述LDO的第三级放大器结构；所述推挽电流放大级电路包括并联的推电流放大级电路和挽电流放大级电路，所述跨导电路的输出分别连接至所述推电流放大级电路和所述挽电流放大级电路的输入，所述推电流放大级电路和所述挽电流放大级电路的输出共同输入至所述增益级电路。
2.如权利要求1所述的LDO，其特征在于，所述LDO还包括第二反馈电容，所述第二反馈电容连接于所述增益级电路和所述驱动级电路的输出端之间。
3.如权利要求2所述的LDO，其特征在于，所述LDO还包括第三反馈电容，所述第三反馈电容连接于所述增益级电路的输出端与所述驱动级电路的输出端之间。
4.如权利要求3所述的LDO，其特征在于，所述第三反馈电容还串联有电阻Rz，所述电阻Rz提供一个零点。
5.如权利要求1-4任一项所述的LDO，其特征在于，所述LDO为无片外电容LDO，或者所述LDO外接片外电容。
6.一种接受任意电容负载的推挽快速响应LDO，其特征在于，所述LDO包括PMOS晶体管MP1、MP2、MP3以及NMOS晶体管MN4、MN5、MN6、MN7；所述PMOS晶体管MP1的栅极接基准电压Vref，PMOS晶体管MP2的栅极接反馈电压Vfb，所述PMOS晶体管MP1的源极和所述PMOS晶体管MP2的源极连接PMOS晶体管MP3的漏极，所述PMOS晶体管MP3的源极连接功率管MP17；所述PMOS晶体管MP1的漏极和所述PMOS晶体管MP2的漏极分别对应连接NMOS晶体管MN4的漏极和NMOS晶体管MN5的漏极，所述NMOS晶体管MN4的源极和所述NMOS晶体管MN5的源极分别对应连接NMOS晶体管MN6的漏极和NMOS晶体管MN7的漏极，所述NMOS晶体管MN6的源极和NMOS晶体管MN7的源极接地；所述PMOS晶体管MP1的漏极和所述NMOS晶体管MN4的漏极之间具有节点N1；所述PMOS晶体管MP2的漏极和所述NMOS晶体管MN5的漏极之间具有节点N2；节点N1和节点N2相连且两者之间连接有电阻R1，且节点N1和电阻R1之间具有节点N3，所述节点N3通过第一反馈电容Cc1连接至输出电压VOUT；所述NMOS晶体管MN6的栅极和所述NMOS晶体管MN7的栅极相连，且两者栅极连接线之间的一节点连接至所述节点N3；所述LDO电路还包括依次连接的PMOS晶体管MP9、PMOS晶体管MP10、NMOS晶体管MN11、NMOS晶体管MN12；以及依次连接的PMOS晶体管MP13、PMOS晶体管MP14、NMOS晶体管MN15、NMOS晶体管MN16；所述NMOS晶体管MN12的栅极连接至所述节点N1；所述NMOS晶体管MN16的栅极连接至所述节点N2。
7.如权利要求6所述的LDO，其特征在于，所述LDO电路还包括第二反馈电容和第三反馈电容，所述第二反馈电容包括第一子反馈电容Cc2p和第二子反馈电容Cc2n，所述第一子反馈电容Cc2p的一端连接至所述PMOS晶体管MP13的漏极和PMOS晶体管MP14的源极之间，所述第一子反馈电容Cc2p的另一端连接至输出电压VOUT；所述第二子反馈电容Cc2n的一端连接至所述NMOS晶体管MN15的源极和NMOS晶体管MN16的漏极之间，所述第二子反馈电容Cc2n的另一端连接至输出电压VOUT；第三反馈电容Cc3的一端与电阻Rz串联，所述电阻Rz未连接所述第三反馈电容Cc3的一端连接至PMOS晶体管MP14的漏极和NMOS晶体管MN15的漏极之间的节点O2，所述第三反馈电容Cc3的另一端连接至输出电压VOUT。
8.如权利要求6所述的LDO，其特征在于，所述LDO还包括Iboost支路，所述Iboost支路至少包括依次连接的多个PMOS晶体管和多个NMOS晶体管。
CN202110963135.8A 2021-08-20 2021-08-20 一种接受任意电容负载的推挽快速响应ldo Active CN113672027B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110963135.8A CN113672027B (zh) 2021-08-20 2021-08-20 一种接受任意电容负载的推挽快速响应ldo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110963135.8A CN113672027B (zh) 2021-08-20 2021-08-20 一种接受任意电容负载的推挽快速响应ldo

Publications (2)

Publication Number Publication Date
CN113672027A CN113672027A (zh) 2021-11-19
CN113672027B true CN113672027B (zh) 2022-04-01

Family

ID=78544794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110963135.8A Active CN113672027B (zh) 2021-08-20 2021-08-20 一种接受任意电容负载的推挽快速响应ldo

Country Status (1)

Country Link
CN (1) CN113672027B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202995525U (zh) * 2012-11-23 2013-06-12 无锡中星微电子有限公司 包括多级放大级和嵌套式米勒补偿的电路和低压差稳压器
CN104750148A (zh) * 2013-12-31 2015-07-01 北京兆易创新科技股份有限公司 一种低压差线性稳压器
CN206162234U (zh) * 2016-09-14 2017-05-10 成都旋极星源信息技术有限公司 一种加权电流反馈的低压差线性稳压器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495422B2 (en) * 2005-07-22 2009-02-24 Hong Kong University Of Science And Technology Area-efficient capacitor-free low-dropout regulator
US7710091B2 (en) * 2007-06-27 2010-05-04 Sitronix Technology Corp. Low dropout linear voltage regulator with an active resistance for frequency compensation to improve stability

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202995525U (zh) * 2012-11-23 2013-06-12 无锡中星微电子有限公司 包括多级放大级和嵌套式米勒补偿的电路和低压差稳压器
CN104750148A (zh) * 2013-12-31 2015-07-01 北京兆易创新科技股份有限公司 一种低压差线性稳压器
CN206162234U (zh) * 2016-09-14 2017-05-10 成都旋极星源信息技术有限公司 一种加权电流反馈的低压差线性稳压器

Also Published As

Publication number Publication date
CN113672027A (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
CN109164861B (zh) 一种快速瞬态响应的低压差线性稳压器
US10353417B2 (en) Ripple pre-amplification based fully integrated low dropout regulator
EP1569062B1 (en) Efficient frequency compensation for linear voltage regulators
US7323853B2 (en) Low drop-out voltage regulator with common-mode feedback
CN108803764B (zh) 一种快速瞬态响应的ldo电路
CN208848104U (zh) 一种快速瞬态响应的低压差线性稳压器
US9553548B2 (en) Low drop out voltage regulator and method therefor
US20080284395A1 (en) Low Dropout Voltage regulator
US20080284394A1 (en) Low dropout voltage regulator with improved voltage controlled current source
US20070063686A1 (en) Series regulator and differential amplifier circuit thereof
CN114253330A (zh) 一种快速瞬态响应的无片外电容低压差线性稳压器
US10429867B1 (en) Low drop-out voltage regular circuit with combined compensation elements and method thereof
WO2006101872A1 (en) Power efficient dynamically biased buffer for low drop out regulators
CN105992981B (zh) 低压差电压调节器电路
US20210318703A1 (en) Low dropout voltage regulator
CN113467559B (zh) 一种应用于ldo的自适应动态零点补偿电路
CN111880597B (zh) 线性稳压电路及电子设备
CN117389371B (zh) 一种适用于ldo的双环路频率补偿电路及其补偿方法
Fu et al. A high-speed capacitor less LDO with multi-loop fast feedback and bandwidth enhancement control
CN113359928A (zh) 一种电压产生电路
CN113672027B (zh) 一种接受任意电容负载的推挽快速响应ldo
CN113805637B (zh) 一种低压差电压调节器
CN115268554B (zh) 一种低压差线性稳压器
CN114879794B (zh) 用于ldo频率补偿的片内电容实现电路及ldo电路
CN110244811B (zh) 无需外接输出电容的调压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 808, 8th Floor, Building A10, No. 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province, 214000

Patentee after: Jiangsu Yuntu Semiconductor Co.,Ltd.

Address before: 215500 room 805, No. 1, Southeast Avenue, Changshu high tech Industrial Development Zone, Suzhou City, Jiangsu Province

Patentee before: Suzhou yuntu Semiconductor Co.,Ltd.

CP03 Change of name, title or address