CN113660082A - 一种基于fpga的抗cpa的sm4混沌遮掩方法 - Google Patents
一种基于fpga的抗cpa的sm4混沌遮掩方法 Download PDFInfo
- Publication number
- CN113660082A CN113660082A CN202110765665.1A CN202110765665A CN113660082A CN 113660082 A CN113660082 A CN 113660082A CN 202110765665 A CN202110765665 A CN 202110765665A CN 113660082 A CN113660082 A CN 113660082A
- Authority
- CN
- China
- Prior art keywords
- mask
- chaotic
- box
- masking
- algorithm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000739 chaotic effect Effects 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000000873 masking effect Effects 0.000 title claims abstract description 23
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 46
- 230000009467 reduction Effects 0.000 claims abstract description 6
- 230000014509 gene expression Effects 0.000 claims description 12
- 230000009466 transformation Effects 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 claims description 2
- 239000004576 sand Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 8
- 238000004364 calculation method Methods 0.000 abstract description 7
- 239000002131 composite material Substances 0.000 abstract description 6
- 238000013507 mapping Methods 0.000 description 14
- 238000004458 analytical method Methods 0.000 description 12
- 238000005265 energy consumption Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000010219 correlation analysis Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 238000007619 statistical method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
Abstract
本发明提供一种基于FPGA的抗CPA的SM4混沌遮掩方法，本发明通过离散混沌系统生成伪随机序列对初始明文进行随机掩码，并在轮函数中结合复合域降阶、加法掩码、乘法掩码的方法生成伪随机掩码S盒，使得SM4算法加密过程中的32轮中间值均被掩码掩盖，扰乱了实际功耗与不同明文信息计算产生的不同的中间值之间的相关性。实验结果表明，此混沌掩码方案有效保护了中间值不被泄露，提高了SM4密码算法抗功耗攻击的能力。
Description
技术领域
本发明涉及数据加密领域，具体涉及一种基于FPGA的抗CPA的SM4混沌遮掩方法。
背景技术
相关功耗分析(CPA)是近年来嵌入式加密芯片安全的重要威胁之一，它以较低的代价和很快的速度破解未加防护的加密芯片。相关性功耗分析(CPA)作为侧信道攻击的常用攻击方法，它主要是针对算法运行过程中部分密钥位与不同明文信息计算产生不同的中间值引起的电路内部逻辑运算、寄存器数值改变等能量消耗的不同，并通过相应的能量消耗模型计算不同猜测密钥与已知明文产生计算的能量消耗，利用相关性分析方法计算得到密钥，其基本流程如下所示：
1)选择被攻击设备加密算法运行时的中间值，该中间值需为已知非常量值(明文或密文信息)和部分密钥位在算法中的中间计算结果；
2)测量加密设备在算法运行时的功耗、电磁等侧信道信息；
3)猜测步骤1)中选择的部分密钥位，并计算中间值；
4)利用能量消耗模型计算步骤3)中中间值变化产生的能量消耗变化；
5)将假设密钥计算的消耗的能量泄露值与实际测量的能量消耗值进行统计分析，相关性最高的一组即为正确密钥。
6)对于步骤5)中的统计分析一般采用pearson相关性系数进行相关性分析，pearson相关性系数数学表达式如下式所示，通过对步骤1)中部分密钥猜测的遍历计算，当猜测密钥正确时，步骤1)选取的中间值在能量迹中对应的时刻的相关性会明显区别于错误密钥达到一个峰值。
相关功耗分析(CPA)能够成功的本质原因在于芯片在运算过程中处理的中间值与芯片产生的功耗有关联。所以，降低或者消除中间值与芯片运行时产生的功耗的相关性可以有效提高加密芯片的安全性。因此对抗相关功耗分析(CPA)的重点在于降低甚至消除这种相关性。在实际防护方案设计中大体有两种思路，一种是使设备在各时钟周期的能量消耗相等从而消除相关性，例如基于DRP逻辑结构实现的基于灵敏放大器逻辑(SABL)和差分波动逻辑(WDDL)；另一种则是使设备在各时钟周期的能量消耗随机分布从而随机化算法中间值与设备运行侧信道信息之间的相关性，典型的有掩码技术、随机时钟频率、乱序操作等。
加密芯片在执行加解密运算过程中由于集成电路中寄存器或组合逻辑的门翻转会无意中泄露产生的功耗、电磁、声音等一系列侧信道信息，通过对这些侧信道信息的分析可以提取出隐藏于该设备内的密钥信息。由于传统密码芯片在设计时只假设攻击者能得到输入或输出数据，而得不到其他与密钥相关的中间值信息。没有考虑到功耗等与密钥相关的侧信道信息也可以被攻击者利用而导致密钥信息泄漏。因此，密码算法在数学上的安全性无法保障其在物理实现上的安全性。为了防御相关功耗分析，专家学者提出了采用乘法掩码技术来抵御相关功耗分析。基于乘法掩码的密码算法虽然能有效对抗相关功耗分析，但带有乘法掩码防护的算法容易受到零值攻击(Zero-Value Attack)。由于乘法掩码固有的缺陷，加法掩码应运产生。在加法掩码方法中，算法的关键还是有限域GF(28)上的乘法求逆运算的掩码。随机掩码因子与求逆运算的未掩码输入在有限域上相加，经过有限域上的乘法求逆与相关运算，最后得到未掩码输入的逆与掩码因子相加的和。这样，既对中间数据实现了随机掩藏，又可以很快地恢复期望值。但是没有任何防护的SM4加密算法电路的安全性往往是极其脆弱的，容易以较低的代价和很快的速度破解未加防护的加密芯片。
发明内容
基于以上不足之处，本发明的目的是提出一种基于FPGA的抗CPA的SM4混沌遮掩方法，以解决SM4侧信道安全问题。
本发明所采用的技术方案如下：一种基于FPGA的抗CPA的SM4混沌随机掩码方法，步骤如下：
步骤一：选取低维离散混沌系统Logistic，设定离散混沌系统的初始状态和混沌系统参数，通过取反模块、加法模块、乘法模块生成离散的128bit混沌序列作为掩码；
步骤二：由于引入的伪随机序列作为掩码，用查找表实现的S盒不能满足此方案，我们通过有限域的降阶来间接实现乘法求逆运算，进而用组合逻辑实现S盒；
步骤三：构建掩码S盒，本掩码方案由加法掩码和乘法掩码共同实现。加掩码后的S盒的输入记为
掩码S盒的构造步骤数学表达式如式(1)-(6)所示
其中x表示S盒8bit数据输入，m表示8bit加法掩码，n表示8bit乘法掩码，
A、C表示仿射变换矩阵，
步骤四：构建SM4轮函数掩码方案。每次加密使用4组32bit随机数作为加法掩码，分别记为M0、M1、M2、M3，分别从M0、M1、M2、M3各抽取8bit n0、n1、n2、n3组成乘法掩码M4。加掩码后的轮输入分别为
轮函数数学表达式如式(7)所示：
以此类推
步骤五：在SM4的反序变换前添加去掩码步骤，加掩码SM4的32轮输出分别记为X′i+32,X′i+33,X′i+34、X′i+35通过与掩码异或运算完成去掩码操作，数学表达式如式(8)所示：
步骤六：完成SM4最后一步反序变换，就能得到与未加掩码SM4一样的密文。
其中，解密算法是加密算法的逆过程。
本发明的有益效果及优点：本发明不仅能防御相关功耗分析攻击，还能防御零值攻击。本发明通过离散混沌系统的伪随机性和初值敏感性将初始密钥抽取作为初始值，即便在密钥相同的情况下，不同此加密生成的掩码也截然不同，致使即便明文密钥均相同，轮函数的中间值也会因为混沌序列的不同而不同导致不同的能量波动。Logistic生成伪随机序列对初始明文进行随机掩码，并在轮函数中结合复合域降阶、加法掩码、乘法掩码的方法生成伪随机掩码S盒，使得SM4算法加密过程中的32轮中间值均被掩码掩盖，扰乱了实际功耗与不同明文信息计算产生的不同的中间值之间的相关性。实验结果表明，此混沌掩码方案有效保护了中间值不被泄露，提高了SM4密码算法抗功耗攻击的能力。此掩码方案适用于大多数分组密码算法，具有很强的通用性。
附图说明
图1为Logistic混沌映射分岔图；
图2为Logistic混沌映射二维相图；
图3为基于复合域运算的AES的S盒电路图；
图4为S盒掩码方案流程图；
图5为SM4轮函数掩码方案流程图；
图6为未加掩码的SM4算法原始波形图；
图7为混沌掩码SM4算法原始波形图；
图8为未防护的SM4算法1000条能量迹CPA第一轮轮密钥猜测结果图；
(a)第一轮轮密钥[31:24]密钥猜测结果图，(b)第一轮轮密钥[23:16]密钥猜测结果图，
(c)第一轮轮密钥[15:8]密钥猜测结果图，(d)第一轮轮密钥[7:0]密钥猜测结果图；
图9为混沌掩码防护的SM4算法5000条能量迹CPA第一轮轮密钥猜测结果图；
(a)第一轮轮密钥[31:24]密钥猜测结果图，(b)第一轮轮密钥[23:16]密钥猜测结果图；
(c)第一轮轮密钥[15:8]密钥猜测结果图，(d)第一轮轮密钥[7:0]密钥猜测结果图；.
具体实施方式
本发明通过离散混沌系统生成伪随机序列对初始明文进行随机掩码，并在轮函数中结合复合域降阶、加法掩码、乘法掩码的方法生成伪随机掩码S盒，使得SM4算法加密过程中的32轮中间值均被掩码掩盖，扰乱了实际功耗与不同明文信息计算产生的不同的中间值之间的相关性。实验结果表明，此混沌掩码方案有效保护了中间值不被泄露，提高了SM4密码算法抗功耗攻击的能力。下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
实施例1
一种基于FPGA的抗CPA的SM4混沌遮掩方法，步骤如下：
一、混沌掩码的生成：
Logistic混沌映射作为离散混沌系统研究的开端，Logistic被认为是比较成熟的、典型的一维离散混沌映射，由于logistic混沌映射结构简单更易于硬件实现，我们采用logistic离散混沌系统生成伪随机机序列作为掩码。logistic混沌映射的差分迭代方程如式(9)所示：
xn+1＝μxn(1-xn) (9)
式中,Logistic混沌映射的初值x0∈(0,1)，系统参数μ∈(0,4]。Logistic混沌映射的动态行为与系统参数μ密切相关。Logistic混沌映射分岔特性如图1所示，由此可见迭代的混沌序列数值分布与系统参数μ之间的二维关系。随着μ值的逐渐增大，其动力学性态的复杂性随之增加，Logistic映射通过周期倍化而到达混沌状态。已有研究表明，Logistic映射在3.56994568≤μ≤4时处于混沌状态，且只有在系统参数μ＝4时，迭代数值才会映射在整个[0,1]区间，称为满映射状态。Logistic混沌映射二维相图如图2所示，当μ＝4时，Logistic混沌映射呈钢盔状，其迭代值分布在[0,1]区间。随着迭代次数的增加，混沌轨迹不可预测且将扩散到整个相空间。
本文的应用背景是基于可编程逻辑门阵列(FPGA)实现。Logistic映射公式中1-xn模块可通过取反模块与+1模块级联共同完成了1-xn的计算。乘法器模块mult_gen_0直接调用vivado内的ip核实现，完成了4xn(1-xn)的计算工作。
二、复合域降阶实现S盒
由上文中对SM4加密算法的介绍我们可知，SM4加密算法的S盒扮演着十分重要的作用。一方面，在密钥扩展算法中决定轮秘钥的生成，另一方面在每轮加密中作为唯一的非线性部件起着至关重要的作用。许多ASIC和FPGA的SM4硬件实现使用查找表来执行非线性的Sbox，例如使用一个256×1Byte的ROM。在这里，由于引入的掩码是动态加掩而不是固定加掩码的方式，所以传统的查找表实现S盒的方式不能满足本方案的需要，本方案采用复合域分解技术，将有限域GF(28)的乘法逆运算转换到复合域GF((24)2)上实现。
SM4的Sbox和AES的Sbox都是由一个有限域GF(28)上的乘法求逆和线性的仿射变换构造，两者的S盒密码学特性基本一致，所以本设计保持密钥扩展算法中的S盒不变，将轮函数中的S盒替换成AES的S盒便于复合域降阶的实现,AES的S盒数学表达式如下：
Y＝Ax-1+C (10)
采用复合域分解技术，那么式(13)变换为式(14)所示形式。其中δ和δ-1分别表示SM4内S盒的映射矩阵和逆映射矩阵。
Y＝A(δ-1(δ(x))-1)+C (11)
根据表达式(11)，设计的基于复合域运算的AES的S盒电路结构如图3所示。
三、构建掩码S盒
S盒作为SM4算法的关键模块常常被作为侧信道分析的攻击点，同样也是掩码方案设计关注的重点。在有限域求逆的过程中，我们使
成立，则S盒掩码方案数学表达式如式(1)-(6)所示，流程图如图4，则此时计算流程如下：
其中x表示S盒8bit数据输入，m表示8bit加法掩码，n表示8bit乘法掩码，
基于此方案，我们只需在S盒运算前使得随机数先与原S盒输入x进行异或运算然后再将参与运算的随机数进行分离即可得到正确S盒输出。
四、构建SM4轮函数掩码方案
每次加密使用4组32bit随机数作为加法掩码，分别记为M0、M1、M2、M3，分别从M0、M1、M2、M3各抽取8bit n0、n1、n2、n3组成乘法掩码M4。轮输入分别为
轮函数数学表达式如式(7)所示，流程图如图5所示：
以此类推
五、消掩码
在SM4的反序变换前添加去掩码步骤,加掩码SM4的32轮输出分别记为X′i+32,X′i+33,X′i+34、X′i+35通过与掩码异或运算完成去掩码操作，数学表达式如式(8)所示：
六、反序变换
完成SM4最后一步反序变换，就能得到32轮轮函数中间值被掩码遮掩后的中间值，最终的密文与未加掩码SM4一样的密文。
掩码技术是对算法进行修改，这种技术是在不影响加解密功能的前提下，通过将随机数与明文信息结合后进行加密来随机化算法运行过程中的能量消耗。由于攻击者无法预知随机数，因此也就无法通过假设模型来估计功耗输出。由于随机掩码方法在电路实现方案架构上进行防护，对电路的综合、布局布线等流程没有影响,也可以直接使用现存的静态逻辑标准单元库,因此,这种方法比较容易进行硬件电路的设计和实现，所以本发明在不改变算法结构的前提下通过混沌遮掩的方式保障SM4算法在物理实现上的安全。
将原始未加掩码的SM4算法与混沌掩码SM4算法烧录进FPGA芯片并对加密过程进行采波记录，未加掩码的SM4算法原始波形如图6所示，混沌掩码SM4算法原始波形如图7所示，从波形可以看出是否加掩码对SM4算法加密本身并没有影响，甚至加掩码后的SM4算法轮函数中间值能量变化更均匀。通过CPA分析未加掩码的SM4算法在密钥为01,23,45,67,89,ab,cd,ef,fe,dc,ba,98,76,54,32,10，1000条不同明文的能量迹，可以恢复出正确的第一轮轮秘钥F1,21,86,F9秘钥恢复结果如图8所示。通过混沌掩码扰乱SM4算法轮函数中间值后，在相同密钥和同等数量的能量迹条件下对其进行CPA分析，并没有恢复出正确的轮秘钥。将采集的能量迹增加到5000条猜测的密钥仍然不正确，如图9所示。结果表明，本发明通过引入离散混沌系统产生的混沌序列作为掩码，并利用加法掩码和乘法掩码结合通过扰乱轮函数中间值的方法可以实现抵抗CPA的侧信道攻击。
表1为原始SM4算法和混沌遮掩的SM4算法轮函数输出对比表
通过表1得出在相同明文和密钥的条件下，32轮轮函数输出和经过逆序变换的密文输出如表1所示。
表示原始SM4和混沌遮掩SM4轮函数32bit输出值的异或也就是基于Logistic离散混沌系统产生的掩码。从表中可以看出，混沌屏遮掩前后轮函数的输出是完全不同的，而混沌屏遮掩前后SM4加密算法的最终密文完全相同，达到了屏蔽中间值的目的。
Claims (2)
1.一种基于FPGA的抗CPA的SM4混沌遮掩方法，其特征在于，方法步骤如下：
步骤一：选取低维离散混沌系统Logistic，设定离散混沌系统的初始状态和混沌系统参数，通过取反模块、加法模块、乘法模块生成离散的128bit混沌序列作为掩码；
步骤二：通过有限域的降阶来间接实现乘法求逆运算，进而用组合逻辑实现S盒；
步骤三：构建掩码S盒：包括加法掩码和乘法掩码，加掩码后的S盒的输入记为
掩码S盒的构造步骤数学表达式如式(1)-(6)所示：
其中x表示S盒8bit数据输入，m表示8bit加法掩码，n表示8bit乘法掩码，
A、C表示仿射变换矩阵；
步骤四：构建SM4轮函数掩码：每次加密使用4组32bit随机数作为加法掩码，分别记为M0、M1、M2、M3，分别从M0、M1、M2、M3各抽取8bit n0、n1、n2、n3组成乘法掩码M4，轮输入分别为
轮函数数学表达式如式(7)所示：
以此类推
步骤五：在SM4的反序变换前添加去掩码步骤，加掩码SM4的32轮输出分别记为X′i+32、X′i+33、X′i+34、X′i+35通过与掩码异或运算完成去掩码操作，数学表达式如式(8)所示：
步骤六：完成SM4最后一步反序变换，就能得到与未加掩码SM4一样的密文。
2.根据权要求1所述的一种基于FPGA的抗CPA的SM4混沌遮掩方法，其特征在于，其解密算法是加密算法的逆过程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110765665.1A CN113660082B (zh) | 2021-07-07 | 2021-07-07 | 一种基于fpga的抗cpa的sm4混沌遮掩方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110765665.1A CN113660082B (zh) | 2021-07-07 | 2021-07-07 | 一种基于fpga的抗cpa的sm4混沌遮掩方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113660082A true CN113660082A (zh) | 2021-11-16 |
| CN113660082B CN113660082B (zh) | 2023-10-31 |
Family
ID=78489942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110765665.1A Active CN113660082B (zh) | 2021-07-07 | 2021-07-07 | 一种基于fpga的抗cpa的sm4混沌遮掩方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113660082B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105553638A (zh) * | 2015-12-07 | 2016-05-04 | 成都芯安尤里卡信息科技有限公司 | 针对sm4一阶掩码算法的二阶频域能量分析攻击 |
| CN112883395A (zh) * | 2021-02-25 | 2021-06-01 | 山东华翼微电子技术股份有限公司 | 一种增强抗攻击能力的高性能gfn掩码方法 |
-
2021
- 2021-07-07 CN CN202110765665.1A patent/CN113660082B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105553638A (zh) * | 2015-12-07 | 2016-05-04 | 成都芯安尤里卡信息科技有限公司 | 针对sm4一阶掩码算法的二阶频域能量分析攻击 |
| CN112883395A (zh) * | 2021-02-25 | 2021-06-01 | 山东华翼微电子技术股份有限公司 | 一种增强抗攻击能力的高性能gfn掩码方法 |
Non-Patent Citations (2)
| Title |
|---|
| ZIJINGJIANG等: "Construction of an S-Box Based on Chaotic and Bent Functions", 《SYMMETRY》, pages 1 - 11 * |
| 李浪;欧雨;邹;: "一种AES随机变换掩码方案及抗DPA分析", 密码学报, no. 04, pages 442 - 453 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113660082B (zh) | 2023-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Golić et al. | Multiplicative masking and power analysis of AES | |
| Canright et al. | A very compact “perfectly masked” S-box for AES | |
| CN106788974A (zh) | 掩码s盒、分组密钥计算单元、装置及对应的构造方法 | |
| KR101783495B1 (ko) | 커스트마이징된 마스킹에 의해 보호된 저-복잡성 전자 회로 | |
| US20070140478A1 (en) | Encryption apparatus and encryption method | |
| Shanmugam et al. | Differential power analysis attack on SIMON and LED block ciphers | |
| CN103825722A (zh) | 一种sm4密码算法的二阶侧信道能量分析方法 | |
| CN104967509B (zh) | 一种轮输出为算术掩码的zuc序列密码算法掩码防护方法 | |
| Huang et al. | Low area-overhead low-entropy masking scheme (LEMS) against correlation power analysis attack | |
| CN108650072B (zh) | 一种支持多种对称密码算法的芯片的抗攻击电路实现方法 | |
| CN109936437B (zh) | 一种基于d+1阶掩码的抗功耗攻击方法 | |
| CN111030820B (zh) | 一种基于掩码sm4算法的选择明文相关碰撞攻击方法 | |
| Dhooghe et al. | Second-order low-randomness d+ 1 hardware sharing of the AES | |
| Chou et al. | A high performance, low energy, compact masked 128-bit AES in 22nm CMOS technology | |
| CN113660082B (zh) | 一种基于fpga的抗cpa的sm4混沌遮掩方法 | |
| Kamoun et al. | SRAM-FPGA implementation of masked S-Box based DPA countermeasure for AES | |
| CN115664634A (zh) | 一种抗侧信道攻击的aes加密算法硬件实现方法及系统 | |
| CN108173642A (zh) | 一种抗高阶差分功耗攻击的aes硬件实现方法 | |
| Bai et al. | Differential power attack on SM4 block cipher | |
| Chen et al. | A circuit design of sms4 against chosen plaintext attack | |
| Xia et al. | Correlation Power Analysis of Lightweight Block Cipher Algorithm LiCi | |
| CN113949500A (zh) | 一种针对sm4二阶能量分析攻击方法 | |
| Benhadjyoussef et al. | Power-based side-channel analysis against aes implementations: Evaluation and comparison | |
| Cho et al. | Crossword puzzle attack on NLS | |
| Montoya et al. | Energy-efficient masking of the trivium stream cipher |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |