CN113651288B - 一种用于制备间隔墙上具有纳米通孔的微通道结构的方法 - Google Patents

一种用于制备间隔墙上具有纳米通孔的微通道结构的方法 Download PDF

Info

Publication number
CN113651288B
CN113651288B CN202110768772.XA CN202110768772A CN113651288B CN 113651288 B CN113651288 B CN 113651288B CN 202110768772 A CN202110768772 A CN 202110768772A CN 113651288 B CN113651288 B CN 113651288B
Authority
CN
China
Prior art keywords
mask layer
nano
micro
silicon substrate
partition wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110768772.XA
Other languages
English (en)
Other versions
CN113651288A (zh
Inventor
郑德印
王玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202110768772.XA priority Critical patent/CN113651288B/zh
Publication of CN113651288A publication Critical patent/CN113651288A/zh
Application granted granted Critical
Publication of CN113651288B publication Critical patent/CN113651288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00119—Arrangement of basic structures like cavities or channels, e.g. suitable for microfluidic systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种新型、高效的用于制备间隔墙上具有纳米通孔的微通道结构的方法。本发明方法利用硅材料的电化学腐蚀反应具有沿特定晶向生长的特点，在硅基微通道结构的间隔墙的两个侧壁上制备出横向生长的纳米盲孔结构。本发明方法采用电化学抛光工艺将电化学腐蚀反应的反应界面以各向同性的方式向侧向扩展，从而在间隔墙的中间部分形成两个分别与两侧的纳米盲孔结构连通的内腔；并通过将相邻内腔组合形成新的微通道结构，制备出了间隔墙上具有纳米通孔的微通道结构。

Description

一种用于制备间隔墙上具有纳米通孔的微通道结构的方法
技术领域
本发明涉及微纳加工技术领域，具体涉及一种用于制备间隔墙上具有纳米通孔的微通道结构的方法。
背景技术
近年来，随着微电子技术的发展，电子芯片的集成度得到了极大的提升，但高集成度带来的芯片发热问题也逐渐成为制约其持续发展的技术瓶颈之一。微通道结构具有较大的换热面积，并且易于实现芯片内部的嵌入式集成，基于微通道结构的微流体散热技术被广泛地认为是解决未来芯片发热问题最有前景的散热技术之一。当前达到1000W/cm2热流量密度的微通道散热技术通常是基于微通道内的相变换热来实现。液体相变带来的流动沸腾会造成流动失稳现象，甚至产生液体回流，同时微通道内的气泡也会造成衬底道温度的不均匀分布。有研究表明在微通道侧壁增加次级的纳米结构可以使其具有更好的散热效率，同时能缓解流动失稳现象。常规微通道的加工方法主要有深反应离子刻蚀、激光加工、湿法腐蚀等，但这些常规工艺自上而下的加工方式难以直接在微通道的间隔墙上制备出横向的贯通孔结构。
为了制备间隔墙上具有贯通孔的微通道结构，特提出本发明。
发明内容
本发明的目的是克服现有技术的缺点，提供一种新型、高效的用于制备间隔墙上具有纳米通孔的微通道结构的方法。该方法能够直接在微通道的间隔墙上制备出横向的通孔结构。
为了实现以上目的，本发明提供如下技术方案。
一种用于制备间隔墙上具有纳米通孔的微通道结构的方法，包括：
提供掺杂硅衬底；
在所述掺杂硅衬底上形成具有图形的第一掩膜层；
在所述第一掩膜层的掩膜作用下，在所述掺杂硅衬底上形成多个第一微通道，相邻的两个所述第一微通道之间的掺杂硅衬底为间隔墙；
在所述第一微通道的底部形成第二掩膜层；
在形成所述第二掩膜层后，对所述掺杂硅衬底进行电化学腐蚀，从而在所述间隔墙的两个侧壁上均形成多个纳米盲孔结构；
在获得所述纳米盲孔结构后，对所述掺杂硅衬底进行电化学抛光，从而在所述间隔墙的中间部分形成两个分别与两侧的纳米盲孔结构连通的内腔；以及
去除全部的所述第一掩膜层或者去除位于两个所述内腔上方的所述第一掩膜层，再去除两个相邻的所述内腔之间的硅衬底部分，从而形成纳米通孔和第二微通道。
与现有技术相比，本发明达到了以下技术效果：
1.本发明是一种新型的、高效的、能够直接在微通道的间隔墙上制备出横向的通孔结构的方法。
2.本发明利用硅材料的电化学腐蚀反应具有沿特定晶向生长的特点，在硅基微通道结构的间隔墙的两个侧壁上形成横向生长的纳米盲孔结构。
3.本发明采用电化学抛光工艺将电化学腐蚀反应的反应界面以各向同性的方式向侧向扩展，从而在间隔墙的中间部分形成两个分别与两侧的纳米盲孔结构连通的内腔；并通过将相邻内腔组合形成新的微通道结构，制备出了间隔墙上具有纳米通孔的微通道结构。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是由本发明实施例制备的间隔墙上具有纳米通孔的微通道结构的局部立体示意图。
图2是图1在A-A方向的抛面图。
图3-图7是本发明实施例提供的制备方法中每步得到的结构示意图，图3-图7的视图方向同图2。
附图标记说明
100为掺杂硅衬底，200为第一掩膜层，201为氮化硅掩膜层，202为Cr/Au金属掩膜层，300为第一微通道，400为第二掩膜层，500为纳米盲孔结构，600为内腔，700为纳米通孔，800为第二微通道。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
由于现有的微通道加工方法难以直接在微通道的间隔墙上制备出横向的贯通孔结构，为此，本发明提供一种新型、高效的制备方法，该方法可以制备出如图1和2所示的结构，具体包括如下步骤。
首先，提供掺杂硅衬底。
本发明的掺杂硅衬底可以是p型硅衬底或n型硅衬底，优选为<100>或<110>晶向的p型硅衬底或n型硅衬底。本发明的掺杂硅衬底可以是重度掺杂或中度掺杂的硅衬底。重度掺杂硅衬底的电阻率为0.01Ω·cm以下，中度掺杂硅衬底的电阻率在1-50Ω·cm区间，优选在1-10Ω·cm区间。
然后，在所述掺杂硅衬底上形成具有图形的第一掩膜层。
第一掩膜层可以是非金属掩膜层，或者非金属掩膜层和金属掩膜层的拼接组合。非金属掩膜层可以是氮化硅或碳化硅，优选为氮化硅。金属掩膜层可以是Cr/Au金属薄膜或Cr/Pt金属薄膜。所述金属掩膜层可作为后续集成工艺的键合金属层，因此在本发明方法中优选地不需要去除。
在一个具体实施方案中，本发明的第一掩膜层为非金属掩膜层和金属掩膜层的拼接组合，其中金属掩膜层设置在非金属掩膜层的两侧且紧密相邻。这样设置是为了能够在间隔墙上形成贯通孔。
本发明对于第一掩膜层的形成方法没有特别限制。可通过化学气相沉积法(CVD)(例如等离子体增强化学气相沉积法(PECVD))、光刻、刻蚀的结合来形成非金属掩膜层作为第一掩膜层。或者，可首先形成非金属掩膜层，之后通过匀胶、光刻、溅射和剥离工艺的结合来形成金属掩膜层，非金属掩膜层和金属掩膜层拼接组合作为第一掩膜层。
接下来，在所述第一掩膜层的掩膜作用下，在所述掺杂硅衬底上形成多个第一微通道，相邻的两个所述第一微通道之间的掺杂硅衬底为间隔墙。
本发明可通过光刻工艺、干法刻蚀工艺、湿法刻蚀工艺或其结合在所述第一掩膜层的掩膜作用下形成第一微通道。干法刻蚀又可包括离子铣刻蚀、等离子刻蚀和深反应离子刻蚀。
之后在所述第一微通道的底部形成第二掩膜层。
所述第二掩膜层可以是非金属掩膜层或金属掩膜层。非金属掩膜层可以是氮化硅或碳化硅，优选为氮化硅。金属掩膜层可以是Cr/Au金属薄膜或Cr/Pt金属薄膜。本发明的第一掩膜层和第二掩膜层分别对所述间隔墙的顶部以及第一微通道的底部进行了保护，从而避免后续进行电化学腐蚀反应时在衬底的竖直方向生成孔结构。
本发明对于第二掩膜层的形成方法没有特别限制。可通过化学气相沉积法(CVD)、例如等离子体增强化学气相沉积法(PECVD)来形成非金属掩膜层作为第二掩膜层。或者，可通过沉积方向性较强的电子束蒸发工艺形成金属掩膜层作为第二掩膜层。
在形成所述第二掩膜层后，对所述掺杂硅衬底进行电化学腐蚀，从而在所述间隔墙的两个侧壁上均形成多个纳米盲孔结构。
该步骤利用了硅材料的电化学腐蚀反应具有沿特定晶向生长的特点，在进行电化学腐蚀工艺时，由于所述间隔墙的顶部以及所述第一微通道的底部分别设有第一掩膜层和第二掩膜层，因此会在所述间隔墙的两个侧壁上形成横向的纳米盲孔结构。
电化学腐蚀工艺采用的腐蚀溶液为氢氟酸与醇类溶剂(如乙醇或丙醇)的混合溶液。本发明对于氢氟酸与醇类溶剂的体积比没有特别限制，可以是大于0且小于100的任意值，例如1:1。电化学腐蚀工艺采用的腐蚀溶液可为氢氟酸水溶液或者氢氟酸与醇类溶剂(如乙醇或异丙醇)的混合溶液。本发明对于氢氟酸水溶液中氢氟酸的质量分数没有特别限制，可以是大于0且小于100的任意值，例如10％。本发明对于所述混合溶液中氢氟酸与醇类溶剂的体积比没有特别限制，可以是大于0且小于100的任意值，例如1:1。电流为1-100mA/cm2，优选为10-50mA/cm2。腐蚀时间为10-1000min。当本发明的掺杂硅衬底采用n型硅衬底时，需要在光源如卤素灯照射下进行电化学腐蚀反应。通过控制腐蚀时间可以调整纳米盲孔的深度。
在获得所述纳米盲孔结构后，对所述掺杂硅衬底进行电化学抛光，从而在所述间隔墙的中间部分形成两个分别与两侧的纳米盲孔结构连通的内腔。
在本发明中，可通过调整电化学腐蚀的工艺参数，例如将腐蚀溶液稀释5倍以上或将电流增大10倍以上，从而将电化学腐蚀反应直接切换成电化学抛光反应，在电化学抛光反应中电化学腐蚀反应的反应界面将以各向同性的方式向侧向扩展，从而在所述间隔墙的中间部分形成两个分别与两侧的纳米盲孔结构连通的内腔。
接下来，去除全部的所述第一掩膜层或者去除位于两个所述内腔上方的所述第一掩膜层，再去除两个相邻的所述内腔之间的硅衬底部分，从而形成纳米通孔和第二微通道。
本发明对于该步骤的去除方法没有特别限制，可采用湿法腐蚀、干法刻蚀或其结合等进行去除。在一个具体实施方案中，通过在磷酸溶液中加热浸泡去除位于两个所述内腔上方的所述第一掩膜层，再通过干法刻蚀去除两个相邻的所述内腔之间的硅衬底部分，从而形成纳米通孔和第二微通道。
在一个具体实施方案中，所述第一掩膜层为非金属掩膜层，通过湿法刻蚀、干法刻蚀或其结合去除所述非金属掩膜层。在另一具体实施方案中，所述第一掩膜层为非金属掩膜层和金属掩膜层的拼接组合，通过湿法刻蚀、干法刻蚀或其结合去除所述非金属掩膜层。
该步骤可以实现同一间隔墙上两个内腔的连通，将纳米盲孔结构变为纳米通孔结构并形成新的微通道，从而制备出了间隔墙上具有纳米通孔的微通道结构。
下面结合具体实施例和附图对本发明作进一步说明，但本发明不限于此。
实施例1
步骤1：选用<100>晶向的P型硅作为衬底100，其电阻率为0.001Ω·cm。
步骤2：采用PECVD工艺在衬底100表面沉积一层氮化硅薄膜，随后采用光刻、深反应离子刻蚀工艺形成氮化硅掩膜层201。
步骤3：采用匀胶、光刻、溅射、剥离工艺制备一层Cr/Au金属掩膜层202，使Cr/Au金属掩膜层202拼接设置在氮化硅掩膜层201的两侧且紧密相邻。Cr/Au金属掩膜层202与步骤2形成的氮化硅掩膜层201共同作为第一掩膜层200，所得结构如图3所示。
步骤4：采用匀胶工艺、光刻、深硅刻蚀工艺在衬底100上形成多个第一微通道300，所得结构如图4所示，其中相邻的两个第一微通道之间的掺杂硅衬底为间隔墙。
步骤5：利用沉积方向性较强的电子束蒸发工艺在第一微通道300的底部沉积一层Cr/Au金属薄膜作为第二掩膜层400，所得结构如图5所示。
步骤6：利用电化学腐蚀工艺在所述间隔墙的两个侧壁上均形成多个横向的纳米盲孔结构500，其中腐蚀溶液采用氢氟酸与无水乙醇溶液1:1体积混合而成，电流设置为10mA/cm2，所得结构如图6所示。
步骤7：将电流增大至100mA/cm2，从而将反应切换为电化学抛光模式。此模式下，电化学腐蚀反应的反应界面将以各向同性的方式向侧向扩展，从而在间隔墙的中间部分形成两个分别与两侧的纳米盲孔结构500连通的内腔600，所得结构如图7所示。
步骤8：在磷酸溶液中加热浸泡步骤7所得结构，从而去除氮化硅掩膜层201，并且将两个相邻内腔600之间的硅衬底部分通过干法刻蚀工艺去除，从而形成纳米通孔700和第二微通道800，所得结构如图1和图2所示。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种用于制备间隔墙上具有纳米通孔的微通道结构的方法，其特征在于，包括：
提供掺杂硅衬底；
在所述掺杂硅衬底上形成具有图形的第一掩膜层；
在所述第一掩膜层的掩膜作用下，在所述掺杂硅衬底上形成多个第一微通道，相邻的两个所述第一微通道之间的掺杂硅衬底为间隔墙；
在所述第一微通道的底部形成第二掩膜层；
在形成所述第二掩膜层后，对所述掺杂硅衬底进行电化学腐蚀，从而在所述间隔墙的两个侧壁上均形成多个纳米盲孔结构；
在获得所述纳米盲孔结构后，对所述掺杂硅衬底进行电化学抛光，从而在所述间隔墙的中间部分形成两个分别与两侧的纳米盲孔结构连通的内腔；以及
去除全部的所述第一掩膜层或者去除位于两个所述内腔上方的所述第一掩膜层，再去除两个相邻的所述内腔之间的硅衬底部分，从而形成纳米通孔和第二微通道。
2.根据权利要求1所述的制备方法，其特征在于，在所述电化学腐蚀步骤中，所采用的腐蚀溶液为氢氟酸与醇类溶剂的混合溶液，电流为1-100mA/cm2。
3.根据权利要求1或2所述的制备方法，其特征在于，在所述电化学抛光步骤中，所采用的电流为电化学腐蚀步骤的电流的10倍以上。
4.根据权利要求1或2所述的制备方法，其特征在于，所述掺杂硅衬底为重度掺杂或中度掺杂的p型或n型硅衬底。
5.根据权利要求1或2所述的制备方法，其特征在于，所述第一掩膜层为非金属掩膜层，或者非金属掩膜层和金属掩膜层的拼接组合。
6.根据权利要求5所述的制备方法，其特征在于，通过化学气相沉积法、光刻、刻蚀的结合来形成非金属掩膜层；通过匀胶、光刻、溅射和剥离工艺的结合来形成金属掩膜层。
7.根据权利要求1或2所述的制备方法，其特征在于，通过光刻工艺、干法刻蚀工艺、湿法刻蚀工艺或其结合形成所述第一微通道。
8.根据权利要求1或2所述的制备方法，其特征在于，所述第二掩膜层为氮化硅、碳化硅、Cr/Au金属薄膜或Cr/Pt金属薄膜。
9.根据权利要求1或2所述的制备方法，其特征在于，所述第一掩膜层为非金属掩膜层，在形成所述纳米通孔和第二微通道的步骤中，通过湿法刻蚀、干法刻蚀或其结合去除所述非金属掩膜层。
10.根据权利要求1或2所述的制备方法，其特征在于，所述第一掩膜层为非金属掩膜层和金属掩膜层的拼接组合，在形成所述纳米通孔和第二微通道的步骤中，通过湿法刻蚀、干法刻蚀或其结合去除所述非金属掩膜层。
CN202110768772.XA 2021-07-07 2021-07-07 一种用于制备间隔墙上具有纳米通孔的微通道结构的方法 Active CN113651288B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110768772.XA CN113651288B (zh) 2021-07-07 2021-07-07 一种用于制备间隔墙上具有纳米通孔的微通道结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110768772.XA CN113651288B (zh) 2021-07-07 2021-07-07 一种用于制备间隔墙上具有纳米通孔的微通道结构的方法

Publications (2)

Publication Number Publication Date
CN113651288A CN113651288A (zh) 2021-11-16
CN113651288B true CN113651288B (zh) 2023-10-20

Family

ID=78489157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110768772.XA Active CN113651288B (zh) 2021-07-07 2021-07-07 一种用于制备间隔墙上具有纳米通孔的微通道结构的方法

Country Status (1)

Country Link
CN (1) CN113651288B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1662852A1 (en) * 2004-11-24 2006-05-31 Lucent Technologies Inc. Techniques for microchannel cooling
CN101117206A (zh) * 2007-08-03 2008-02-06 上海交大学子科技创业有限公司 一种电化学方法制作硅微通道过程中在微通道结构与衬底之间产生断层的方法
CN102169838A (zh) * 2011-03-15 2011-08-31 上海大学 碳纳米管微通道冷却器系统的制备方法
KR101203292B1 (ko) * 2011-05-13 2012-11-20 이상현 나노 미세 기공의 가공방법
TW201500711A (zh) * 2013-06-17 2015-01-01 Nat Univ Tainan 具多孔性散熱體之微通道散熱座及其散熱方法
CN108461460A (zh) * 2017-12-15 2018-08-28 天津津航计算技术研究所 一种两相分离微通道热沉

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582987B2 (en) * 2000-12-30 2003-06-24 Electronics And Telecommunications Research Institute Method of fabricating microchannel array structure embedded in silicon substrate
JP3941537B2 (ja) * 2001-02-28 2007-07-04 ソニー株式会社 熱輸送装置
US6988535B2 (en) * 2002-11-01 2006-01-24 Cooligy, Inc. Channeled flat plate fin heat exchange system, device and method
US20200409398A1 (en) * 2019-06-25 2020-12-31 Intel Corporation Device, system and method for providing microchannels with porous sidewall structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1662852A1 (en) * 2004-11-24 2006-05-31 Lucent Technologies Inc. Techniques for microchannel cooling
CN1819165A (zh) * 2004-11-24 2006-08-16 朗迅科技公司 微通道冷却技术
CN101117206A (zh) * 2007-08-03 2008-02-06 上海交大学子科技创业有限公司 一种电化学方法制作硅微通道过程中在微通道结构与衬底之间产生断层的方法
CN102169838A (zh) * 2011-03-15 2011-08-31 上海大学 碳纳米管微通道冷却器系统的制备方法
KR101203292B1 (ko) * 2011-05-13 2012-11-20 이상현 나노 미세 기공의 가공방법
TW201500711A (zh) * 2013-06-17 2015-01-01 Nat Univ Tainan 具多孔性散熱體之微通道散熱座及其散熱方法
CN108461460A (zh) * 2017-12-15 2018-08-28 天津津航计算技术研究所 一种两相分离微通道热沉

Also Published As

Publication number Publication date
CN113651288A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
US10319600B1 (en) Thermal silicon etch
US20180261686A1 (en) Transistor sidewall formation process
US8278192B2 (en) Trench formation method for releasing a thin-film substrate from a reusable semiconductor template
US7427526B2 (en) Deposited thin films and their use in separation and sacrificial layer applications
US6582987B2 (en) Method of fabricating microchannel array structure embedded in silicon substrate
US6693039B2 (en) Process for forming a buried cavity in a semiconductor material wafer and a buried cavity
KR101794106B1 (ko) 태양 전지 제조 방법
CN109411427B (zh) 一种微流道散热器及其制造方法
US20100148319A1 (en) Substrates for High-Efficiency Thin-Film Solar Cells Based on Crystalline Templates
US11735467B2 (en) Airgap formation processes
CN109841562A (zh) 半导体装置的形成方法
JP2016523187A (ja) マイクロチャネル壁と同じ面高さの電極を有するマイクロ流体チップの作製方法
US8829335B2 (en) Thermally resistant spacers for a submicron gap thermo-photo-voltaic device and method
CN105261588A (zh) 超高精密硅基通孔图形结构的制备方法
KR20120110728A (ko) 태양 전지 및 이의 제조 방법
CN113651288B (zh) 一种用于制备间隔墙上具有纳米通孔的微通道结构的方法
US20170372887A1 (en) Trench formation method for releasing a substrate from a semiconductor template
CN105210196A (zh) 使用n型掺杂硅纳米粒子制造太阳能电池的发射极区域
CN111697942B (zh) 用于mems器件的空腔加工工艺、体声波谐振器及其制造工艺
US20150175409A1 (en) Method for fabricating multi-trench structure
US6506621B1 (en) Method for producing a diaphragm sensor array and diaphragm sensor array
US10026674B2 (en) Cooling structure for integrated circuits and methods for forming such structure
CN104867965A (zh) 图形化衬底及其制备方法
CN114628523A (zh) 一种基于氮化镓的cmos场效应晶体管及制备方法
JP5434682B2 (ja) 冷却装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant