CN113647958A

CN113647958A - 一种适用于可穿戴设备的ecg信号检测电路

Info

Publication number: CN113647958A
Application number: CN202110820666.1A
Authority: CN
Inventors: 曾衍瀚; 陈伟坚; 李志贤; 周威; 林奕涵; 吴添贤; 侯明江
Original assignee: Guangzhou University
Current assignee: Guangzhou University
Priority date: 2021-07-20
Filing date: 2021-07-20
Publication date: 2021-11-16
Anticipated expiration: 2041-07-20
Also published as: CN113647958B

Abstract

本发明公开了适用于可穿戴设备的ECG信号检测电路，包括仪表放大模块、微分电路模块、低通滤波模块和心率检测模块，仪表放大模块依次通过微分电路模块和低通滤波模块与微分电路模块连接，仪表放大模块包括跨导自举电路、放大电路和频率补偿电路，心率检测模块包括第一锁相环、第二锁相环和有限状态机。本发明能够提高ECG信号的信噪比，能够将原始ECG信号转换成为高幅值且特征明显的双峰信号，判断心率信号有效性，能够抑制基线漂移的影响，降低误判的可能性，获得更准确的检测结果，容易通过常见的元件组成，并且规模不大，因此容易制作成低成本的集成电路，并封装在一块芯片中，方便于低成本大规模生产。本发明广泛应用于电路技术领域。

Description

一种适用于可穿戴设备的ECG信号检测电路

技术领域

本发明涉及电路技术领域，尤其是一种适用于可穿戴设备的ECG信号检测电路。

背景技术

ECG是Electrocardiogram的缩写，即心电图。ECG信号能够反映出人的健康状况，因此检测ECG信号具有重要意义。由于ECG信号本身比较微弱，因此对ECG信号的检测过程容易受到噪声的影响，目前检测ECG信号的相关技术需要使用复杂的电路去改善噪声的影响，从而使得ECG信号检测设备的体积庞大、便携性差，难以做到随身携带以随时随地检测ECG信号。

发明内容

针对上述至少一个技术问题，本发明的目的在于提供一种适用于可穿戴设备的ECG信号检测电路，包括：

仪表放大模块；所述仪表放大模块包括跨导自举电路、放大电路和频率补偿电路，所述放大电路的输入端作为所述仪表放大模块的输入端，所述放大电路的输出端与所述频率补偿电路的输入端连接，所述频率补偿电路的输出端作为所述仪表放大模块的输出端；

微分电路模块；所述微分电路模块的输入端与所述仪表放大模块的输出端连接；

低通滤波模块；所述低通滤波模块的输入端与所述微分电路模块的输出端连接；

心率检测模块；所述心率检测模块的输入端与所述低通滤波模块的输出端连接；所述心率检测模块包括第一锁相环、第二锁相环和有限状态机，所述第一锁相环的输入端和所述第二锁相环的输入端连接形成所述心率检测模块的输入端，所述第一锁相环的输出端与所述有限状态机的输入端连接，所述第二锁相环的输出端与所述有限状态机的时钟端连接，所述有限状态机的输出端作为所述心率检测模块的输出端。

进一步地，所述第一锁相环包括第一比较器、第一同步脉冲生成器、第一鉴相鉴频器、第一同步延时器和第一电荷泵；所述第一比较器的同相输入端作为所述第一锁相环的输入端，所述第一比较器的输出端作为所述第一锁相环的输出端；所述第一比较器的输出端依次通过所述第一同步脉冲生成器、第一鉴相鉴频器、第一同步延时器和第一电荷泵连接到所述第一比较器的反相输入端。

进一步地，所述第二锁相环包括第二比较器、第二同步脉冲生成器、第二鉴相鉴频器、第二同步延时器和第二电荷泵；所述第二比较器的反相输入端作为所述第二锁相环的输入端，所述第二比较器的输出端作为所述第二锁相环的输出端；所述第二比较器的输出端依次通过所述第二同步脉冲生成器、第二鉴相鉴频器、第二同步延时器和第二电荷泵连接到所述第二比较器的同相输入端。

进一步地，所述跨导自举电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管；

所述第一MOS管的源极与所述第三MOS管的源极均连接到第一偏置电流源；所述第一MOS管的漏极与所述第五MOS管的漏极连接；所述第三MOS管的漏极分别与所述第五MOS管的栅极、所述第六MOS管的栅极和所述第六MOS管的漏极连接；所述第五MOS管的栅极与所述第六MOS管的栅极连接；

所述第二MOS管的源极与所述第四MOS管的源极均连接到第二偏置电流源；所述第二MOS管的漏极分别与所述第七MOS管的栅极、所述第七MOS管的漏极和所述第八MOS管的栅极连接；所述第四MOS管的漏极与所述第八MOS管的漏极连接；所述第七MOS管的栅极与所述第八MOS管的栅极连接；

所述第一MOS管的栅极与所述第二MOS管的栅极连接，所述第三MOS管的栅极与所述第四MOS管的栅极连接；

所述第一MOS管的栅极作为所述跨导自举电路的一个输入端，所述第四MOS管的栅极作为所述跨导自举电路的另一个输入端；所述第一MOS管的漏极作为所述跨导自举电路的一个输出端，所述第四MOS管的漏极作为所述跨导自举电路的另一个输出端。

进一步地，所述第一MOS管、第二MOS管、第三MOS管、第四MOS管为N型MOS管，所述第五MOS管、第六MOS管、第七MOS管和第八MOS管为P型MOS管。

进一步地，所述第五MOS管的源极、第六MOS管的源极、第七MOS管的源极和第八MOS管的源极分别通过相应的电阻接地。

进一步地，所述有限状态机包括第一D触发器、第二D触发器、第一非门、第二非门、第三非门、第一与门、第二与门、第三与门、第四与门以及或门；

所述第一D触发器的输入端、第一非门的输入端、第一与门的输入端和第四与门的输入端连接作为所述有限状态机的输入端；

所述第一D触发器的输出端与所述第二非门的输入端连接；

所述第二D触发器的输出端分别与所述第一与门的输入端、第二与门的输入端、第三非门的输入端和第四与门的输入端连接；

所述第一非门的输出端、第二非门的输出端和第三非门的输出端分别与所述第三与门的输入端连接；

所述第二非门的输出端与所述第二与门的输入端连接；

所述第一与门的输出端、第二与门的输出端和第三与门的输出端分别与所述或门的输入端连接；

所述或门的输出端与所述第二D触发器的输入端连接；

所述第四与门的输出端作为所述有限状态机的输出端。

进一步地，所述放大电路为推挽放大电路

本发明的有益效果是：实施例中的ECG信号检测电路，能够提高ECG信号的信噪比，从而能够检测到微弱的ECG信号；能够将原始ECG信号转换成为高幅值且特征明显的双峰信号，判断心率信号有效性，并且能够抑制基线漂移的影响，降低误判的可能性，从而容易获得更准确的检测结果；实施例中的ECG信号检测电路容易通过常见的MOS管、电阻和电容等元件组成，并且规模不大，因此容易制作成低成本的集成电路，并封装在一块芯片中，方便于低成本大规模生产；由于制成的集成电路体积较小，实施例中的ECG信号检测电路可以作为器件进一步生产便携式的ECG信号检测仪等产品，方便使用者随身携带以及随时随地检测ECG信号。

附图说明

图1为实施例中基于ECG信号检测电路的整体结构图；

图2为实施例中仪表放大模块的电路图；

图3为实施例中跨导自举电路的电路图；

图4为实施例中跨导自举电路所应用的源极退化技术的原理图；

图5为实施例中心率检测模块的电路图；

图6为实施例中有限状态机的电路图。

具体实施方式

本实施例中，参照图1，适用于可穿戴设备的ECG信号检测电路包括仪表放大模块、微分电路模块、低通滤波模块和心率检测模块。其中，仪表放大模块的输入端通过电阻Z1和Z2连接到电极1和电极2，电极1和电极2可以放置在使用者的胸部等位置以接收ECG信号。微分电路模块的输入端与仪表放大模块的输出端连接，低通滤波模块的输入端与微分电路模块的输出端连接。ECG信号由仪表放大模块放大处理后，由微分电路模块进行微分运算，由低通滤波模块进行低通滤波，以滤除仪表放大模块和微分电路模块产生的高频噪声，并且可以保持原ECG信号中心率特征的高幅值信号。心率检测模块的输入端与低通滤波模块的输出端连接，由心率检测模块对经过放大、微分和低通滤波处理的ECG信号进行动态阈值跟踪和有效性检测。

本实施例中，仪表放大模块的结构如图2所示，其中，图2的左边部分是仪表放大模块的整体结构图，仪表放大模块可以等效为一个集成运算放大器以及外围电路，其中的同相输入端VIP连接到电极1，反相输入端VIN连接到电极2，并存在IAN和IAP两个输出端，输出端IAN和IAP连接到微分电路模块。集成运算放大器的外围电路包括滤波电容Cin以及伪电阻(Pseudo Resistor)等。

图2的右边部分是图2的左边部分中集成运算放大器的具体电路结构，包括跨导自举电路、放大电路和频率补偿电路。本实施例中使用一个推挽放大电路作为图2中的放大电路。其中，放大电路的输入端VP和VN作为仪表放大模块的输入端，放大电路的输出端与频率补偿电路的输入端连接，频率补偿电路的输出端IAN和IAP作为仪表放大模块的输出端。

参照图2，跨导自举电路包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8。其中，可以使用N型MOS管来作为第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4，使用P型MOS管来作为第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8。

参找图2，第一MOS管M1的源极与第三MOS管M3的源极均连接到第一偏置电流源；第一MOS管M1的漏极与第五MOS管M5的漏极连接；第三MOS管M3的漏极分别与第五MOS管M5的栅极、第六MOS管M6的栅极和第六MOS管M6的漏极连接；第五MOS管M5的栅极与第六MOS管M6的栅极连接；第二MOS管M2的源极与第四MOS管M4的源极均连接到第二偏置电流源；第二MOS管M2的漏极分别与第七MOS管M7的栅极、第七MOS管M7的漏极和第八MOS管M8的栅极连接；第四MOS管M4的漏极与第八MOS管M8的漏极连接；第七MOS管M7的栅极与第八MOS管M8的栅极连接；第一MOS管M1的栅极与第二MOS管M2的栅极连接，第三MOS管M3的栅极与第四MOS管M4的栅极连接；第一MOS管M1的栅极作为跨导自举电路的一个输入端，第四MOS管M4的栅极作为跨导自举电路的另一个输入端；第一MOS管M1的漏极作为跨导自举电路的一个输出端，第四MOS管M4的漏极作为跨导自举电路的另一个输出端。

本实施例中，第一偏置电流源和第二偏置电流源可以是同一个偏置电流源。跨导自举电路的原理如图3所示。为了实现在小电流偏置下输入导的提升，跨导自举电路先采用了PMOS-NMOS共用的互补输入电路结构实现电流复用。参照图3，跨导自举电路中以第一MOS管M1和第四MOS管M4作为差分输入管，以第二MOS管M2和第三MOS管M3作为跨导自举管，第一偏置电流源和第二偏置电流源可以相等，即偏置电流Ib1＝Ib2，有效跨导先提升为

g_m,eff＝g_m,p+g_m,N

跨导自举电路中还加入了正反馈自举环路。参照图3，输入信号V+经过第一MOS管M1放大后输出电流为gm1×V+，输入信号V-经过第三MOS管M3放大后输出电流为gm3×V-，并通过作为电流镜管的第五MOS管M5和第六MOS管M6后得到K×gm3×V-，则由放大器输入所产生的差分输出iout为

结果表明，通过跨导自举技术，也就是在不仅在输入管即第一MOS管M1的基础上增加了跨导管即第三MOS管M3，并且通过电流管比例关系，将gm3放大k倍，大幅度提升了电路的输入等效跨导。上述是讨论第一MOS管M1、第三MOS管M3、第五MOS管M5和第六MOS管M6组合的情况，第二MOS管M2、第四MOS管M4、第七MOS管M7和第八MOS管M8组合的情况的原理也相同。

参照图2，跨导自举电路还应用了源极退化技术，即第五MOS管M5的源极、第六MOS管M6的源极、第七MOS管M7的源极和第八MOS管M8的源极分别通过相应的电阻接地，其中每个MOS管所连接的电阻可以是0.5MΩ以上的大电阻。源极退化技术的原理如图4所示，通过在电流源MOS管源极加上较大的电阻，用于衰减MOS管的有效跨导，并利用电阻负反馈作用降低MOS管1/f噪声，其中，V_DS,sat为MOS管的饱和漏源电压，V_RS为电阻RS的压降。直观上，MOS管的噪声电流inoise在RS上会产生额外电压，在负反馈电阻RS作用下，调节漏极电流ID从而抵消噪声电流。通过加入源极退化电阻RS使MOS晶体管的有效跨导g_m,eff等效为：

当源极退化电阻RS与MOS管的跨导gm满足RS×gm>>1，可以有明显的优化电路噪声性能的效果，即通过第五MOS管M5的源极、第六MOS管M6的源极、第七MOS管M7的源极和第八MOS管M8的源极分别通过相应的电阻接地实现的源极退化技术，能够减少信号放大过程中产生的噪声。

参照图5，心率检测模块包括第一锁相环、第二锁相环和有限状态机，图5中标示出了第一锁相环和第二锁相环所包含的电路结构。其中，第一锁相环包括第一比较器、第一同步脉冲生成器、第一鉴相鉴频器、第一同步延时器和第一电荷泵；第一比较器的同相输入端作为第一锁相环的输入端，第一比较器的输出端作为第一锁相环的输出端；第一比较器的输出端依次通过第一同步脉冲生成器、第一鉴相鉴频器、第一同步延时器和第一电荷泵连接到第一比较器的反相输入端。第二锁相环包括第二比较器、第二同步脉冲生成器、第二鉴相鉴频器、第二同步延时器和第二电荷泵；第二比较器的反相输入端作为第二锁相环的输入端，第二比较器的输出端作为第二锁相环的输出端；第二比较器的输出端依次通过第二同步脉冲生成器、第二鉴相鉴频器、第二同步延时器和第二电荷泵连接到第二比较器的同相输入端。

第一锁相环的输入端和第二锁相环的输入端连接形成心率检测模块的输入端，第一锁相环的输出端与有限状态机的输入端连接，第二锁相环的输出端与有限状态机的时钟端连接，有限状态机的输出端作为心率检测模块的输出端。

本实施例中，有限状态机的电路结构如图6所示。参照图6，有限状态机包括第一D触发器、第二D触发器、第一非门NOT1、第二非门NOT2、第三非门NOT3、第一与门AND1、第二与门AND2、第三与门AND3、第四与门以及或门OR；

第一D触发器的输入端、第一非门NOT1的输入端、第一与门AND1的输入端和第四与门的输入端连接作为有限状态机的输入端；

第一D触发器的输出端与第二非门NOT2的输入端连接；

第二D触发器的输出端分别与第一与门AND1的输入端、第二与门AND2的输入端、第三非门NOT3的输入端和第四与门的输入端连接；

第一非门NOT1的输出端、第二非门NOT2的输出端和第三非门NOT3的输出端分别与第三与门AND3的输入端连接；

第二非门NOT2的输出端与第二与门AND2的输入端连接；

第一与门AND1的输出端、第二与门AND2的输出端和第三与门AND3的输出端分别与或门OR的输入端连接；

或门OR的输出端与第二D触发器的输入端连接；

第四与门的输出端作为有限状态机的输出端。

本实施例中的ECG信号检测电路的工作原理为：仪表放大模块、微分电路模块和低通滤波模块组成模拟前端(AFE)，而心率检测模块是数字后端电路。仪表放大模块通过电极接收到ECG信号，对ECG信号进行放大处理，具体地由仪表放大模块中的推挽放大电路进行信号放大，而跨导自举电路可以将二级电路结构的运算放大器的第一级输入端复制成双输入端，跨导自举电路中应用的源极退化技术，可以使整体电路的1/f噪声大幅度下降；经过仪表放大模块放大的ECG信号输入到微分电路模块，由微分电路模块进行微分运算，再由低通滤波模块进行低通滤波，以滤除仪表放大模块和微分电路模块产生的高频噪声，从而将原始的ECG信号转换为幅值较高且保持原ECG信号中心率特征的双峰信号；心率检测模块接收到双峰信号后，分别由第一锁相环和第二锁相环进行处理，具体地，每个锁相环将双峰信号与由同步脉冲生成器生成的同步脉冲信号进行比较，随后控制电荷泵的充放电时间，实现阈值电压的自适应更新，从而实现对于心率信号基线电压的跟踪，能够有效抑制了基线漂移的影响；经过第一锁相环和第二锁相环处理的双峰信号被输入到有限状态机，图6所示的有限状态机的输出结果能够判断心率信号有效性。

本实施例中的ECG信号检测电路，所设置的仪表放大模块能够提高ECG信号的信噪比，从而能够检测到微弱的ECG信号；微分电路模块和低通滤波模块能够将原始ECG信号转换成为高幅值且特征明显的双峰信号，从而供心率检测模块处理；心率检测模块能够通过有限状态机判断心率信号有效性，并且通过第一锁相环和第二锁相环抑制基线漂移的影响，降低误判的可能性，从而容易获得更准确的检测结果。通过实施例中提供的电路图可知，本实施例中的ECG信号检测电路容易通过常见的MOS管、电阻和电容等元件组成，并且规模不大，因此容易制作成低成本的集成电路，并封装在一块芯片中，方便于低成本大规模生产；由于制成的集成电路体积较小，本实施例中的ECG信号检测电路可以作为器件进一步生产便携式的ECG信号检测仪等产品，方便使用者随身携带以及随时随地检测ECG信号。

需要说明的是，如无特殊说明，当某一特征被称为“固定”、“连接”在另一个特征，它可以直接固定、连接在另一个特征上，也可以间接地固定、连接在另一个特征上。此外，本公开中所使用的上、下、左、右等描述仅仅是相对于附图中本公开各组成部分的相互位置关系来说的。在本公开中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。此外，除非另有定义，本实施例所使用的所有的技术和科学术语与本技术领域的技术人员通常理解的含义相同。本实施例说明书中所使用的术语只是为了描述具体的实施例，而不是为了限制本发明。本实施例所使用的术语“和/或”包括一个或多个相关的所列项目的任意的组合。

应当理解，尽管在本公开可能采用术语第一、第二、第三等来描述各种元件，但这些元件不应限于这些术语。这些术语仅用来将同一类型的元件彼此区分开。例如，在不脱离本公开范围的情况下，第一元件也可以被称为第二元件，类似地，第二元件也可以被称为第一元件。本实施例所提供的任何以及所有实例或示例性语言(“例如”、“如”等)的使用仅意图更好地说明本发明的实施例，并且除非另外要求，否则不会对本发明的范围施加限制。

应当认识到，本发明的实施例可以由计算机硬件、硬件和软件的组合、或者通过存储在非暂时性计算机可读存储器中的计算机指令来实现或实施。所述方法可以使用标准编程技术-包括配置有计算机程序的非暂时性计算机可读存储介质在计算机程序中实现，其中如此配置的存储介质使得计算机以特定和预定义的方式操作——根据在具体实施例中描述的方法和附图。每个程序可以以高级过程或面向对象的编程语言来实现以与计算机系统通信。然而，若需要，该程序可以以汇编或机器语言实现。在任何情况下，该语言可以是编译或解释的语言。此外，为此目的该程序能够在编程的专用集成电路上运行。

此外，可按任何合适的顺序来执行本实施例描述的过程的操作，除非本实施例另外指示或以其他方式明显地与上下文矛盾。本实施例描述的过程(或变型和/或其组合)可在配置有可执行指令的一个或多个计算机系统的控制下执行，并且可作为共同地在一个或多个处理器上执行的代码(例如，可执行指令、一个或多个计算机程序或一个或多个应用)、由硬件或其组合来实现。所述计算机程序包括可由一个或多个处理器执行的多个指令。

进一步，所述方法可以在可操作地连接至合适的任何类型的计算平台中实现，包括但不限于个人电脑、迷你计算机、主框架、工作站、网络或分布式计算环境、单独的或集成的计算机平台、或者与带电粒子工具或其它成像装置通信等等。本发明的各方面可以以存储在非暂时性存储介质或设备上的机器可读代码来实现，无论是可移动的还是集成至计算平台，如硬盘、光学读取和/或写入存储介质、RAM、ROM等，使得其可由可编程计算机读取，当存储介质或设备由计算机读取时可用于配置和操作计算机以执行在此所描述的过程。此外，机器可读代码，或其部分可以通过有线或无线网络传输。当此类媒体包括结合微处理器或其他数据处理器实现上文所述步骤的指令或程序时，本实施例所述的发明包括这些和其他不同类型的非暂时性计算机可读存储介质。当根据本发明所述的方法和技术编程时，本发明还包括计算机本身。

计算机程序能够应用于输入数据以执行本实施例所述的功能，从而转换输入数据以生成存储至非易失性存储器的输出数据。输出信息还可以应用于一个或多个输出设备如显示器。在本发明优选的实施例中，转换的数据表示物理和有形的对象，包括显示器上产生的物理和有形对象的特定视觉描绘。

以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式，只要其以相同的手段达到本发明的技术效果，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。在本发明的保护范围内其技术方案和/或实施方式可以有各种不同的修改和变化。

Claims

1.适用于可穿戴设备的ECG信号检测电路，其特征在于，包括：

2.根据权利要求1所述的适用于可穿戴设备的ECG信号检测电路，其特征在于：

所述第一锁相环包括第一比较器、第一同步脉冲生成器、第一鉴相鉴频器、第一同步延时器和第一电荷泵；所述第一比较器的同相输入端作为所述第一锁相环的输入端，所述第一比较器的输出端作为所述第一锁相环的输出端；所述第一比较器的输出端依次通过所述第一同步脉冲生成器、第一鉴相鉴频器、第一同步延时器和第一电荷泵连接到所述第一比较器的反相输入端。

3.根据权利要求2所述的适用于可穿戴设备的ECG信号检测电路，其特征在于：

所述第二锁相环包括第二比较器、第二同步脉冲生成器、第二鉴相鉴频器、第二同步延时器和第二电荷泵；所述第二比较器的反相输入端作为所述第二锁相环的输入端，所述第二比较器的输出端作为所述第二锁相环的输出端；所述第二比较器的输出端依次通过所述第二同步脉冲生成器、第二鉴相鉴频器、第二同步延时器和第二电荷泵连接到所述第二比较器的同相输入端。

4.根据权利要求1-3任一项所述的适用于可穿戴设备的ECG信号检测电路，其特征在于：

所述跨导自举电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管；

5.根据权利要求4所述的适用于可穿戴设备的ECG信号检测电路，其特征在于，所述第一MOS管、第二MOS管、第三MOS管、第四MOS管为N型MOS管，所述第五MOS管、第六MOS管、第七MOS管和第八MOS管为P型MOS管。

6.根据权利要求4所述的适用于可穿戴设备的ECG信号检测电路，其特征在于，所述第五MOS管的源极、第六MOS管的源极、第七MOS管的源极和第八MOS管的源极分别通过相应的电阻接地。

7.根据权利要求1-3任一项所述的适用于可穿戴设备的ECG信号检测电路，其特征在于，所述有限状态机包括第一D触发器、第二D触发器、第一非门、第二非门、第三非门、第一与门、第二与门、第三与门、第四与门以及或门；

所述第一D触发器的输出端与所述第二非门的输入端连接；

所述第二非门的输出端与所述第二与门的输入端连接；

所述或门的输出端与所述第二D触发器的输入端连接；

所述第四与门的输出端作为所述有限状态机的输出端。

8.根据权利要求1-3任一项所述的适用于可穿戴设备的ECG信号检测电路，其特征在于，所述放大电路为推挽放大电路。