CN113646912A - 运算电路及神经形态器件 - Google Patents

运算电路及神经形态器件 Download PDF

Info

Publication number
CN113646912A
CN113646912A CN202080005430.6A CN202080005430A CN113646912A CN 113646912 A CN113646912 A CN 113646912A CN 202080005430 A CN202080005430 A CN 202080005430A CN 113646912 A CN113646912 A CN 113646912A
Authority
CN
China
Prior art keywords
electrode
terminal
switching element
state
arithmetic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080005430.6A
Other languages
English (en)
Other versions
CN113646912B (zh
Inventor
寺崎幸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN113646912A publication Critical patent/CN113646912A/zh
Application granted granted Critical
Publication of CN113646912B publication Critical patent/CN113646912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/088—Non-supervised learning, e.g. competitive learning

Abstract

本发明提供一种运算电路，其具备：电阻变化元件，其具有第一端子、第二端子以及第三端子这三个端子，能够改变电阻值；第一电极，其与所述第一端子连接；第二电极；第三电极；第一开关元件，其连接于所述第二电极和所述第二端子之间；第二开关元件，其连接于所述第三电极和所述第三端子之间；电容器，其连接于将所述第二端子与所述第一开关元件之间的连接的传输线和地线之间。

Description

运算电路及神经形态器件
技术领域
本发明涉及一种运算电路及神经形态器件。
背景技术
以进行基于神经网络的运算的神经形态器件的电力性能的改善为目的，进行关于神经系统模型的研究、开发。
作为这样的神经系统模型，能够举出脉冲神经网络(SNN；Spiking NeuralNetwork)等。
作为实现脉冲神经网络的方法，已知一种使用2端子型电阻变化元件实现的方法(参照专利文献1)。在此，该电阻变化元件是能够改变电阻的2端子型元件，例如ReRAM(Resistive Random Access Memory)等。
现有技术文献
专利文献
专利文献1：日本特表2018－508922号公报
发明内容
发明所要解决的问题
在此，以往，尚未找到实现使用3端子型电阻变化元件的脉冲神经网络的方法。
用于解决问题的技术方案
本发明的一方案提供一种运算电路，其具备：电阻变化元件，其具有第一端子、第二端子以及第三端子这三个端子，能够改变电阻值；第一电极，其与所述第一端子连接；第二电极；第三电极；第一开关元件，其连接于所述第二电极和所述第二端子之间；第二开关元件，其连接于所述第三电极和所述第三端子之间；电容器，其连接于将所述第二端子与所述第一开关元件之间连接的传输线和地线之间。
发明效果
根据本发明，能够提供一种能够实现使用3端子型电阻变化元件的脉冲神经网络的运算电路及神经形态器件。
附图说明
图1是表示实施方式的运算系统1的结构的一例的图。
图2是表示电阻变化元件11的结构的一例的图。
图3是表示在运算电路10中从第二电极E2输出的信号的波形的一例的图。
图4是表示在运算电路10中从第二电极E2输出的信号的波形的另一例的图。
图5是表示在运算电路10中从第二电极E2输出的信号的波形的又一例的图。
图6是表示实施方式的变形例1的神经形态器件2的结构的一例的图。
图7是表示与阵列电路MA的某第一列方向传输线连接的三个运算电路10各自的第二电极E2的电压随时间变化的一例的时间图。
图8是表示与阵列电路MA的某第一列方向传输线连接的三个运算电路10各自的第二电极E2的电压随时间变化的另一例的时间图。
图9是表示实施方式的变形例2的神经形态器件3的结构的一例的图。
图10是表示在基板上构成的运算电路10的一例的图。
具体实施方式
〈实施方式〉
以下，参照附图，对本发明的实施方式进行说明。此外，在本实施方式中，将传输电信号的导体称为传输线进行说明。传输线例如可以是印刷于基板上的导体，也可以形成为线状的导体等导线等。另外，在本实施方式中，在称为电压的情况下，是指与成为规定的基准的电位的电位差，省略关于基准电位的图示及说明。在此，基准电位也可以是任何电位。以下，作为一例，对基准电位是接地电位的情况进行说明。
〈运算系统的结构〉
图1是表示实施方式的运算系统1的结构的一例的图。
运算系统1输出脉冲神经网络的尖峰信号。运算系统1具备运算电路10和控制部20。在此，控制部20控制运算电路10。控制部20例如是微型计算机。此外，控制部20也可以是能够控制运算电路10的其它电路、其它装置而取代微型计算机。
运算电路10具备第一电极E1、第二电极E2以及第三电极E3这三个电极。另外，运算电路10具备电阻变化元件11、第一开关元件S1、第二开关元件S2以及电容器C。
第一电极E1是运算电路10接收向运算电路10输入的输入信号的电极。第一电极E1经由未图示的传输线与控制部20连接。此外，第一电极E1也可以是连接能够向第一电极E1输入输入信号的其它电路、其它装置等而取代控制部20的结构。
第二电极E2是将运算电路10输出的信号向其它电路输出的电极。例如，第二电极E2将运算电路10输出的尖峰信号向其它电路输出。在图1所示的例子中，在第二电极E2上经由电阻RR1连接有未图示的其它电路。此外，可以是在第二电极E2上不经由电阻RR1而连接有该其它电路的结构，也可以是经由比较器等其它电路元件连接有该其它电路的结构。另外，可以是在第二电极E2上连接有其它运算电路10的第二电极E2的结构，也可以是连接有其它运算电路10的第一电极E1的结构。另外，运算电路10也可以是具备电阻RR1的结构。
第三电极E3是将运算电路10输出的信号向其它电路、地线等输出的电极。例如，第三电极E3将与输入到运算电路10的输入信号和运算电路10具备的电阻变化元件11的电阻值相应的信号向其它电路、地线等输出。在图1所示的例子中，在第三电极E3上经由电阻RR2连接有未图示的其它电路。此外，可以是在第三电极E3上不经由电阻RR2而连接有该其它电路的结构，也可以是经由比较器等其它电路元件连接有该其它电路的结构。
电阻变化元件11是能够改变电阻的元件。另外，电阻变化元件11具有第一端子TM1、第二端子TM2以及第三端子TM3这三个端子。即，电阻变化元件11是3端子型元件。以下，作为一例，对电阻变化元件11是根据在第二端子TM2和第三端子TM3之间流通的电流而电阻变化的磁畴壁移动型磁阻效应元件的情况进行说明。此外，电阻变化元件11如果是能够改变电阻的3端子型元件，则也可以是任何元件而取代磁畴壁移动型磁阻效应元件。
在此，磁阻效应元件是使用巨磁阻效应(Giant Magneto Resistive Effect)、隧道磁阻效应(Tunnel Magneto Resistance Effect)等作为磁阻效应的元件。另外，磁阻效应元件根据磁阻效应元件具有的两个铁磁性层(强磁性层、ferromagnetic layer)的磁化的关系而电阻值变化。磁阻效应元件能够通过自旋极化电流改变该两个铁磁性层的磁化的关系。而且，磁畴壁移动型磁阻效应元件是能够通过利用自旋极化电流使该两个铁磁性层中的一方的铁磁性层内的磁畴壁移动来改变该两个铁磁性层的磁化的关系的磁阻效应元件。
在此，参照图2，对电阻变化元件11的结构进行说明。图2是表示电阻变化元件11的结构的一例的图。
电阻变化元件11除了第一端子TM1、第二端子TM2以及第三端子TM3这三个端子之外，还具备电阻变化部B1、磁化固定部B11以及磁化固定部B12。
电阻变化部B1具有两个铁磁性层。电阻变化部B1根据这两个铁磁性层的磁化的关系而电阻值变化。具体而言，电阻变化部B1具备铁磁性层L1、非磁性层L2以及磁记录层L3。以下，作为一例，对磁记录层L3的形状为板状的长方体的情况进行说明。此外，磁记录层L3的形状也可以是其它形状而取代板状的长方体。
在此，图2所示的三维坐标系BC是磁记录层L3的长边方向和X轴方向一致且磁记录层L3的短边方向和Y轴方向一致的右手三维直角坐标系。即，图2所示的电阻变化元件11是朝向三维坐标系BC中的Y轴的负方向观察时的电阻变化元件11。以下，为了便于说明，将三维坐标系BC中的Z轴的正方向称为上方或上方向，将该Z轴的负方向称为下方或下方向进行说明。
在电阻变化部B1中，铁磁性层L1、非磁性层L2、磁记录层L3如图2所示从下方朝向上方按照磁记录层L3、非磁性层L2、铁磁性层L1的顺序层叠。
铁磁性层L1包含铁磁体。铁磁性层L1是电阻变化部B1具有的两个铁磁性层中的一方。在铁磁性层L1中，磁化的方向被固定。图2所示的箭头的方向M1表示在铁磁性层L1中被固定的磁化的方向的一例。在图2所示的例子中，方向M1与三维坐标系BC中的X轴的正方向一致。
另外，在图2所示的例子中，在铁磁性层L1的上部设有上述的第一端子TM1。
构成铁磁性层L1的铁磁性材料，例如能够使用选自由Cr、Mn、Co、Fe及Ni构成的组的金属、包含一种以上这些金属的合金、包含这些金属和B、C及N中的至少一种以上的元素的合金等。具体而言，可举出Co－Fe、Co－Fe－B、Ni－Fe。
另外，构成铁磁性层L1的材料也可以是惠斯勒合金。惠斯勒合金是半金属，具有高的自旋极化率。惠斯勒合金是具有X2YZ的化学成分的金属间化合物。在此，X是周期表上的Co、Fe、Ni或者Cu族的过渡金属元素或稀有金属元素。Y是Mn、V、Cr或者Ti族的过渡金属或X的元素种类。Z是来自III族～V族的典型元素。作为惠斯勒合金，例如，可举出Co2FeSi、Co2FeGe、Co2FeGa、Co2MnSi、Co2Mn1－aFeaAlbSi1－b、Co2FeGe1—cGac等。
使铁磁性层L1的磁化在沿着XY面的方向上取向(将铁磁性层L1设为面内磁化膜)的情况下，例如，优选使用NiFe。该XY平面是与三维坐标系BC中的X轴及Y轴双方平行的平面。另一方面，在使铁磁性层L1的磁化在沿着Z轴的方向上取向(将铁磁性层L1设为垂直磁化膜)的情况下，例如，优选使用Co/Ni层叠膜、Co/Pt层叠膜等。该Z轴是三维坐标系BC中的Z轴。
另外，为了固定磁化，铁磁性层L1的结构可以是由铁磁性层和非磁性层构成的合成结构，也可以是由反铁磁性层、铁磁性层以及非磁性层构成的合成结构。在铁磁性层L1的结构是由反铁磁性层、铁磁性层以及非磁性层构成的合成结构的情况下，铁磁性层L1的磁化的方向由反铁磁性层强劲地保持。因此，在该情况下，铁磁性层L1的磁化不易受来自外部的影响。
能够在非磁性层L2中使用公知的材料。例如，在非磁性层L2由绝缘体构成的情况下(即，在非磁性层L2是隧道势垒层的情况下)，座位其材料，能够使用A12O3、SiO2、MgO及MgA12O4等。此外，也可以在非磁性层L2中使用将A1、Si、Mg的一部分置换成Zn、Be等的材料等。在非磁性层L2由金属构成的情况下，作为其材料，能够使用Cu、Au、Ag等。而且，在非磁性层L2由半导体构成的情况下，作为其材料，能够使用Si、Ge、CuInSe2、CuGaSe2、Cu(In，Ga)Se2等。
磁记录层L3包含铁磁体。磁记录层L3是电阻变化部B1具有的两个铁磁性层中的另一方。磁记录层L3在内部具有磁畴壁DW。磁畴壁DW是在磁记录层L3内磁化的方向朝向彼此相反方向的磁区MR1和磁区MR2的边界。即，磁记录层L3在内部具有磁区MR1和磁区MR2这两个磁区。图2所示的箭头的方向M2表示磁区MR1中的磁化的方向的一例。在图2所示的例子中，方向M2与三维坐标系BC中的X轴的正方向一致。图2所示的箭头的方向M3表示磁区MR2中的磁化的方向的一例。在图2所示的例子中，方向M3与三维坐标系BC中的X轴的负方向一致。
另外，在磁记录层L3具有的端部中的磁区MR1侧的端部的下部设置有磁化固定部B11。而且，在磁化固定部B11的下部设置有上述的第二端子TM2。
作为构成磁记录层L3的铁磁性材料，能够使用与铁磁性层L1相同的铁磁性材料。此外，构成磁记录层L3的铁磁性材料也可以是能够构成铁磁性层L1的铁磁性材料中与构成铁磁性层L1的铁磁性材料不同的铁磁性材料。
磁化固定部B11包含铁磁体。在磁化固定部B11中，磁化的方向被固定。图2所示的箭头的方向M4表示在磁化固定部B11中被固定的磁化的方向(或该自旋的方向)的一例。在图2所示的例子中，方向M4与三维坐标系BC中的X轴的正方向一致。
构成磁化固定部B11的材料只要是能够构成铁磁性层L1的材料，则也可以是任何材料。
为了固定磁化，磁化固定部B11的结构可以是由铁磁性层和非磁性层构成的合成结构，也可以是由反铁磁性层、铁磁性层以及非磁性层构成的合成结构。在磁化固定部B11的结构是由反铁磁性层、铁磁性层以及非磁性层构成的合成结构的情况下，磁化固定部B11的磁化的方向由反铁磁性层更强劲地保持。因此，在该情况下，磁化固定部B11的磁化不易受来自外部的影响。
另外，在磁记录层L3具有的端部中的磁区MR2侧的端部的下部设置有磁化固定部B12。而且，在磁化固定部B12的下部设置有上述的第三端子TM3。
磁化固定部B12包含铁磁体。在磁化固定部B12中，磁化的方向被固定。图2所示的箭头的方向M5表示在磁化固定部B12中被固定的磁化的方向的一例。在图2所示的例子中，方向M5与三维坐标系BC中的X轴的负方向一致。
构成磁化固定部B12的材料只要是能够构成铁磁性层L1的材料，则也可以是任何材料。
为了固定磁化，磁化固定部B12的结构可以是由铁磁性层和非磁性层构成的合成结构，也可以是由反铁磁性层、铁磁性层以及非磁性层构成的合成结构。在磁化固定部B12的结构是由反铁磁性层、铁磁性层以及非磁性层构成的合成结构的情况下，磁化固定部B12的磁化的方向由反铁磁性层更强劲地保持。因此，磁化固定部B12的磁化不易受来自外部的影响。
这样，因为在磁记录层L3和第二电极E2之间配置有磁化固定部B11，所以在电流从第二端子TM2依次经由磁化固定部B11、磁记录层L3向第三端子TM3流通的情况下，从第三端子TM3朝向第二端子TM2向与磁化固定部B11的磁化的方向M4相同的方向自旋极化的电子流到磁记录层L3。具体而言，在对第二端子TM2和第三端子TM3之间施加电压，以使第三端子TM3的电位比第二端子TM2的电位低的情况下，该电子从第二端子TM2侧朝向第三端子TM3侧流到磁记录层L3。
另外，因为在磁记录层L3和第三端子TM3之间配置有磁化固定部B12，所以在电流从第三端子TM3依次经由磁化固定部B12、磁记录层L3向第二端子TM2流通的情况下，从第三端子TM3朝向第二端子TM2向与磁化固定部B12的磁化的方向M5相同的方向自旋极化的电子流到磁记录层L3。具体而言，在对第二端子TM2和第三端子TM3之间时间电压，以使第三端子TM3的电位比第二端子TM2的电位高的情况下，该电子从第三端子TM3侧朝向第二端子TM2侧流到磁记录层L3。
在此，在移动到磁记录层L3内的磁畴壁DW的位置的情况下，在磁记录层L3的内部，磁区MR1占据的体积和磁区MR2占据的体积的比率变化。在图2所示的例子中，铁磁性层L1的磁化的方向M1是与磁区MR1的磁化的方向M2相同的方向，是与磁区MR2的磁化的方向M3相反的方向。
在朝向三维坐标系BC中的Z轴的负方向观察电阻变化部B1的情况下，铁磁性层L1和磁区MR1重叠的面积在磁畴壁DW向三维坐标系BC中的X轴的正方向移动的情况下扩大。其结果，在该情况下，电阻变化元件11的电阻值由于磁阻效应而降低。另一方面，该面积在磁畴壁DW向该X轴的负方向移动的情况下缩小。其结果，在该情况下，电阻变化元件11的电阻值由于磁阻效应而升高。此外，电阻变化元件11的电阻值是作为电阻相对于从与铁磁性层L1电连接的第一端子TM1流到第二端子TM2的电流通作的电阻变化部B1的电阻值。另外，电阻变化元件11的电阻值是作为电阻相对于从与铁磁性层L1电连接的第一端子TM1流到第三端子TM3的电流通作的电阻变化部B1的电阻值。
作为构成磁记录层L3的铁磁性材料，能够使用与铁磁性层L1相同的铁磁性材料。另外，磁记录层L3优选具有选自由Co、Ni、Pt、Pd、Gd、Tb、Mn、Ge、Ga构成的组的至少一个元素。另外，在使用垂直磁化作为磁记录层L3的情况下，例如，作为构成磁记录层L3的铁磁性材料，可举出Co和Ni的层叠膜、Co和Pt的层叠膜、Co和Pd的层叠膜、MnGa系材料、GdCo系材料、TbCo系材料。就MnGa系材料、GdCo系材料、TbCo系材料等铁磁性体而言，饱和磁化小，能够降低用于移动磁畴壁DW所需的阈值电流。另外，就Co和Ni的层叠膜、Co和Pt的层叠膜、Co和Pd的层叠膜而言，矫顽力大，能够抑制磁畴壁DW的移动速度。
在此，如上所述，在电阻变化部B1中，磁畴壁DW通过电流在第二端子TM2和第三端子TM3之间流通而移动。该电流可以是电流值恒定的电流，也可以是脉冲电流。
即，在电流从第三端子TM3向第二端子TM2流通的情况下，磁区MR2向磁区MR1的方向扩展。其结果，磁畴壁DW向磁区MR1的方向移动。另一方面，在该一例中，在电流从第二端子TM2向第三端子TM3流通的情况下，磁区MR1向磁区MR2的方向扩展。其结果，磁畴壁DW向磁区MR2的方向移动。
这样，在电阻变化部B1中，根据在第二端子TM2和第三端子TM3之间流通的电流的方向(即，流到磁记录层L3的电流的方向)和强度，磁畴壁DW的位置移动，电阻变化元件11的电阻值变化。
回到图1。如上所述，在这样的结构的电阻变化元件11的第一端子TM1上经由传输线连接有第一电极E1。此外，也可以是只要不损害在本实施方式中说明的运算电路10的功能，在第一端子TM1和第一电极E1之间连接电阻、电容器等电路元件的结构。另外，也可以是只要不损害在本实施方式中说明的运算电路10的功能，在第一端子TM1和第一电极E1之间连接其他电路和其他装置的结构。
第一开关元件S1由控制部20控制。此外，第一开关元件S1也可以是取代控制部20，而由能够控制第一开关元件S1的其他电路和其他装置控制的结构。另外，第一开关元件S1经由传输线连接于第二电极E2和第二端子TM2之间。更具体而言，第一开关元件S1经由传输线与第二电极E2连接，并且经由传输线与第二端子TM2连接。即，第一开关元件S1是改变第二电极E2和第二端子TM2之间的通电状态的开关元件。在第一开关元件S1的状态是接通状态的情况下，第二电极E2和第二端子TM2之间的通电状态为电连接的状态。另一方面，在第一开关元件S1的状态是断开状态的情况下，第二电极E2和第二端子TM2之间的通电状态为未电连接的状态。
以下，作为一例，对第一开关元件S1是电场效应晶体管的情况进行说明。在该情况下，第一开关元件S1的源极端子经由传输线与第二电极E2连接。另外，在该情况下，第一开关元件S1的漏极端子经由传输线与第二端子TM2连接。另外，在该情况下，第一开关元件S1的栅极端子经由传输线与控制部20连接。此外，在图1中，为了防止图变得复杂，对将该栅极端子和控制部20之间连接的传输线进行省略。另外，第一开关元件S1可以是二极管等其他晶体管，也可以是与晶体管不同的其它开关元件而取代电场效应晶体管。
在第一开关元件S1是电场效应晶体管的情况下，第一开关元件S1的状态是接通状态表示第一开关元件S1的源极端子和第一开关元件S1的漏极端子之间的通电状态是电连接的状态。另外，在该情况下，第一开关元件S1的状态是断开状态表示第一开关元件S1的源极端子和第一开关元件S1的漏极端子之间的通电状态是未电连接的状态。
第二开关元件S2由控制部20控制。此外，第二开关元件S2也可以是取代控制部20，而由能够控制第二开关元件S2的其它电路、其它装置控制的结构。另外，第二开关元件S2经由传输线连接于第三电极E3和第三端子TM3之间。更具体而言，第二开关元件S2经由传输线与第三电极E3连接，并且经由传输线与第三端子TM3连接。即，第二开关元件S2是改变第三电极E3和第三端子TM3之间的通电状态的开关元件。在第二开关元件S2的状态是接通状态的情况下，第三电极E3和第三端子TM3之间的通电状态为电连接的状态。另一方面，在第二开关元件S2的状态是断开状态的情况下，第三电极E3和第三端子TM3之间的通电状态为未电连接的状态。
以下，作为一例，对第二开关元件S2是电场效应晶体管的情况进行说明。在该情况下，第二开关元件S2的源极端子经由传输线与第三电极E3连接。另外，在该情况下，第二开关元件S2的漏极端子经由传输线与第三端子TM3连接。另外，在该情况下，第二开关元件S2的栅极端子经由传输线与控制部20连接。此外，在图1中，为了防止图变得复杂，对将该栅极端子和控制部20之间连接的传输线进行省略。另外，第二开关元件S2可以是二极管等其它晶体管，也可以是与晶体管不同的其它开关元件而取代电场效应晶体管。
在第二开关元件S2是电场效应晶体管的情况下，第二开关元件S2的状态是接通状态表示第二开关元件S2的源极端子和第二开关元件S2的漏极端子之间的通电状态是电连接的状态。另外，在该情况下，第二开关元件S2的状态是断开状态表示第二开关元件S2的源极端子和第二开关元件S2的漏极端子之间的通电状态是未电连接的状态。
电容器C经由传输线连接于将第二端子TM2与第一开关元件S1之间连接的传输线和地线之间。更具体而言，电容器C具有的两个端子中的一方的端子与该传输线连接。而且，电容器C具有的两个端子中的另一方的端子接地。
在此，对这样的结构的运算电路10进行的动作进行说明。因此，以下，为了便于说明，将在运算电路10中第一开关元件S1的状态是断开状态且第二开关元件S2的状态是断开状态称为运算电路10的状态是第一状态进行说明。另外，以下，为了便于说明，将在运算电路10中第一开关元件S1的状态是接通状态且第二开关元件S2的状态是断开状态称为运算电路10的状态是第二状态进行说明。另外，以下，为了便于说明，将在运算电路10中第一开关元件S1的状态是断开状态且第二开关元件S2的状态是接通状态称为运算电路10的状态是第三状态进行说明。
就运算电路10而言，在运算电路10的状态是第一状态的情况下，如果将输入信号输入到第一电极E1，则电容器C被充电。在本实施方式中，某输入信号向第一电极E1的输入是指与该输入信号相应的电压向第一电极E1的施加。在该情况下，在将该输入信号输入到第一电极E1的情况下，电流根据施加到第一电极E1的电压，从第一电极E1向电容器C流通。由此，电容器C被充电(即，在电容器C中蓄积电荷)。因此，例如，在该输入信号是表示脉冲神经网络中的多个输入参数中的一个的信号的情况下，在电容器C中蓄积用于产生与该输入参数相应的尖峰信号所需的电荷。
另外，就运算电路10而言，在运算电路10的状态是第一状态的情况、且电容器C是被充电的状态的情况(蓄积于电容器C的电荷不是零的情况)下，如果在未将输入信号输入到第一电极E1的状态下将运算电路10的状态从第一状态变为第二状态，则从第二电极E2输出与电容器C的放电电流相应的信号。在脉冲神经网络中，该信号被视为上述的尖峰信号。此外，在运算电路10的状态从第一状态变为第二状态的情况下，将第二开关元件S2的状态保持在断开状态，同时将第一开关元件S1的状态从断开状态变为接通状态。
在此，图3是表示在运算电路10中从第二电极E2输出的信号的波形的一例的图。图3所示的图表的纵轴表示电压。另外，该图表的横轴表示从该横轴的原点表示的定时经过的时间。而且，该图表所示的波形是与电容器C的放电电流相应的该信号的波形，上述电容器C在电阻变化元件11的电阻值是0.5MΩ且输入到第一电极E1的输入信号是脉宽为10ns、波高值为0.5V的脉冲信号的情况下被充电。
另外，图4是表示在运算电路10中从第二电极E2输出的信号的波形的另一例的图。图4所示的图表的纵轴表示电压。另外，该图表的横轴表示从该横轴的原点表示的定时经过的时间。而且，该图表所示的波形是与电容器C的放电电流相应的该信号的波形，上述电容器C在电阻变化元件11的电阻值是0.5MΩ且输入到第一电极E1的输入信号是脉宽为30ns、波高值为0.5V的脉冲信号的情况下被充电。
另外，图5是表示在运算电路10中从第二电极E2输出的信号的波形的又一例的图。图5所示的图表的纵轴表示电压。另外，该图表的横轴表示从该横轴的原点表示的定时经过的时间。而且，该图表所示的波形是与电容器C的放电电流相应的该信号的波形，上述电容器C在电阻变化元件11的电阻值是1MΩ且输入到第一电极E1的输入信号是脉宽为30ns、波高值为0.5V的脉冲信号的情况下被充电。
如图3～图5所示，由于运算电路10具备电容器C，从而能够将与电容器C的放电电流相应的信号作为脉冲神经网络中的尖峰信号从第二电极E2输出。
如上，运算电路(在上述中说明的例子中为运算电路10)具备：电阻变化元件(在上述说明的例子中为电阻变化元件11)，其具有第一端子(在上述说明的例子中为第一端子TM1)、第二端子(在上述说明的例子中为第二端子TM2)以及第三端子(在上述说明的例子中为第三端子TM3)这三个端子，能够改变电阻值；第一电极(在上述说明的例子中为第一电极E1)，其与第一端子连接；第二电极(在上述说明的例子中为第二电极E2)；第三电极(在上述说明的例子中为第三电极E3)；第一开关元件(在上述说明的例子中为第一开关元件S1)，其连接于第二电极和第二端子之间；第二开关元件(在上述说明的例子中为第二开关元件S2)，其连接于第三电极和第三端子支架；电容器(在上述说明的例子中为电容器C)，其连接于将第二端子与第一开关元件之间连接的传输线和地线之间。由此，运算电路能够实现使用3端子型电阻变化元件的脉冲神经网络。
另外，运算电路也可以使用如下结构：在第一开关元件的状态和第二开关元件的状态双方是断开状态的情况下，如果将输入信号输入到第一电极，则电容器被充电。
另外，运算电路也可以使用如下结构：在第一开关元件的状态和第二开关元件的状态双方是断开状态的情况、且电容器是被充电的状态的情况下，如果在未将输入信号输入到第一电极的状态下将第二开关的状态保持在断开状态，同时将第一开关元件的状态变为接通状态，则从第二电极输出与电容器的放电电流相应的信号。
＜实施方式的变形例1＞
以下，参照图6，对实施方式的变形例1进行说明。此外，在实施方式的变形例1中，对与实施方式相同的结构部标注相同的符号并省略说明。另外，以下，作为一例，对运算电路10具备上述的电阻RR1的情况进行说明。在该情况下，运算电路10的第二电极E2是电阻RR1具有的两个端子中的一方。而且，电阻RR1具有的两个端子中的另一方经由传输线与第一开关元件S1的源极端子连接。另外，以下，作为一例，对电阻RR1的电阻值比电阻变化元件11的电阻值小2～3位左右的情况进行说明。图6是表示实施方式的变形例1的神经形态器件2的结构的一例的图。
实施方式的变形例1的神经形态器件2具备阵列电路MA和控制部20A，上述阵列电路MA具备实施方式的多个运算电路10，上述控制部20A未图示，为一个以上。在此，控制部20A控制运算电路10。控制部20A例如是微型计算机。此外，控制部20A也可以是能够控制运算电路10的其它电路、其它装置而取代微型计算机。
在此，在神经形态器件2中，各运算电路10的控制可以是一个控制部20A进行，也可以是多个控制部20A进行。以下，作为一例，对各运算电路10的控制由一个控制部20A进行的情况进行说明。即，在该一例中，神经形态器件2具备一个控制部20A。另外，在该一例中，各运算电路10的第一电极E1与控制部20A连接。由此，控制部20A能够对各运算电路10的第一电极E1输入输入信号。另外，在该一例中，在神经形态器件2中，各运算电路10的第一开关元件S1及第二开关元件S2各自的栅极端子与控制部20A连接。由此，控制部20A能够将各运算电路10的状态变为第一状态～第三状态中的任一个状态。此外，在图6中，为了防止图变得复杂，省略控制部20A。另外，多个运算电路10中的一部分或全部的控制也可以由其它电路、其它装置等进行取代控制部20A。
在图6所示的例子中，阵列电路MA具备配置成矩阵状的八个运算电路10。阵列电路MA例如是集成电路化的模拟积和运算器的一部分。就被这样的模拟积和运算器的神经形态器件2(即，具备阵列电路MA的神经形态器件2)能够模拟进行脉冲神经网络的运算。
在阵列电路MA中，配置成矩阵状的八个运算电路10中在各列的方向上排列的四个运算电路10各自的第二电极E2经由传输线相互连接。以下，将这样的传输线称为第一列方向传输线进行说明。即，阵列电路MA具有两个第一列方向传输线。从两个第一列方向传输线各自的输出端输出从在各列的方向上排列的四个运算电路10各自的第二电极E2输出的尖峰信号。因此，在两个第一列方向传输线各自的输出端连接有比较器等其它电路。而且，通过该其它电路进行与从该输出端输出的尖峰信号相应的处理。该处理例如是关于脉冲神经网络的处理。
在此，图7是表示与阵列电路MA的某第一列方向传输线连接的三个运算电路10各自的第二电极E2的电压虽时间变化的一例的时间图。以下，为了便于说明，将该第一列方向传输线称为对象传输线进行说明。另外，以下，为了便于说明，将该三个运算电路10中的第一个运算电路10称为第一运算电路进行说明。另外，以下，为了便于说明，将该三个运算电路10中的第二个运算电路10称为第一运算电路进行说明。另外，以下，为了便于说明，将该三个运算电路10中的第三个运算电路10称为第一运算电路进行说明。而且，以下，作为一例，对第一运算电路、第二运算电路、第三运算电路各自的第二电极E2从对象传输线的输入端朝向对象传输线的输出端依次并列连接的情况进行说明。
在图7中，还一并示出表示对象传输线的输出端的电压随时间变化的时间图和表示第一运算电路～第三运算电路各自的第一电极E1的电压随时间变化的时间图。
图7所示的区域R1是包括表示第一运算电路的第一电极E1及第二电极E2的电压随时间变化的时间图的区域。
图7所示的区域R2是包括表示第二运算电路的第一电极E1及第二电极E2的电压随时间变化的时间图的区域。
图7所示的区域R3是包括表示第三运算电路的第一电极E1及第二电极E2的电压随时间变化的时间图的区域。
图7所示的区域R4是包括表示对象传输线的输出端的电压随时间变化的时间图的区域。
区域R1所示的时间图IS1表示第一运算电路的第一电极E1的电压随时间变化的一例。另外，区域R1所示的时间图OS1表示第一运算电路的第二电极E2的电压随时间变化的一例。
另外，区域R2所示的时间图IS2表示第二运算电路的第一电极E1的电压随时间变化的一例。另外，区域R2所示的时间图OS2表示第二运算电路的第二电极E2的电压随时间变化的一例。
另外，区域R3所示的时间图IS3表示第三运算电路的第一电极E1的电压随时间变化的一例。另外，区域R3所示的时间图OS3表示第三运算电路的第二电极E2的电压随时间变化的一例。
另外，区域R4所示的时间图OS4表示对象传输线的输出端的电压随时间变化的一例。
另外，图7所示的期间TS11及期间TS12表示通过控制部20A向第一运算电路的第一电极E1输入输入信号的期间。此外，如图7所示，期间TS12是比期间TS11靠后的期间。
另外，图7所示的期间TS21及期间TS22表示通过控制部20A向第二运算电路的第一电极E1输入输入信号的期间。此外，如图7所示，期间TS22是比期间TS21靠后的期间。
另外，图7所示的期间TS31及期间TS32表示通过控制部20A向第三运算电路的第一电极E1输入输入信号的期间。此外，如图7所示，期间TS32是比期间TS31靠后的期间。
另外，图7所示的定时T1～定时T5这五个定时分别是控制部20A使第一运算电路～第三运算电路各自的第一开关元件S1的状态从断开状态向接通状态变化的定时。控制部20A在该五个定时的每一个中，将第一运算电路～第三运算电路各自的第一开关元件S1的状态在直至经过规定时间为止的期间设为接通状态。而且，控制部20A在经过规定时间的定时使第一开关元件S1的状态回到断开状态。由此，在该期间内，从第一运算电路～第三运算电路各自的第二电极E2输出与电容器C的放电电流相应的尖峰信号。此外，如上所述，在该一例中，电阻RR1的电阻值比电阻变化元件11的电阻值小2～3位左右。因此，在第一运算电路～第三运算电路中的每一个中，即使在将输入信号输入到第一电极E1的状态下同时第一开关元件S1的状态成为接通状态，尖峰信号也如图7所示从第二电极E2输出。
在此，如图7所示，在定时T1，从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号重叠，从对象传输线的输出端输出。在时间图OS4中，在从定时T1至定时T2的期间内出现的尖峰信号是在定时T1从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号重叠的信号。
另外，在从定时T1至定时T2的期间中的一部分期间中，控制部20A对第一运算电路～第三运算电路中的每一个向第一电极E1输入输入信号。因此，在该期间内，第一运算电路～第三运算电路各自的电容器C被充电。在定时T2出现从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号的理由是在该期间内蓄积于电容器C的电荷作为放电电流输出。
如图7所示，在定时T2从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号重叠，从对象传输线的输出端输出。在时间图OS4中，在从定时T2至定时T3的期间内出现的尖峰信号是在定时T2从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号重叠的信号。
另外，在从定时T2至定时T3的期间内向第一电极E1输入输入信号的运算电路10仅是第三运算电路。因此，在定时T3输出尖峰信号的运算电路10仅是第三运算电路。
如图7所示，在定时T3从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号(在图7所示的例子中是仅从第三运算电路的第二电极E2输出的尖峰信号)重叠，从对象传输线的输出端输出。在时间图OS4中，在从定时T3至定时T4的期间内出现的尖峰信号是在定时T3从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号重叠的信号。
另外，在从定时T3至定时T4的期间中的至少一部分期间中，控制部20A也对第一运算电路～第三运算电路中的每一个向第一电极E1输入输入信号。因此，在该期间内，第一运算电路～第三运算电路各自的电容器C被充电。因此，在定时T4，从第一运算电路～第三运算电路各自的第二电极E2输出尖峰信号。
如图7所示，在定时T4从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号重叠，从对象传输线的输出端输出。在时间图OS4中，在从定时T4至定时T5的期间内出现的尖峰信号是在定时T4从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号重叠的信号。
而且，在从定时T4至定时T5的期间中的一部分期间中，控制部20A也对第一运算电路～第三运算电路中的每一个向第一电极E1输入输入信号。因此，在该期间内，第一运算电路～第三运算电路各自的电容器C被充电。在定时T5出现从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号的理由是在该期间内蓄积于电容器C的电荷作为放电电流输出。
如图7所示，在定时T5，从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号重叠，从对象传输线的输出端输出。在时间图OS4中，在定时T5之后的期间内出现的尖峰信号是在定时T5从第一运算电路～第三运算电路各自的第二电极E2输出的尖峰信号重叠的信号。
如上，在图7所示的例子中，控制部20A使第一运算电路～第三运算电路各自的第一开关元件S1相互同步地对它们进行控制。其结果，如时间图OS4所示，神经形态器件2能够从对象传输线的输出端输出将分别从第一运算电路～第三运算电路输出的尖峰信号重叠的信号。即，神经形态器件2能够在脉冲神经网络中将从与各神经元对应的运算电路10输出的尖峰信号重叠，并进行与重叠而获得的信号相应的处理。在此，图7的时间图OS4所示的“Fire Threshold”表示关于该信号的阈值的一例。例如，神经形态器件2能够通过与对象输出端连接的比较器等判定该信号的大小是否超过了该阈值。而且，神经形态器件2能够进行与判定的结果相应的处理。
此外，如图8所示，控制部20也可以是使第一运算电路～第三运算电路各自的第一开关元件S1不相互同步而对它们进行控制的结构。
图8是表示与阵列电路MA的某第一列方向传输线连接的三个运算电路10各自的第二电极E2的电压随时间变化的另一例的时间图。
图8所示的区域R5是包括表示第一运算电路的第一电极E1及第二电极E2的电压随时间变化的时间图的区域。在区域R5中，与图7所示的时间图IS1一起示出时间图OS5。时间图OS5表示第一运算电路的第二电极E2的电压随时间变化的另一例。
另外，图8所示的区域R6是包括表示第二运算电路的第一电极E1及第二电极E2的电压随时间变化的时间图的区域。在区域R6中，与图7所示的时间图IS2一起示出时间图OS6。时间图OS6表示第二运算电路的第二电极E2的电压随时间变化的另一例。
另外，图8所示的区域R7是包括表示第三运算电路的第一电极E1及第二电极E2的电压随时间变化的时间图的区域。在区域R7中，与图7所示的时间图IS3一起显示时间图OS7。时间图OS7表示第三运算电路的第二电极E2的电压随时间变化的另一例。
另外，图8所示的区域R8是包括表示对象输出端的电压随时间变化的时间图的区域。在区域R8中示出时间图OS8。时间图OS8表示对象输出端的电压随时间变化的另一例。
在此，在时间图OS5中，尖峰信号在期间TS11结束的定时和期间TS12结束的定时分别从第一运算电路的第二电极E2输出。即，这是指，控制部20与结束向第一运算电路的第一电极E1的输入信号的输入的定时同步地控制第一运算电路的第一开关元件S1。具体而言，这是指，控制部20在该定时使第一开关元件S1的状态从第一状态向第二状态变化。
在时间图OS6中，尖峰信号也在期间TS21结束的定时和期间TS22结束的定时分别从第二运算电路的第二电极E2输出。另外，在时间图OS7中，尖峰信号也在期间TS31结束的定时和期间TS32结束的定时分别从第三运算电路的第二电极E2输出。
这样，控制部20也可以是如下结构：对第一运算电路～第三运算电路中的每一个，与结束向运算电路10的第一电极E1的输入信号的输入的定时同步地控制运算电路10的第一开关元件S1。换句话说，控制部20也可以是使第一运算电路～第三运算电路各自的第一开关元件S1不相互同步而对它们进行控制的结构。在该情况下，例如，神经形态器件2能够在脉冲神经网络中将从对某信息(或某输入信号)灵敏度高的运算电路10的第二电极E2输出的尖峰信号重叠并从对象传输线的输出端输出。也能够认为这样的尖峰信号的重叠更接近在人类的大脑中进行的处理。因此，运算电路10及具备运算电路10的神经形态器件2能够实现以更高的水平模仿人类的大脑进行的处理的脉冲神经网络。
回到图6。在两个第一列方向传输线各自的输入端连接有在图6中未图示的控制部20。由此，控制部20通过向各运算电路10的第二电极E2输入脉冲信号等信号，能够改变各运算电路10各自的电阻值。
此外，在图6所示的阵列电路MA中，配置成矩阵状的八个运算电路10中在各列的方向上排列的四个运算电路10各自的第三电极E3接地。即，这些第三电极E3在各运算电路10中用于使用于改变电阻变化元件11的电阻值的电流在第二电极E2和第三电极E3之间流通。此外，在图6所示的阵列电路MA中，该八个运算电路10中在各列的方向上排列的四个运算电路10各自的第三电极E3也可以是与其它电路连接的结构。
在此，本实施方式的运算电路10及本实施方式的神经形态器件2(或阵列电路MA)通过对各自的运算电路10使电流在第二电极E2和第三电极E3之间流动来改变电阻变化元件11的电阻，由此，例如，能够构成(或实现)STDP(Spike－Timing Dependent synapticPlasticity)学习。STDP学习是通过施加于pre突触和post突触之间的电位差和其时间差来模仿突触获得输入信号系列的正负的因果关系的机制的机械学习的模型。具体而言，通过施加的电位差和时间差来改变电阻变化元件的电阻值，本实施方式的运算电路10及本实施方式的神经形态器件2(或阵列电路MA)通过对第二电极E2和第三电极E3赋予适当的信号，能够构成(或实现)这样的STDP学习。
如上，神经形态器件(在上述说明的例子中为神经形态器件2)具备多个运算电路(在上述说明的例子中为运算电路10)。由此，神经形态器件能够实现使用3端子型电阻变化元件的脉冲神经网络。
另外，在神经形态器件中也能够使用多个运算电路中的至少一部分运算电路各自的第二电极相互连接的结构。
另外，神经形态器件也可以使用如下结构：具备控制多个运算电路各自的第一开关元件的控制部(在上述说明的例子中为控制部20)，控制部使多个运算电路各自的第一开关元件相互同步地对它们进行控制。
另外，神经形态器件也可以使用如下结构：具备控制多个运算电路各自的第一开关元件的控制部，控制部使多个运算电路各自的第一开关元件不相互同步而对它们进行控制。
另外，在神经形态器件中，也可以使用如下结构：控制部对多个运算电路中的每一个根据向运算电路的第一电极输入的输入信号来控制运算电路的第一开关元件。
此外，在以上说明的神经形态器件2的阵列电路MA中，也可以是在各运算电路10中逐一连接控制部20A的结构。即，在阵列电路MA中，各运算电路10也可以由与各自连接的控制部20A控制。另外，在阵列电路MA中，多个运算电路10中的至少一部分也可以由其它电路、其它装置控制而取代控制部20A。
另外，以上说明的神经形态器件2除了阵列电路MA之外，也可以是具备通过其它连接方案相互连接的多个运算电路10的结构。
＜实施方式的变形例2＞
以下，参照图9，对实施方式的变形例2进行说明。此外，在实施方式的变形例2中，对实施方式及与实施方式的变形例相同的结构部标注相同的符号并省略说明。图9是表示实施方式的变形例2的神经形态器件3的结构的一例的图。
实施方式的变形例2的神经形态器件3具备阵列电路MA2和控制部20B，上述阵列电路MA2具备实施方式的多个运算电路10，上述控制部20B未图示，为一个以上。在此，控制部20B控制运算电路10。控制部20B例如是微型计算机。此外，控制部20B也可以是能够控制运算电路10的其它电路、其它装置而取代微型计算机。
在此，在神经形态器件3中，各运算电路10的控制可以是一个控制部20B进行，也可以是多个控制部20B进行。以下，作为一例，对各运算电路10的控制由一个控制部20B进行的情况进行说明。即，在该一例中，神经形态器件3具备一个控制部20B。另外，在该一例中，各运算电路10的第一电极E1与控制部20B连接。由此，控制部20B能够对各运算电路10的第一电极E1输入输入信号。另外，在该一例中，在神经形态器件3中，各运算电路10的第一开关元件S1及第二开关元件S2各自的栅极端子与控制部20B连接。由此，控制部20B能够使各运算电路10的状态变为第一状态～第三状态中的任一个状态。此外，在图9中，为了防止图变得复杂，省略控制部20B。另外，多个运算电路10中的一部分或全部控制也可以由其它电路、其它装置等进行而取代控制部20B。
在图9所示的例子中，阵列电路MA2具备配置成矩阵状的四个运算电路10。在图9中，将该四个运算电路10分别表示为运算电路10A、运算电路10B、运算电路10C、运算电路10D。阵列电路MA2例如是集成电路化的模拟积和运算器的一部分。具备这样的模拟积和运算器的神经形态器件3(即，具备阵列电路MA2的神经形态器件2)能够模拟进行脉冲神经网络的运算。
在阵列电路MA2中，运算电路10A的第二电极E2经由传输线与运算电路10B的第一电极E1连接。另外，在阵列电路MA2中，运算电路10B的第二电极E2经由传输线与运算电路10C的第一电极E1连接。另外，在阵列电路MA2中，运算电路10C的第二电极E2经由传输线与运算电路10D的第一电极E1连接。由此，在神经形态器件3中，将从与脉冲神经网络中的某神经元对应的运算电路10输出的尖峰信号用作与其它神经元对应的运算电路10的输入信号。由此，神经形态器件3能够使脉冲神经网络进行更复杂的处理。
此外，以上说明的神经形态器件3除了阵列电路MA2，也可以是具备通过其它连接方案相互连接的多个运算电路10的结构。
如上，神经形态器件(在上述说明的例子中为神经形态器件3)具备多个运算电路(在上述说明的例子中为运算电路10)。由此，神经形态器件能够实现使用3端子型电阻变化元件的脉冲神经网络。
另外，在神经形态器件中，能够使用如下结构：多个运算电路中所含的第一运算电路(在上述说明的例子中，例如为运算电路10A)的第二电极与多个运算电路中所含的第二运算电路(在上述说明的例子中，例如为运算电路10B)的第一电极连接。
〈运算电路的构成方法〉
以下，参照图10，对以上说明的运算电路10的构成方法进行说明。在此，以下，为了便于说明，将层叠有传输线和电路元件等的板状的半导体制(例如，硅制)部件称为基板进行说明。
在图10所示的例子中，运算电路10是将电阻变化元件11、第一开关元件S1、第二开关元件S2以及电容器C层叠于基板上的集成电路。即，运算电路10例如将电阻变化元件11、第一开关元件S1、第二开关元件S2以及电容器C层叠于一个(或多个)基板上而构成。图10是表示在基板上构成的运算电路10的一例的图。另外，图10是表示在基板上构成的运算电路10的截面的一例的剖视图。此外，在图10中，为了明确地表示在基板上层叠的运算电路10的结构，省略在基板上层叠的部件中不包括在运算电路10中的部件。该部件例如是在基板上层叠的各种电路元件、传输线等。
以下，为了便于说明，将与基板正交的方向中从基板朝向在基板上层叠的各层的方向称为上，将与基板正交的方向中从在基板上层叠的各层朝向基板的方向称为下进行说明。图10所示的箭头表示图10中的上下。
另外，以下，作为一例，对第一开关元件S1及第二开关元件S2分别是PNP型电场效应晶体管的情况进行说明。
图10所示的层LY1是基板本身。四个P型半导体PSC以相互分离的方式埋入层LY。在图10中，这四个P型半导体PSC分别由半导体PSC1、半导体PSC2、半导体PSC3、半导体PSC4表示。
图10所示的层LY2是绝缘层。层LY2层叠于层LY1上。此外，也可以是在层LY1和层LY2之间包括其它层的结构。N型半导体NSC1以与半导体PSC1和半导体PSC2分别接触的方式埋入层LY2。另外，N型半导体NSC2以与半导体PSC3和半导体PSC4分别接触的方式埋入层LY2。
另外，半导体PSC5以在半导体NSC1上层叠P型半导体PSC5的方式埋入层LY2。另外，半导体PSC6以在半导体NSC2上层叠P型半导体PSC6的方式埋入层LY2。另外，半导体PSC5及半导体PSC6以均不与层LY3等其它层接触的方式埋入层LY2。
图10所示的层LY3是配线层。层LY3层叠于层LY2上。此外，也可以是在层LY2和层LY3之间包括其它层的结构。
图10所示的层LY4是绝缘层。层LY4层叠于层LY3上。此外，也可以是在层LY3和层LY4之间包括其它层的结构。
图10所示的层LY5是绝缘层。层LY5层叠于层LY4上。此外，也可以是在层LY4和层LY5之间包括其它层的结构。电阻变化元件11的磁记录层L3以分别与层LY4和层LY6接触的方式埋入层LY5。
图10所示的层LY6是绝缘层。层LY6层叠于层LY5上。此外，也可以是在层LY5和层LY6之间包括其它层的结构。两个非磁性层L2以与埋入层LY5的磁记录层L3接触的方式相互分离地埋入层LY6。在图10中，分别由非磁性层L21和非磁性层L22表示这两个非磁性层L2。另外，铁磁性层L1以层叠于非磁性层L22上的方式且与层LY7涂布接触的方式埋入层LY6。
图10所示的层LY7是绝缘层。层LY7层叠于层LY6上。此外，也可以是在层LY6和层LY7之间包括其它层的结构。
图10所示的层LY8是配线层。层LY8层叠于层LY7上。此外，也可以是在层LY7和层LY8之间包括其它层的结构。
而且，在图10所示的例子中，由于通孔V1贯通层LY2，从而半导体PSC1和层LY3连接。另外，在该例中，由于通孔V2贯通层LY2，从而半导体PSC4和层LY3连接。
另外，在图10所示的例子中，由于通孔V3贯通层LY2～层LY4，从而半导体PSC2和磁记录层L3具有的部位中与上述的磁区MR1对应的部位的端部连接。另外，在该例中，由于通孔V4贯通层LY2～层LY4，从而半导体PSC3和磁记录层L3具有的部位中与上述的磁区MR2对应的部位的端部连接。
另外，在图10所示的例子中，由于通孔V5贯通层LY2～层LY7，从而半导体PSC5和层LY8连接。另外，在该例中，由于通孔V6贯通层LY2～层LY7，从而半导体PSC6和层LY8连接。
另外，在图10所示的例子中，由于通孔V7贯通层LY7，从而铁磁性层L1和层LY8连接。另外，在该例中，由于通孔V8贯通层LY6～层LY8，从而非磁性层L21和未图示的地线连接。
这样，在图10所示的例子中，运算电路10在基板上层叠磁记录层L3和经由非磁性层L22与磁记录层L3连接的铁磁性层L1而构成。而且，在该例中，运算电路10具有在磁记录层L3的两端中的一端作为第二端子TM2发挥作用的通孔V3和在磁记录层L3的两端中的另一端作为第三端子TM3发挥作用的通孔V4。而且，在该例中，在磁记录层L3上层叠有相互分离地配置的两个非磁性层，即非磁性层L21和非磁性层L22。
在该情况下，非磁性层L21作为电容器C发挥作用。即，在该情况下，在运算电路10中，电容器C具有的两个极板中的一方是电阻变化元件11的外周部的一部分。由此，运算电路10能够抑制制造成本的增加，能够能够使制造容易。
此外，在图10所示的运算电路10中，非磁性层L21也可以是层叠于磁记录层L3的下侧的结构。另外，图10所示的运算电路10中的绝缘层也可以是与非磁性层L21及非磁性层L22的材质相同的材质。
如上，运算电路是将电阻变化元件、第一开关元件、第二开关元件以及电容器层叠于基板(在上述说明的例子中为层LY1)上的集成电路。由此，运算电路例如能够将具备多个运算电路的神经形态器件小型化。
符号说明
1 运算系统
2、3 神经形态器件
10、10A、10B、10C、10D 运算电路
11 电阻变化元件
20、20A、20B 控制部
B1 电阻变化部
B11、B12 磁化固定部
BC 三维坐标系
C 电容器
DW 磁畴壁
E1 第一电极
E2 第二电极
E3 第三电极
L1 铁磁性层
L2 非磁性层
L3 磁记录层
L21、L22 非磁性层
MA、MA2 阵列电路
RR1、RR2 电阻
MR1、MR2 磁区
S1 第一开关元件
S2 第二开关元件
TM1 第一端子
TM2 第二端子
TM3 第三端子。

Claims (15)

1.一种运算电路，其具备：
电阻变化元件，其具有第一端子、第二端子和第三端子这三个端子，能够改变电阻值；
第一电极，其与所述第一端子连接；
第二电极；
第三电极；
第一开关元件，其连接于所述第二电极和所述第二端子之间；
第二开关元件，其连接于所述第三电极和所述第三端子之间；和
电容器，其连接于将所述第二端子与所述第一开关元件之间连接的传输线和地线之间。
2.根据权利要求1所述的运算电路，其中，
所述电阻变化元件是根据在所述第二端子和所述第三端子之间流通的电流而电阻值变化的磁畴壁移动型的磁阻效应元件。
3.根据权利要求1或2所述的运算电路，其中，
在所述第一开关元件的状态和所述第二开关元件的状态双方是断开状态的情况下，将输入信号输入到所述第一电极时，所述电容器被充电。
4.根据权利要求1～3中任一项所述的运算电路，其中，
在所述第一开关元件的状态和所述第二开关元件的状态双方是断开状态的情况、且所述电容器是被充电的状态的情况下，在输入信号未输入到所述第一电极的状态下，将所述第二开关元件的状态保持在断开状态，并将所述第一开关元件的状态变为接通状态时，从所述第二电极输出与所述电容器的放电电流相应的信号。
5.根据权利要求1～4中任一项所述的运算电路，其中，
所述电容器具有的两个极板中的一方是所述电阻变化元件的外周部的一部分。
6.根据权利要求1～5中任一项所述的运算电路，其中，
所述运算电路是所述电阻变化元件、所述第一开关元件、所述第二开关元件和所述电容器层叠于基板上的集成电路。
7.一种神经形态器件，其具备多个权利要求1～6中任一项所述的运算电路。
8.根据权利要求7所述的神经形态器件，其中，
所述多个所述运算电路中的至少一部分所述运算电路各自的所述第二电极相互连接。
9.根据权利要求7或8所述的神经形态器件，其中，
所述多个所述运算电路中所含的第一运算电路的所述第二电极与所述多个所述运算电路中所含的第二运算电路的所述第一电极连接。
10.根据权利要求7～9中任一项所述的神经形态器件，其中，
具备控制所述多个所述运算电路各自的所述第一开关元件的控制部。
11.根据权利要求10所述的神经形态器件，其中，
所述控制部使所述多个所述运算电路中的至少一部分所述运算电路各自的所述第一开关元件相互同步地对它们进行控制。
12.根据权利要求10或11所述的神经形态器件，其中，
所述控制部不使所述多个所述运算电路中的至少一部分所述运算电路各自的所述第一开关元件相互同步而对它们进行控制。
13.根据权利要求12所述的神经形态器件，其中，
所述控制部根据向所述运算电路的所述第一电极输入的输入信号，对所述多个所述运算电路中的每一个控制所述运算电路的所述第一开关元件。
14.一种运算电路，其具备：
电阻变化元件，其具有第一端子、第二端子和第三端子这三个端子，能够改变电阻值；
第一电极，其与所述第一端子连接；
第二电极，其与所述第二端子连接；
第三电极，其与所述第一端子连接；和
电容器，其连接于将所述第二电极与所述第二端子之间连接的传输线和地线之间。
15.一种运算电路，其具备：
电阻变化元件，其具有第一端子、第二端子和第三端子这三个端子，能够改变电阻值；
第一电极，其与所述第一端子连接；
第二电极；
第三电极；
第一开关元件，其连接于所述第二电极和所述第二端子之间；和
第二开关元件，其连接于所述第三电极和所述第三端子之间，
在所述第一开关元件的状态和所述第二开关元件的状态双方的状态是断开状态的情况下，将输入信号输入到所述第一电极时，所述第一开关元件的寄生电容被充电，
在所述第一开关元件的状态和所述第二开关元件的状态双方是断开状态的情况、且所述寄生电容是被充电的状态的情况下，将所述第二开关元件的状态保持在断开状态，同时将所述第一开关元件的状态变为接通状态时，从所述第二电极输出与所述寄生电容的放电电流相应的信号。
CN202080005430.6A 2020-02-27 2020-02-27 运算电路及神经形态器件 Active CN113646912B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/007923 WO2021171454A1 (ja) 2020-02-27 2020-02-27 演算回路、及びニューロモーフィックデバイス

Publications (2)

Publication Number Publication Date
CN113646912A true CN113646912A (zh) 2021-11-12
CN113646912B CN113646912B (zh) 2024-02-27

Family

ID=76464502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080005430.6A Active CN113646912B (zh) 2020-02-27 2020-02-27 运算电路及神经形态器件

Country Status (4)

Country Link
US (1) US20220130900A1 (zh)
JP (1) JP6892026B1 (zh)
CN (1) CN113646912B (zh)
WO (1) WO2021171454A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019100036A1 (en) * 2017-11-20 2019-05-23 The Regents Of The University Of California Memristive neural network computing engine using cmos-compatible charge-trap-transistor (ctt)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197434A (zh) * 2009-10-15 2011-09-21 松下电器产业株式会社 电阻变化型非易失性存储装置
US20120069633A1 (en) * 2010-03-30 2012-03-22 Yoshikazu Katoh Nonvolatile storage device and method for writing into the same
CN102859604A (zh) * 2011-04-13 2013-01-02 松下电器产业株式会社 参考单元电路及使用该电路的可变电阻型非易失性存储装置
CN103430186A (zh) * 2012-01-20 2013-12-04 松下电器产业株式会社 神经网络电路的学习方法
CN103460220A (zh) * 2012-01-23 2013-12-18 松下电器产业株式会社 神经网络电路的学习方法
CN104704564A (zh) * 2012-08-06 2015-06-10 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
US20150269483A1 (en) * 2014-03-18 2015-09-24 Panasonic Intellectual Property Management Co., Ltd. Neural network circuit and learning method for neural network circuit
CN106815636A (zh) * 2016-12-30 2017-06-09 华中科技大学 一种基于忆阻器的神经元电路
CN108777153A (zh) * 2018-05-25 2018-11-09 华中科技大学 一种多端输入突触器件其可塑性调制方法
CN108780779A (zh) * 2016-06-10 2018-11-09 Tdk株式会社 交换偏置利用型磁化反转元件、交换偏置利用型磁阻效应元件、交换偏置利用型磁存储器、非易失性逻辑电路及磁神经元元件
CN109075210A (zh) * 2016-09-14 2018-12-21 Tdk株式会社 磁阻效应装置以及磁阻效应模块
JP2019087704A (ja) * 2017-11-10 2019-06-06 富士通株式会社 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。
CN109997155A (zh) * 2017-11-02 2019-07-09 Tdk株式会社 包含仿神经元件的阵列装置及神经网络系统
CN110036443A (zh) * 2016-11-30 2019-07-19 国立研究开发法人科学技术振兴机构 神经元电路、系统以及开关电路
WO2019189895A1 (ja) * 2018-03-30 2019-10-03 国立大学法人東北大学 ニューラルネットワーク回路装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5160304B2 (ja) * 2008-05-22 2013-03-13 シャープ株式会社 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法
US9842646B2 (en) * 2015-04-28 2017-12-12 Hewlett Packard Enterprise Development Lp Memristor apparatus with variable transmission delay

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197434A (zh) * 2009-10-15 2011-09-21 松下电器产业株式会社 电阻变化型非易失性存储装置
US20120069633A1 (en) * 2010-03-30 2012-03-22 Yoshikazu Katoh Nonvolatile storage device and method for writing into the same
CN102859604A (zh) * 2011-04-13 2013-01-02 松下电器产业株式会社 参考单元电路及使用该电路的可变电阻型非易失性存储装置
CN103430186A (zh) * 2012-01-20 2013-12-04 松下电器产业株式会社 神经网络电路的学习方法
CN103460220A (zh) * 2012-01-23 2013-12-18 松下电器产业株式会社 神经网络电路的学习方法
CN104704564A (zh) * 2012-08-06 2015-06-10 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
US20150269483A1 (en) * 2014-03-18 2015-09-24 Panasonic Intellectual Property Management Co., Ltd. Neural network circuit and learning method for neural network circuit
CN108780779A (zh) * 2016-06-10 2018-11-09 Tdk株式会社 交换偏置利用型磁化反转元件、交换偏置利用型磁阻效应元件、交换偏置利用型磁存储器、非易失性逻辑电路及磁神经元元件
CN109075210A (zh) * 2016-09-14 2018-12-21 Tdk株式会社 磁阻效应装置以及磁阻效应模块
US20190378002A1 (en) * 2016-11-30 2019-12-12 Japan Science And Technology Agency Neuron circuit, system, and switch circuit
CN110036443A (zh) * 2016-11-30 2019-07-19 国立研究开发法人科学技术振兴机构 神经元电路、系统以及开关电路
CN106815636A (zh) * 2016-12-30 2017-06-09 华中科技大学 一种基于忆阻器的神经元电路
CN109997155A (zh) * 2017-11-02 2019-07-09 Tdk株式会社 包含仿神经元件的阵列装置及神经网络系统
JP2019087704A (ja) * 2017-11-10 2019-06-06 富士通株式会社 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。
WO2019189895A1 (ja) * 2018-03-30 2019-10-03 国立大学法人東北大学 ニューラルネットワーク回路装置
CN108777153A (zh) * 2018-05-25 2018-11-09 华中科技大学 一种多端输入突触器件其可塑性调制方法

Also Published As

Publication number Publication date
JPWO2021171454A1 (zh) 2021-09-02
CN113646912B (zh) 2024-02-27
JP6892026B1 (ja) 2021-06-23
WO2021171454A1 (ja) 2021-09-02
US20220130900A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
Sengupta et al. Hybrid spintronic-CMOS spiking neural network with on-chip learning: Devices, circuits, and systems
US10916480B2 (en) Magnetic wall utilization type analog memory device, magnetic wall utilization type analog memory, nonvolatile logic circuit, and magnetic neuro device
CN108780779B (zh) 交换偏置利用型磁化反转元件、交换偏置利用型磁阻效应元件、交换偏置利用型磁存储器、非易失性逻辑电路及磁神经元元件
Jaiswal et al. Proposal for a leaky-integrate-fire spiking neuron based on magnetoelectric switching of ferromagnets
CN110895952B (zh) 储备池元件和神经形态元件
Lv et al. A single magnetic-tunnel-junction stochastic computing unit
Brigner et al. Graded-anisotropy-induced magnetic domain wall drift for an artificial spintronic leaky integrate-and-fire neuron
JP6841393B1 (ja) 演算回路及びニューロモーフィックデバイス
US8476925B2 (en) Magnetic switching cells and methods of making and operating same
EP3143420A1 (en) Bipolar chopping for i/f noise and offset reduction in magnetic field sensors
US11514301B2 (en) Magnetic domain wall drift for an artificial leaky integrate-and-fire neuron
Liu et al. Magnetic–electrical interface for nanomagnet logic
WO2012001555A1 (en) Magnetic random access memory device and method for producing a magnetic random access memory device
JP7127454B2 (ja) メモリスタ回路、メモリスタ制御システム、アナログ積和演算器、及びニューロモーフィックデバイス
CN110419117A (zh) 自旋元件的稳定化方法及自旋元件的制造方法
CN110352456A (zh) 数据的写入方法、检查方法、自旋元件的制造方法及磁阻效应元件
Agrawal et al. Mimicking leaky-integrate-fire spiking neuron using automotion of domain walls for energy-efficient brain-inspired computing
JPWO2019155957A1 (ja) 磁気抵抗効果素子、回路装置及び回路ユニット
CN113646912B (zh) 运算电路及神经形态器件
US11758826B2 (en) Integrated device and neuromorphic device
US20220004853A1 (en) Product-sum calculation unit, neuromorphic device, and product-sum calculation method
US7626236B2 (en) Transistor including paramagnetic impurities and having anti-parallel ferromagnetic contacts
US11598829B2 (en) Method and system for magnetizing elements of a magnetic field sensor array
CN110895953B (zh) 储备池元件和神经形态元件
US9083336B2 (en) Non-volatile logic operation device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant