CN113632210A - Rf半导体装置和其制造方法 - Google Patents

Rf半导体装置和其制造方法 Download PDF

Info

Publication number
CN113632210A
CN113632210A CN202080023328.9A CN202080023328A CN113632210A CN 113632210 A CN113632210 A CN 113632210A CN 202080023328 A CN202080023328 A CN 202080023328A CN 113632210 A CN113632210 A CN 113632210A
Authority
CN
China
Prior art keywords
layer
conductive film
thermally conductive
active layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080023328.9A
Other languages
English (en)
Inventor
朱利奥·C·科斯塔
迈克尔·卡罗尔
菲利普·W·梅森
小梅里尔·阿尔贝特·哈彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Qorvo US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qorvo US Inc filed Critical Qorvo US Inc
Publication of CN113632210A publication Critical patent/CN113632210A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

本公开涉及一种射频(RF)装置，该RF装置包含模制装置管芯和位于模制装置管芯之下的多层重新分布结构。模制装置管芯包含装置区域、导热薄膜和第一模制化合物，装置区域具有后段制程(BEOL)部分和位于BEOL部分之上的前段制程(FEOL)部分。FEOL部分包含隔离区段和有源层，有源层被隔离区段围绕。热导率大于10W/m·K并且电阻率大于1E5Ohm‑cm的导热薄膜位于有源层与第一模制化合物之间。在本文中，在第一模制化合物与有源层之间不存在硅晶体。多层重新分布结构包含多个凸点结构，多个凸点结构位于多层重新分布结构的底部处并且电耦接到模制装置管芯的FEOL部分。

Description

RF半导体装置和其制造方法
技术领域
本公开涉及一种射频(RF)装置和其制造过程，并且更具体地涉及具有增强的热性能和增强的电性能的RF装置，以及提供具有增强性能的RF装置的晶圆级制造和封装工艺。
背景技术
蜂窝装置和无线装置的广泛利用驱动了射频(RF)技术的快速发展。在其上制造RF装置的衬底在实现RF技术的高水平性能方面发挥着重要作用。在常规的硅衬底上制造RF装置可以受益于低成本的硅材料、大规模的晶圆生产能力、完善的半导体设计工具和完善的半导体制造技术。尽管使用常规的硅衬底对RF装置制造有益处，但在本行业中众所周知，常规的硅衬底可能对于RF装置具有两个不期望的性质：谐波失真和低电阻率值。谐波失真是在硅衬底之上构建的RF装置中实现高水平线性化的关键障碍。
另外，高速且高性能的晶体管更密集地集成在RF装置中。因此，由于大量晶体管集成在RF装置上，大量功率穿过晶体管，和/或晶体管操作速度高，由RF装置产生的热量将显著增加。因此，期望将RF装置封装在用于实现更好的散热的配置中。
晶圆级扇出型(WLFO)技术和嵌入式晶圆级球栅阵列型(eWLB)技术目前在便携式RF应用中引起了广泛关注。WLFO和eWLB技术被设计成在不增加封装体大小的情况下提供高密度输入/输出(I/O)端口。这种能力允许在单个晶圆内密集地封装RF装置。
为了提高RF装置的操作速度和性能，适应RF装置发热量的增加，减少RF装置的有害谐波失真，并且利用WLFO/eWLB技术的优势，因此本公开的目的是提供一种改进的用于具有增强性能的RF装置的晶圆级制造和封装工艺。进一步地，还需要在不增加装置大小的情况下增强RF装置的性能。
发明内容
本公开涉及一种具有增强性能的射频(RF)装置和其制造过程。所公开的RF装置包含模制装置管芯和多层重新分布结构。模制装置管芯包含装置区域、导热薄膜和第一模制化合物，装置区域具有前段制程(front-end-of-line，FEOL)部分和后段制程(back-end-of-line，BEOL)部分。在本文中，FEOL部分位于BEOL部分之上，并且包含隔离区段和有源层，有源层被隔离区段围绕并且未竖直延伸超过隔离区段。热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm的导热薄膜至少位于FEOL部分的有源层的顶表面之上。第一模制化合物位于导热薄膜之上。在第一模制化合物与有源层之间不存在不具有锗、氮或氧含量的硅晶体。包含多个凸点结构的多层重新分布结构形成于模制装置管芯的BEOL部分之下。凸点结构位于多层重新分布结构的底表面上并且电耦接到模制装置管芯的FEOL部分。
在RF装置的一个实施例中，有源层由应变硅外延层形成，在300K的温度下，应变硅外延层中的硅的晶格常数大于5.461。
在RF装置的一个实施例中，其中导热薄膜的热导率比第一模制化合物的热导率高。
在RF装置的一个实施例中，导热薄膜的厚度介于
Figure BDA0003273154670000021
与50μm之间。
在RF装置的一个实施例中，导热薄膜由以下中的一种形成：氮化硅、氮化铝、氧化铝、氮化硼和基于金刚石的材料。
在RF装置的一个实施例中，导热薄膜由厚度介于
Figure BDA0003273154670000022
与
Figure BDA0003273154670000023
之间的基于金刚石的材料形成。
在RF装置的一个实施例中，导热薄膜由厚度介于1μm与20μm之间的氮化铝形成。
在RF装置的一个实施例中，导热薄膜由富含碳纳米管的层形成。
在RF装置的一个实施例中，BEOL部分包含连接层，FEOL部分进一步包含接触层，并且多层重新分布结构进一步包含重新分布互连件。在本文中，有源层和隔离区段位于接触层之上，并且BEOL部分位于接触层之下。凸点结构通过多层重新分布结构内的重新分布互连件和BEOL部分内的连接层电耦接到模制装置管芯的FEOL部分。
在RF装置的一个实施例中，隔离区段竖直延伸超过有源层的顶表面，以在隔离区段内和有源层之上限定开口。
在RF装置的一个实施例中，导热薄膜连续地位于有源层的顶表面和隔离区段的位于开口内的侧表面以及隔离区段的顶表面之上。
在RF装置的一个实施例中，模制装置管芯进一步包含钝化层，钝化层位于有源层的顶表面之上并且位于开口内。在本文中，钝化层由二氧化硅形成，并且导热薄膜直接位于钝化层之上。
在RF装置的一个实施例中，导热薄膜直接位于有源层的顶表面之上。
在RF装置的一个实施例中，每个隔离区段的顶表面和有源层的顶表面共面。在本文中，第一模制化合物位于有源层和隔离区段两者之上。
在RF装置的一个实施例中，第一模制化合物的热导率大于1W/m·K并且介电常数小于8。
根据另一个实施例，替代性RF装置包含模制装置管芯和多层重新分布结构。模制装置管芯包含装置区域、导热薄膜和第一模制化合物，装置区域具有FEOL部分和BEOL部分。在本文中，FEOL部分位于BEOL部分之上，并且包含隔离区段和有源层，有源层被隔离区段围绕并且未竖直延伸超过隔离区段。热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm的导热薄膜至少位于FEOL部分的有源层的顶表面之上。第一模制化合物位于导热薄膜之上。在第一模制化合物与有源层之间不存在不具有锗、氮或氧含量的硅晶体。形成于模制装置管芯的BEOL部分之下的多层重新分布结构水平延伸超过模制装置管芯。多层重新分布结构包含多个凸点结构，多个凸点结构位于多层重新分布结构的底表面上并且电耦接到模制装置管芯的FEOL部分。替代性RF装置进一步包含第二模制化合物，第二模制化合物位于多层重新分布结构之上以包封模制装置管芯。
在替代性RF装置的一个实施例中，有源层由应变硅外延层形成，在300K的温度下，应变硅外延层中的硅的晶格常数大于5.461。
在替代性RF装置的一个实施例中，导热薄膜的热导率比第一模制化合物和第二模制化合物的热导率高。
在替代性RF装置的一个实施例中，导热薄膜的厚度介于
Figure BDA0003273154670000032
与50μm之间。
在替代性RF装置的一个实施例中，导热薄膜由以下中的一种形成：氮化硅、氮化铝、氧化铝、氮化硼和基于金刚石的材料。
在替代性RF装置的一个实施例中，导热薄膜由富含碳纳米管的层形成。
在替代性RF装置的一个实施例中，隔离区段竖直延伸超过有源层的顶表面以在隔离区段内和有源层之上限定开口。
在替代性RF装置的一个实施例中，导热薄膜连续地位于有源层的顶表面和隔离区段的位于开口内的侧表面以及隔离区段的顶表面之上。
在替代性RF装置的一个实施例中，模制装置管芯进一步包含钝化层，钝化层位于有源层的顶表面之上并且位于开口内。在本文中，钝化层由二氧化硅形成，并且导热薄膜直接位于钝化层之上。
根据示例性过程，首先提供前体晶圆，前体晶圆包含多个装置区域、多个单独的界面层和硅处理衬底。每个装置区域包含BEOL部分和位于BEOL部分之上的FEOL部分。FEOL部分具有隔离区段和有源层，有源层被隔离区段围绕并且未竖直延伸超过隔离区段。在本文中，每个单独的界面层位于对应的装置区域的有源层之上，并且硅处理衬底位于每个单独的界面层之上。每个单独的界面层由SiGe形成。接下来，完全去除硅处理衬底以提供蚀刻的晶圆。然后至少在FEOL部分的每个有源层的顶表面之上施涂热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm的导热薄膜。然后在导热薄膜之上施涂第一模制化合物以提供包含多个模制装置管芯的模制装置晶圆。在本文中，在每个装置区域的有源层与第一模制化合物之间不存在不具有锗、氮或氧含量的硅晶体。每个模制装置管芯包含对应的装置区域、导热薄膜的位于对应的装置区域之上的一部分，以及第一模制化合物的位于导热薄膜的部分之上的一部分。
在示例性过程的一个实施例中，其中导热薄膜的热导率比第一模制化合物的热导率高。
在示例性过程的一个实施例中，连续在蚀刻晶圆的整个背侧之上施涂导热薄膜，使得导热薄膜覆盖每个有源层的顶表面和每个隔离区段的顶表面。
在示例性过程的一个实施例中，导热薄膜的厚度介于
Figure BDA0003273154670000031
与50μm之间。
在示例性过程的一个实施例中，导热薄膜由以下中的一种形成：氮化硅、氮化铝、氧化铝、氮化硼和基于金刚石的材料。
在示例性过程的一个实施例中，导热薄膜由厚度介于
Figure BDA0003273154670000041
与
Figure BDA0003273154670000042
之间的基于金刚石的材料形成。
在示例性过程的一个实施例中，导热薄膜由厚度介于1μm与20μm之间的氮化铝形成。
在示例性过程的一个实施例中，导热薄膜由富含碳纳米管的层形成。
根据另一个实施例，示例性过程进一步包含，在去除硅处理衬底之前，通过接合层将前体晶圆与临时载体接合；以及在施涂第一模制化合物之后，将临时载体与模制装置晶圆解除接合并且将接合层从模制装置晶圆清除。
根据另一个实施例，示例性过程进一步包含在模制装置晶圆之下形成多层重新分布结构。在本文中，多层重新分布结构包含多层重新分布结构的底表面上的多个凸点结构和多层重新分布结构内的重新分布互连件。每个凸点结构通过多层重新分布结构内的重新分布互连件和对应的模制装置管芯的BEOL部分内的连接层电耦接到对应的模制装置管芯的一个有源层。
根据另一个实施例，示例性过程进一步包含将模制装置晶圆单切成多个单独的模制装置管芯。然后在每个单独的模制装置管芯周围和之上施涂第二模制化合物，以提供双模制装置晶圆。在本文中，第二模制化合物包封每个单独的模制装置管芯的顶表面和侧表面，而每个单独的模制装置管芯的底表面暴露。双模制装置晶圆的底表面是每个单独的模制装置管芯的底表面和第二模制化合物的底表面的组合。接下来，在双模制装置晶圆之下形成多层重新分布结构。多层重新分布结构包含多层重新分布结构的底表面上的多个凸点结构和多层重新分布结构内的重新分布互连件。每个凸点结构通过多层重新分布结构内的重新分布互连件和对应的单独的模制装置管芯的BEOL部分内的连接层电耦接到对应的单独的模制装置管芯的一个有源层。
在示例性过程的一个实施例中，每个单独的界面层的锗均匀浓度大于15％，并且每个有源层由对应的单独的界面层之下的单独的硅外延层形成。
在示例性过程的一个实施例中，前体晶圆进一步包含多个单独的缓冲结构。在本文中，每个单独的缓冲结构位于硅处理衬底与对应的单独的界面层之间。每个单独的缓冲结构由具有竖直分级的锗浓度的SiGe形成。每个单独的缓冲结构内的竖直分级的锗浓度从硅处理衬底到对应的单独的界面层增加。每个单独的界面层未因硅处理衬底而产生应变，并且在300K的温度下，晶格常数大于5.461。用于形成对应的装置区域的有源层的单独的硅外延层生长在对应的单独的界面层之下并因对应的单独的界面层而产生应变，使得在300K的温度下，单独的硅外延层中的硅的晶格常数大于5.461。
根据另一个实施例，示例性过程进一步包含在去除硅处理衬底之后并且在施涂导热薄膜之前去除每个单独的缓冲结构和每个单独的界面层。
在示例性过程的一个实施例中，在施涂导热薄膜之后，每个装置区域的有源层与导热薄膜接触。
根据另一个实施例，示例性过程进一步包含在去除每个单独的缓冲结构和每个单独的界面层之后并且在施涂导热薄膜之前，直接在每个装置区域的有源层之上施涂钝化层。在本文中，钝化层由二氧化硅形成，并且在施涂导热薄膜之后，导热薄膜直接位于每个钝化层之上。
在示例性过程的一个实施例中，通过等离子体增强沉积工艺、阳极氧化工艺和基于臭氧的氧化工艺中的一种工艺来施涂钝化层。
在示例性过程的一个实施例中，前体晶圆进一步包含多个单独的缓冲结构。在本文中，每个单独的缓冲结构位于对应的单独的界面层与对应的装置区域的一个有源层之间。每个单独的缓冲结构由具有竖直分级的锗浓度的SiGe形成。每个单独的缓冲结构内的竖直分级的锗浓度从对应的单独的界面层到对应的装置区域的有源层增加。用于形成对应的装置区域的有源层的单独的硅外延层生长在对应的单独的缓冲结构之下并因对应的单独的缓冲结构而产生应变，使得单独的硅外延层中的硅的晶格常数大于硅处理衬底中硅的晶格常数。
在示例性过程的一个实施例中，提供前体晶圆始于提供起始晶圆，起始晶圆包含公共硅外延层、位于公共硅外延层之上的公共界面层和位于公共界面层之上的硅处理衬底。公共界面层由锗均匀浓度大于15％的SiGe形成。然后执行互补金属氧化物半导体(CMOS)工艺以提供前体晶圆。在本文中，隔离区段延伸穿过公共硅外延层和公共界面层并且延伸到硅处理衬底中，使得公共界面层分离成单独的界面层，并且公共硅外延层分离成多个单独的硅外延层。每个有源层由对应的单独的硅外延层形成，每个单独的界面层位于对应的有源层的顶表面之上，并且硅处理衬底位于界面层之上。
在示例性过程的一个实施例中，起始晶圆进一步包含公共缓冲结构，公共缓冲结构位于硅处理衬底与公共界面层之间。在本文中，公共缓冲结构由具有竖直分级的锗浓度的SiGe形成。公共缓冲结构内的竖直分级的锗浓度从硅处理衬底到公共界面层增加。公共界面层未因硅处理衬底而产生应变，并且在300K的温度下，晶格常数大于5.461。公共硅外延层生长在公共界面层之下并因公共界面层而产生应变，使得在300K的温度下，公共硅外延层中的硅的晶格常数大于5.461。
在示例性过程的一个实施例中，隔离区段延伸穿过公共硅外延层、公共界面层、公共缓冲结构并且延伸到硅处理衬底中，使得公共缓冲结构分离成多个单独的缓冲结构，公共界面层分离成多个单独的界面层，并且公共硅外延层分离成多个单独的硅外延层。在本文中，每个单独的缓冲结构直接位于对应的界面层之上，并且硅处理衬底直接位于多个单独的缓冲结构之上。
在示例性过程的一个实施例中，起始晶圆进一步包含公共缓冲结构，公共缓冲结构位于公共界面层与公共硅外延层之间。在本文中，公共缓冲结构由具有竖直分级的锗浓度的SiGe形成。公共缓冲结构内的竖直分级的锗浓度从公共界面层到公共硅外延层增加。公共硅外延层生长在公共缓冲结构之下并因公共缓冲结构而产生应变，使得公共硅外延层中的硅的晶格常数大于硅处理衬底中的硅的晶格常数。
在示例性过程的一个实施例中，通过机械研磨工艺，随后通过蚀刻工艺去除硅处理衬底。
在示例性过程的一个实施例中，通过使用蚀刻剂化学物质的蚀刻工艺来去除硅处理衬底，蚀刻剂化学物质是氢氧化四甲铵(TMAH)、氢氧化钾(KOH)、氢氧化钠(NaOH)、乙酰胆碱(ACH)和二氟化氙(XeF2)中的至少一种。
在示例性过程的一个实施例中，通过具有氯基气体化学物质的反应离子蚀刻系统去除硅处理衬底。
在示例性过程的一个实施例中，通过等离子体增强化学气相沉积(PECVD)施涂导热薄膜。
在示例性过程的一个实施例中，第一模制化合物的热导率大于1W/m·K并且介电常数小于8。
本领域的技术人员将在结合附图阅读优选实施例的以下详细描述之后了解本公开的范围并且认识到本公开的另外的方面。
附图说明
并入本说明书中并且形成本说明书的一部分的附图展示了本公开的若干方面，并且与说明书一起用于解释本公开的原理。
图1示出了根据本公开的一个实施例的具有增强性能的示例性射频(RF)装置。
图2示出了根据本公开的一个实施例的具有增强的热性能和增强的电性能的替代性RF装置。
图3A-15示出了展示了提供图1所示的示例性RF装置的步骤的示例性晶圆级制造和封装工艺。
图16-21示出了展示了提供图2所示的替代性RF装置的步骤的替代性晶圆级制造和封装工艺。
应当理解，为了清楚说明，图1-21可以不按比例绘制。
具体实施方式
下文阐述的实施例表示使本领域的技术人员能够实践实施例的必要信息，并且展示了实践实施例的最佳方式。在根据附图阅读以下说明时，本领域的技术人员将理解本公开的概念并且将认识到本文中未特别提出的这些概念的应用。应当理解，这些概念和应用落入本公开和所附权利要求的范围内。
应当理解，尽管本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件相区分。例如，在不偏离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包含相关联列举项中的一个或多个的任何组合和全部组合。
应当理解，当如层、区域或衬底等元件被称为“在另一个元件上”或延伸“到另一个元件上”时，其可以直接在其它元件上或直接延伸到其它元件上或者还可以存在中间元件。相比之下，当元件被称为“直接地在另一个元件上”或“直接地延伸到另一个元件上”时，不存在中间元件。同样，应当理解，当如层、区域或衬底等元件被称为“在另一个元件之上”或“在另一个元件之上”延伸时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者还可以存在中间元件。相比之下，当元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在中间元件。还应当理解，当元件被称为“连接”或“耦接”到另一个元件时，其可以直接地连接或耦接到其它元件，或者可以存在中间元件。相比之下，当元件被称为“直接地连接”或“直接地耦接”到另一个元件时，不存在中间元件。
在本文中可以使用如“下方(below)”或“上方(above)”或“上部(upper)”或“下部(lower)”或“水平”或“竖直”或“之上(over)”或“之下(under)”等相对术语来描述如图所示的一个元件、层或区域与另一个元件、层或区域的关系。应当理解，除了附图中描绘的朝向之外，这些术语和上文所讨论的那些术语旨在涵盖装置的不同朝向。
本文所使用的术语仅出于描述特定实施例的目的并且不旨在限制本公开。如本文所使用的，单数形式“一个(a)”、“一种(an)”和“所述(the)”旨在同样包含复数形式，除非上下文另有明确指示。应进一步理解，当在本文中使用时，术语“包括(comprises)”、“包括(comprising)”、“包含(includes)”和/或“包含(including)”指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
除非另外限定，否则本文所使用的所有术语(包含技术术语和科技术语)具有本公开所属领域的普通技术人员通常所理解的相同含义。应进一步理解的是，本文所使用的术语应被解释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非本文中明确地如此定义，否则将不会在理想化的或过度正式的意义上进行解释。
随着预期未来几年常规的射频绝缘体上硅(RFSOI)晶圆将出现短缺，替代性技术正在被设计成使用硅晶圆、富陷阱层形成和智能切割SOI晶圆工艺以满足高电阻率需求。一种替代性技术基于在硅衬底与硅外延层之间使用硅锗(SiGe)界面层而不是埋入式氧化物层(BOX)。然而，这种技术将仍然遭受由硅衬底造成的有害失真效应，与在RFSOI技术中所观察到的类似。本公开涉及一种具有增强性能的射频(RF)装置，以及用于制造装置的晶圆级制造和封装工艺，其利用了SiGe界面层，而没有来自硅衬底的有害变形效应。
图1示出了根据本公开的一个实施例的具有增强性能的示例性RF装置10。出于这种说明的目的，示例性RF装置10包含具有装置区域14、导热薄膜15和第一模制化合物16的模制装置管芯12，以及形成于模制装置管芯12的装置区域14之下的多层重新分布结构18。
具体地，装置区域14包含前段制程(FEOL)部分20和后段制程(BEOL)部分22，BEOL部分位于FEOL部分20之下。在一个实施例中，FEOL部分20可以被配置成提供开关场效应晶体管(FET)，并且包含有源层24和接触层26。有源层24可以由弛豫硅外延层或应变硅外延层形成，并且包含源极28、漏极30以及介于源极28与漏极30之间的沟道32。在本文中，弛豫硅外延层是指硅外延层，其中在300K的温度下，硅的晶格常数为5.431。应变硅外延层是指硅外延层，其中在300K的温度下，硅的晶格常数大于弛豫硅外延层中的晶格常数，如大于5.461、或大于5.482、或大于5.493或大于5.515。如此，与弛豫硅外延层相比，应变硅外延层中的电子的迁移率可以增强。因此，与由弛豫硅外延层形成的FET相比，由应变硅外延层形成的FET的开关速度可以更快。
接触层26形成于有源层24之下，并且包含栅极结构34、源极触点36、漏极触点38和栅极触点40。栅极结构34可以由氧化硅形成，并且在沟道32之下水平延伸(例如，从源极28之下延伸到漏极30之下)。源极触点36连接到源极28并位于源极之下，漏极触点38连接到漏极30并位于漏极之下，并且栅极触点40连接到栅极结构34并位于栅极结构之下。绝缘材料42可以在源极触点36、漏极触点38、栅极结构34和栅极触点40周围形成，以将源极28、漏极30和栅极结构34电分离。在不同的应用中，FEOL部分20可以具有不同的FET配置或提供不同的装置组件，如二极管、电容器、电阻器和/或电感器。
另外，FEOL部分20还包含隔离区段44，隔离区段位于接触层26的绝缘材料42之上并且围绕有源层24。隔离区段44被配置成将RF装置10尤其是有源层24与形成于公共晶圆中的其它装置电分离(未示出)。在本文中，隔离区段44可以从接触层26的顶表面延伸并且竖直延伸超过有源层24的顶表面以在隔离区段44内和有源层24之上限定开口46。隔离区段44可以由二氧化硅形成，二氧化硅可以抗蚀刻化学物质，如氢氧化四甲铵(TMAH)、二氟化氙(XeF2)、氢氧化钾(KOH)、氢氧化钠(NaOH)或乙酰胆碱(ACH)，并且可以抗干法蚀刻系统，如具有氯基气体化学物质的反应离子蚀刻(RIE)系统。
在一些应用中，有源层24可以被钝化以在装置中实现适当的低水平电流泄漏。钝化可以通过在有源层24的顶表面之上和开口46内沉积钝化层48来完成。钝化层48可以由二氧化硅形成。在一些应用中，RF装置10可以进一步包含由SiGe形成的位于有源层24的顶表面之上的界面层和/或缓冲结构(未示出)(在以下段落中描述，并且在本文中未示出)。如果钝化层48、缓冲结构和界面层存在，则界面层和缓冲结构竖直位于有源层24与钝化层48之间。
导热薄膜15在装置区域14的整个背侧之上延伸，使得导热薄膜15连续覆盖开口46内的暴露表面和隔离区段44的顶表面。在一些应用中，导热薄膜15可以仅沉积在开口46的底部区域处，并且隔离区段44没有被导热薄膜15(未示出)覆盖。如果钝化层48存在，导热薄膜15位于钝化层48之上。如果省略了钝化层48，并且界面层和/或缓冲结构存在，则导热薄膜15位于界面层或缓冲结构之上(未示出)。如果省略了钝化层48、缓冲结构和界面层，则导热薄膜15可以与FEOL部分20的有源层24接触(未示出)。应当注意，导热薄膜15总是与有源层24相邻。
导热薄膜15的高热导率介于10W/m·K与3000W/m·K之间，并且高电阻率介于1E5Ohm-cm与1E12 Ohm-cm之间。导热薄膜15可以包含氮化物和/或陶瓷，如氮化硅、氮化铝、氧化铝、氮化硼、基于金刚石的材料等。另外，导热薄膜15可以由富含碳纳米管的层形成。在装置区域14中产生的热量可以向上行进到有源层24之上的区域，侧向穿过有源层24之上的区域，并且然后向下穿过装置区域14并朝向多层重新分布结构18，这将消散热量。因此，非常期望邻近有源层24具有高热导率区域，以传导由装置区域14产生的大部分热量。因此，有源层24之上的相邻区域中的热导率越高，装置区域14的散热性能越好。取决于不同的沉积应力和不同的沉积材料，导热薄膜15可以具有从
Figure BDA0003273154670000091
到50μm不等的不同的厚度。对于如化学气相沉积(CVD)金刚石等基于金刚石的材料，材料的极高热导率可以介于1000W/m·K与3000W/m·K之间，导热薄膜15的厚度非常薄，如介于
Figure BDA0003273154670000092
与
Figure BDA0003273154670000093
之间，对于装置区域14的散热管理将非常有效。在氮化铝的情况下，热导率的量级为180W/m·K，并且导热薄膜15可能需要相对较厚以增强热行为，如介于1μm与20μm之间。在氮化硅的情况下，热导率介于10W/m·K与40W/m·K之间，并且导热薄膜15的厚度可以介于30μm与40μm之间。
另外，导热薄膜15也可以被设计成向有源层24提供另外的拉伸应变。此类应变可以有益于在n-沟道装置中提供电子迁移率的另外的改进。在一些应用中，由氮化硅形成的导热薄膜15可以进一步使有源层24钝化。在此类情况下，可以不需要上文所描述的钝化层48。
第一模制化合物16直接位于导热薄膜15之上，并且填充开口46。如果导热薄膜15仅沉积在开口46的底部区域处，则第一模制化合物16也与隔离区段44的侧表面和顶表面接触(未示出)。尽管第一模制化合物16不直接位于有源层24之上，但是第一模制化合物16仍然接近有源层24。因此，还期望第一模制化合物16的热导率相对高并且电阻率相对高。在此实施例中，第一模制化合物16的热导率可以比导热薄膜15的热导率低。第一模制化合物16的热导率介于1W/m·K与100W/m·K之间或者介于7W/m·K与20W/m·K之间。另外，第一模制化合物16的低介电常数可以小于8或介于3与5之间，以产生低RF耦接。
第一模制化合物16可以由如聚苯硫醚(PPS)、掺杂有氮化硼、氧化铝、碳纳米管或类金刚石热添加剂的包覆模制的环氧树脂等热塑性或热固性聚合物材料形成。第一模制化合物16的厚度基于RF装置10所需的热性能、装置布局、距多层重新分布结构18的距离以及封装体和组合件的细节。第一模制化合物16的厚度可以介于200μm与500μm之间。应当注意，不管导热薄膜15、钝化层48或界面层的存在，在第一模制化合物16与有源层24的顶表面之间不存在不具有锗、氮或氧含量的硅晶体。导热薄膜15、钝化层48和界面层中的每一个都由硅复合物形成。
进一步地，在一些应用中，每个隔离区段44的顶表面和有源层24的顶表面可以共面(未示出)，并且省略了开口46。导热薄膜15位于FEOL部分20的有源层24和隔离区段44两者之上，并且第一模制化合物16位于导热薄膜15之上。应当注意，有源层24从未竖直延伸超过隔离区段44，否则隔离区段44可能不会将有源层24与由同一晶圆形成的其它装置完全分离。
BEOL部分22位于FEOL部分20之下，并且包含形成于介电层52内的多个连接层50。连接层50中的一些连接层(用于内部连接)由介电层52包封(未示出)，而连接层50中的一些连接层具有未被介电层52覆盖的底部部分。某些连接层50电连接到FEOL部分20。出于这种说明的目的，连接层50之一连接到源极触点36，并且另一个连接层50连接到漏极触点38。
形成于模制装置管芯12的BEOL部分22之下的多层重新分布结构18包含多个重新分布互连件54、介电图案56和多个凸点结构58。在本文中，每个重新分布互连件54连接到BEOL部分22内的对应的连接层50，并且在BEOL部分22的底表面之上延伸。重新分布互连件54与连接层50之间的连接是无焊料的。介电图案56形成于每个重新分布互连件54的周围和之下。重新分布互连件54中的一些重新分布互连件(将模制装置管芯12连接到由同一晶圆形成的其它装置组件)可以被介电图案56包封(未示出)，而重新分布互连件54中的一些重新分布互连件具有通过介电图案56暴露的底部部分。每个凸点结构58形成于多层重新分布结构18的底表面处，并且通过介电图案56电耦接到对应的重新分布互连件54。如此，重新分布互连件54被配置成将凸点结构58连接到BEOL部分22中的连接层50中的电连接到FEOL部分20的某些连接层。因此，凸点结构58通过对应的重新分布互连件54和对应的连接层50电连接到FEOL部分20。另外，凸点结构58彼此分离，并且从介电图案56凸出。
在一些应用中，可以存在通过介电图案56电耦接到重新分布互连件54的额外的重新分布互连件(未示出)，以及形成于介电图案56之下的额外的介电图案(未示出)，使得一些额外的重新分布互连件的底部部分可以暴露。因此，每个凸点结构58通过额外的介电图案(未示出)耦接到对应的额外的重新分布互连件。不管重新分布互连件和/或介电图案的层数如何，多层重新分布结构18可以不含玻璃纤维或不含玻璃。在本文中，玻璃纤维是指扭曲成更大分组的单独的玻璃原丝。然后，这些玻璃原丝可以编织成织物。重新分布互连件54可以由铜或其它合适的金属形成。介电图案56可以由苯并环丁烯(BCB)、聚酰亚胺或其它介电材料形成。凸点结构58可以是焊料球或铜柱。多层重新分布结构18的厚度介于2μm与300μm之间。
图2示出了与如图1所示的RF装置10相比，进一步包含第二模制化合物60的替代性RF装置10A。在本文中，多层重新分布结构18可以水平延伸超过模制装置管芯12，并且第二模制化合物60位于多层重新分布结构18之上以包封模制装置管芯12。在此实施例中，多层重新分布结构18的重新分布互连件54可以水平延伸超过模制装置管芯12，并且多层重新分布结构18的凸点结构58可以不被限制在模制装置管芯12的外围内。第二模制化合物60可以由与第一模制化合物16相同或不同的材料形成。与第一模制化合物16不同，第二模制化合物60可以没有热导率或介电常数要求。
图3A-15提供了展示了制造图1所示的示例性RF装置10的步骤的示例性晶圆级制造和封装工艺。尽管示例性步骤以系列展示，但是示例性步骤不一定取决于顺序。一些步骤可能会以不同于所呈现的顺序进行。进一步地，本公开范围内的过程可以包含比图3A-15所展示的步骤更少或更多的步骤。
首先，如图3A和3B所展示的，提供起始晶圆62。起始晶圆62包含公共硅外延层64、位于公共硅外延层64之上的公共界面层66和位于公共界面层66之上的硅处理衬底68。在本文中，公共硅外延层64由具有形成电子装置所期望的硅外延特性的装置级硅材料形成。硅处理衬底68可以由常规的低成本、低电阻率和高介电常数的硅组成，在300K的温度下，硅的晶格常数为约5.431。公共界面层66由SiGe形成，公共界面层将公共硅外延层64与硅处理衬底68分离。
在固定温度例如300K下，弛豫硅的晶格常数为
Figure BDA0003273154670000111
而弛豫Si1-xGex的晶格常数取决于锗浓度，如
Figure BDA0003273154670000112
弛豫SiGe的晶格常数大于弛豫硅的晶格常数。如果公共界面层66直接生长在硅处理衬底68之下，则公共界面层66中的晶格常数将因硅处理衬底68而产生应变(降低)。如果公共硅外延层64直接生长在公共界面层66之下，则公共硅外延层64中的晶格常数可以保持为原始弛豫形式(与硅衬底中的晶格常数大约相同)。因此，公共硅外延层64可能不会增强电子迁移率。
在一个实施例中，公共缓冲结构70可以形成于硅处理衬底68与公共界面层66之间，如图3A所展示的。公共缓冲结构70允许从硅处理衬底68到公共界面层66的晶格常数转变。公共缓冲结构70可以包含多层，并且可以由具有竖直分级的锗浓度的SiGe形成。公共缓冲结构70内的锗浓度可以从顶侧(硅处理衬底68附近)处的0％增加到底侧(公共界面层66附近)处的X％。X％可以取决于公共界面层66内的锗浓度，如15％、或25％、或30％或40％等。在本文中，生长在公共缓冲结构70之下的公共界面层66可以以弛豫形式保持其晶格常数，并且可以未产生应变(减小)以匹配硅处理衬底68的晶格常数。锗浓度在整个公共界面层66中可以是均匀的，并且大于15％、25％、30％或40％，使得在300K的温度下，公共界面层66中的弛豫SiGe的晶格常数大于5.461、或大于5.482、或大于5.493或大于5.515。
在本文中，公共硅外延层64直接生长在弛豫公共界面层66之下，使得公共硅外延层64的晶格常数匹配(拉伸为)弛豫公共界面层66中的晶格常数。因此，在300K的温度下，应变公共硅外延层64中的晶格常数可以大于5.461、或大于5.482、或大于5.493或大于5.515，并且因此大于弛豫硅外延层中的晶格常数(例如，在300K的温度下为5.431)。应变公共硅外延层64的电子迁移率可以比弛豫硅外延层的电子迁移率高。公共硅外延层64的厚度可以介于700nm与2000nm之间，公共界面层66的厚度可以介于
Figure BDA0003273154670000121
与
Figure BDA0003273154670000122
之间，公共缓冲结构70的厚度可以介于100nm与1000nm之间，并且硅处理衬底68的厚度可以介于200μm与700μm之间。
在另一个实施例中，公共界面层66可以直接形成于硅处理衬底68之下，并且公共缓冲结构70可以形成于公共界面层66与公共硅外延层64之间，如图3B所展示的。在本文中，公共界面层66的晶格常数可以因硅处理衬底68而产生应变(减小)。公共缓冲结构70仍然可以由具有竖直分级的锗浓度的SiGe形成。公共缓冲结构70内的锗浓度可以从顶侧(公共界面层66附近)处的0％增加到底侧(公共硅外延层64附近)处的X％。X％可以为15％、或25％、或30％或40％。公共缓冲结构70的底侧处的晶格常数大于公共缓冲结构70的顶侧处的晶格常数。在本文中，生长在公共缓冲结构70之下的公共硅外延层64的晶格常数匹配(拉伸为)公共缓冲结构70的底侧处的晶格常数。因此，应变公共硅外延层64中的晶格常数大于弛豫硅外延层中的晶格常数(例如，在300K的温度下为5.431)。
在一些应用中，省略了公共缓冲结构70(未示出)。公共界面层66直接生长在硅处理衬底68之下，并且公共硅外延层64直接生长在公共界面层66之下。如此，公共界面层66中的晶格常数产生应变(降低)以匹配硅处理衬底68中的晶格常数，并且公共硅外延层64中的晶格常数保持为原始弛豫形式(与硅衬底中的晶格常数大约相同)。
接下来，对起始晶圆62(在图3A中)执行互补金属氧化物半导体(CMOS)工艺，以提供具有多个装置区域14的前体晶圆72，如图4A所展示的。出于这种说明的目的，每个装置区域14的FEOL部分20被配置成提供开关FET。在不同的应用中，FEOL部分20可以具有不同的FET配置或提供不同的装置组件，如二极管、电容器、电阻器和/或电感器。
在一个实施例中，每个装置区域14的隔离区段44延伸穿过公共硅外延层64、公共界面层66和公共缓冲结构70，并且延伸到硅处理衬底68中。如此，公共缓冲结构70分离成多个单独的缓冲结构70I，公共界面层66分离成多个单独的界面层66I，并且公共硅外延层64分离成多个单独的硅外延层64I。每个单独的硅外延层64I用于在一个装置区域14中形成对应的有源层24。隔离区段44可以通过浅沟槽隔离(STI)形成。在本文中，如果有源层24由具有应变(增加的)晶格常数的单独的硅外延层64I形成，则基于有源层24的FET可以比由具有弛豫晶格常数的弛豫硅外延层形成的FET具有更快的开关速度(更低的导通电阻)。
有源层24的顶表面与位于对应的缓冲结构70I之下的对应的界面层66I接触。硅处理衬底68位于每个单独的缓冲结构70I之上，并且硅处理衬底68的一部分可以位于隔离区段44之上。装置区域14的至少包含多个连接层50和介电层52的BEOL部分22形成于FEOL部分20的接触层26之下。某些连接层50的底部部分通过位于BEOL部分22的底表面处的介电层52暴露。
在另一个实施例中，隔离区段44可以未延伸到硅处理衬底68中。相反，隔离区段44可以仅延伸穿过公共硅外延层64并且延伸到公共界面层66中，如图4B所展示的。在本文中，公共界面层66保持连续，并且位于每个有源层24的顶表面和每个隔离区段44的顶表面之上。公共缓冲结构70和硅处理衬底68保持完整。另外，隔离区段44可以延伸穿过公共硅外延层64和公共界面层66，并且延伸到公共缓冲结构70中(未示出)。公共缓冲结构70保持连续，并且位于每个单独的界面层66I和每个隔离区段44之上。硅处理衬底68仍位于公共缓冲结构70之上。进一步地，隔离区段44可以延伸穿过公共硅外延层64，但是未延伸到公共界面层66中(未示出)。每个隔离区段44的顶表面和每个有源层24的顶表面可以共面(未示出)。公共界面层66、公共缓冲结构70和硅处理衬底68保持完整。公共界面层66位于每个隔离区段44和每个有源层24之上，公共缓冲结构70仍位于公共界面层66之上，并且硅处理衬底68仍位于公共缓冲结构70之上。
在完成前体晶圆72后，前体晶圆72然后与临时载体74接合，如图5所展示的。前体晶圆72可以通过为临时载体74提供平坦化表面的接合层76与临时载体74接合。从成本和热膨胀的角度来看，临时载体74可以是厚的硅晶圆，但是也可以构造成玻璃、蓝宝石或任何其它合适的载体材料。接合层76可以是跨接式聚合粘合膜(span-on polymeric adhesivefilm)，如布鲁尔科技公司(Brewer Science)WaferBOND临时粘合材料系列。
然后选择性地去除硅处理衬底68以提供蚀刻的晶圆78，如图6所展示的。在每个单独的缓冲结构70I或每个界面层66I处停止选择性去除。如果隔离区段44竖直延伸超过每个单独的缓冲结构70I，硅处理衬底68的去除将在每个有源层24之上和隔离区段44内提供开口46。去除硅处理衬底68可以通过机械研磨工艺和蚀刻工艺来提供，或者通过蚀刻系统本身来提供。作为实例，硅处理衬底68可以被研磨到更薄的厚度，以减少随后的蚀刻时间。然后执行蚀刻工艺以至少完全去除剩余的硅处理衬底68。由于硅处理衬底68、单独的缓冲结构70I和单独的界面层66I具有不同的锗浓度，其可能对相同的蚀刻技术具有不同的反应(例如：在相同的蚀刻剂下有不同蚀刻速度)。因此，蚀刻系统可以能够标识单独的缓冲结构70I或单独的界面层66I的存在(锗的存在)，并且能够指示何时停止蚀刻工艺。通常，锗浓度越高，硅处理衬底68与单独的缓冲结构70I之间(或硅处理衬底68与单独的界面层66I之间)的蚀刻选择性越好。蚀刻工艺可以由具有蚀刻化学物质的湿法蚀刻系统提供，蚀刻化学物质是TMAH、KOH、NaOH、ACH和XeF2中的至少一种，或者由如具有氯基气体化学物质的反应离子蚀刻系统等干法蚀刻系统提供。
在去除工艺期间，不去除隔离区段44并且保护每个有源层24的侧面。接合层76和临时载体74保护每个BEOL部分22的底表面。在本文中，在去除步骤之后，每个隔离区段44的顶表面和每个单独的缓冲结构70I(或每个单独的界面层66I)的顶表面暴露。如果隔离区段44仅延伸到公共缓冲结构70中，或者仅延伸到公共界面层66中，或者每个隔离区段44的顶表面和每个有源层24的顶表面共面，则仅公共缓冲结构70或公共界面层66的顶表面可以暴露(未示出)。
由于SiGe材料的窄间隙性质，单独的缓冲结构70I和/或单独的界面层66I可能是传导的(对于某些类型的装置)。单独的缓冲结构70I和/或单独的界面层66I可能在有源层24的源极28与漏极30之间导致明显的泄漏。因此，在如FET开关应用等一些应用中，也期望去除单独的缓冲结构70I和单独的界面层66I，如图7所展示的。每个有源层24暴露(如果每个有源层24之上存在一个开口46，则在对应的开口46的底部处暴露)。单独的缓冲结构70I和单独的界面层66I可以通过用于去除硅处理衬底68的相同蚀刻工艺来去除，或者可以通过如氯基干法蚀刻系统等另一种蚀刻工艺来去除。在本文中，如果每个单独的界面层66I足够薄，其可能不会在FEOL部分20的源极28与漏极30之间导致任何明显的泄漏。在所述情况下，可以留下单独的界面层66I(未示出)。类似地，如果单独的界面层66I和单独的缓冲结构70I两者都足够薄，其可能不会在FEOL部分20的源极28与漏极30之间导致任何明显的泄漏。使得可以留下单独的界面层66I和单独的缓冲结构70I(未示出)。
在一些应用中，在去除硅处理衬底68、单独的缓冲结构70I和单独的界面层66I之后，有源层24可以被钝化以在装置中实现适当的低水平电流泄漏。钝化层48可以直接形成于每个FEOL部分20的每个有源层24之上，如图8所展示的。钝化层48可以通过等离子体增强沉积工艺、阳极氧化工艺、基于臭氧的氧化工艺和多种其它的合适的技术由二氧化硅形成。如果在每个有源层24之上和隔离区段44内存在一个开口46，则钝化层48形成于开口46内。钝化层48被配置成终止有源层24的顶表面处的表面接合，这可能是不想要的泄漏的原因。
接下来，在蚀刻晶圆78的整个背侧之上施涂导热薄膜15，如图9所展示的。在本文中，导热薄膜15连续覆盖每个开口46内的暴露表面，并且覆盖每个隔离区段44的顶表面。如果施涂钝化层48，导热薄膜15直接覆盖每个钝化层48以及每个隔离区段44的位于每个开口46内的侧部。如果钝化层48不存在，并且单独的界面层66I和/或单独的缓冲结构70I保留，则导热薄膜15直接覆盖单独的界面层66I或单独的缓冲结构70I和每个隔离区段44的位于每个开口46内的侧部(未示出)。如果钝化层48、单独的界面层66I和单独的缓冲结构70I不存在，则导热薄膜15直接覆盖每个有源层24和每个隔离区段44的位于每个开口46内的侧部(未示出)。在一些应用中，导热薄膜15不是连续的，并且导热薄膜15的每个单独的部分可以仅沉积在开口46的底部区域处。每个隔离区段44的侧部和顶表面没有被导热薄膜15覆盖(未示出)。应当注意，不管钝化层48、单独的界面层66I或单独的缓冲结构70I的存在，导热薄膜15总是位于每个有源层24的顶表面之上。
在本文中，导热薄膜15的高热导率介于10W/m·K与3000W/m·K之间，并且高电阻率介于1E5 Ohm-cm与1E12 Ohm-cm之间。导热薄膜15可以包含氮化物和/或陶瓷，如氮化硅、氮化铝、氧化铝、氮化硼、基于金刚石的材料等。另外，导热薄膜15可以由富含碳纳米管的层形成。
在装置区域14中产生的热量可以向上行进到每个有源层24之上的区域，侧向穿过每个有源层24之上的区域，并且然后向下穿过装置区域14(朝向之后形成的多层重新分布结构18)。因此，非常期望邻近每个有源层24具有高热导率区域，以传导由装置区域14产生的大部分热量。因此，每个有源层24之上的相邻区域中的热导率越高，装置区域14的散热性能越好。取决于不同的沉积应力和不同的沉积材料，导热薄膜15可以具有从
Figure BDA0003273154670000151
到50μm不等的不同的厚度。对于基于金刚石的材料，材料的极高热导率介于1000W/m·K与3000W/m·K之间，导热薄膜15的厚度非常薄，如介于
Figure BDA0003273154670000152
与
Figure BDA0003273154670000153
Figure BDA0003273154670000154
之间，对于装置区域14的散热管理将非常有效。在氮化铝的情况下，热导率的量级为180W/m·K，并且导热薄膜15可能需要相对较厚以增强热行为，如介于1μm与20μm之间。在氮化硅的情况下，热导率介于10W/m·K与40W/m·K之间，并且导热薄膜15的厚度可以介于30μm与40μm之间。导热薄膜15可以通过如等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)等化学气相沉积工艺形成。
然后，在导热薄膜15之上施涂第一模制化合物16以提供模制装置晶圆80，如图10所展示的。模制装置晶圆80包含多个模制装置管芯12，模制装置管芯中的每个模制装置管芯包含装置区域14、导热薄膜15的一部分和第一模制化合物16的一部分。在本文中，第一模制化合物16填充每个开口46并且完全覆盖导热薄膜15。如果导热薄膜15仅沉积在开口46的底部区域处，则第一模制化合物16也与每个隔离区段44的侧表面和顶表面接触(未示出)。应当注意，不管导热薄膜15、钝化层48或单独的界面层66I的存在，在第一模制化合物16与每个有源层24的顶表面之间不存在不具有锗、氮或氧含量的硅晶体。导热薄膜15、钝化层48和单独的界面层66I均为硅复合物。
第一模制化合物16可以通过各种程序施涂，如压缩模制、片材模制、包覆模制、传递模制、围堰填充包封和丝网印刷包封。尽管第一模制化合物16不直接位于有源层24之上，但是第一模制化合物16仍然接近有源层24。因此，还期望第一模制化合物16的热导率相对高并且电阻率相对高。在一个实施例中，第一模制化合物16的热导率可以比导热薄膜15低。第一模制化合物16的热导率介于1W/m·K与100W/m·K之间或者介于7W/m·K与20W/m·K之间。另外，第一模制化合物16的低介电常数可以小于8或介于3与5之间，以产生低RF耦接。
在第一模制化合物16的模制工艺期间，临时载体74为蚀刻的晶圆78提供机械强度和刚性。然后执行固化工艺(未示出)来使第一模制化合物16硬化。固化温度介于100℃与320℃之间，这取决于使用哪种材料作为第一模制化合物16。在固化工艺之后，第一模制化合物16可以变薄和/或平坦化(未示出)。
然后将临时载体74与模制装置晶圆80解除接合，并将接合层76从模制装置晶圆80清除，如图11所展示的。根据先前步骤中选择的临时载体74和接合层76的性质，可以应用多种解除接合工艺和清除工艺。例如，可以在堆叠件被加热到合适的温度的情况下使用侧刃工艺(lateral blade process)对临时载体74进行机械解除接合。如果临时载体74由透明材料形成，其它合适的工艺涉及穿过临时载体的UV光照射，或者使用合适的溶剂的化学解除接合。接合层76可以通过如专有溶剂和等离子体清洗等湿法蚀刻或干法蚀刻工艺去除。在解除接合和清除工艺之后，连接层50中的某些连接层的可以用作模制装置管芯12的输入/输出(I/O)端口的底部部分通过每个BEOL部分22的底表面处的介电层52暴露。如此，此时可以对模制装置晶圆80中的每个模制装置管芯12进行电气验证以确定模制装置管芯工作正常。
参照图12到14，根据本公开的一个实施例，多层重新分布结构18形成于模制装置晶圆80之下。尽管重新分布步骤以系列展示，但是重新分布步骤不一定取决于顺序。一些步骤可能会以不同于所呈现的顺序进行。进一步地，本公开范围内的重新分布步骤可以包含比图12-14所展示的步骤更少或更多的步骤。
首先在每个BEOL部分22之下形成多个重新分布互连件54，如图12所展示的。每个重新分布互连件54电耦接到BEOL部分22内的对应的连接层50的暴露的底部部分，并且可以在BEOL部分22的底表面之上延伸。重新分布互连件54与连接层50之间的连接是无焊料的。然后在每个BEOL部分22之下形成介电图案56以部分包封每个重新分布互连件54，如图13所展示的。如此，每个重新分布互连件54的底部部分通过介电图案56暴露。在不同的应用中，可以存在通过介电图案56电耦接到重新分布互连件54的额外的重新分布互连件(未示出)，以及形成于介电图案56之下的额外的介电图案(未示出)，使得每个额外的重新分布互连件的底部部分暴露。
接下来，形成多个凸点结构58以完成多层重新分布结构18，并且提供晶圆级扇出(WLFO)型封装体82，如图14所展示的。每个凸点结构58形成于多层重新分布结构18的底部处，并且通过介电图案56电耦接到对应的重新分布互连件54的暴露的底部部分。因此，重新分布互连件54被配置成将凸点结构58连接到BEOL部分22中的连接层50中的电连接到FEOL部分20的某些连接层。如此，凸点结构58通过对应的重新分布互连件54和对应的连接层50电连接到FEOL部分20。另外，凸点结构58彼此分离，并且从介电图案56竖直凸出。
多层重新分布结构18可以不含玻璃纤维或不含玻璃。在本文中，玻璃纤维是指扭曲成更大分组的单独的玻璃原丝。然后，这些玻璃原丝可以编织成织物。重新分布互连件54可以由铜或其它合适的金属形成，介电图案56可以由BCB、聚酰亚胺或其它介电材料形成，并且凸点结构58可以是焊料球或铜柱。多层重新分布结构18的厚度介于2μm与300μm之间。图15示出了将WLFO封装体82单切成单独的RF装置10的最后步骤。可以通过在某些隔离区段44处进行探测和分割工艺来提供单切步骤。
在另一个实施例中，图16-21提供了展示了制造图2所示的替代性RF装置10A的步骤的替代性工艺。尽管示例性步骤以系列展示，但是示例性步骤不一定取决于顺序。一些步骤可能会以不同于所呈现的顺序进行。进一步地，本公开范围内的过程可以包含比图16-21所展示的步骤更少或更多的步骤。
如图11所示，在解除接合工艺和清除工艺之后以提供干净的模制装置晶圆80，进行单切步骤以将模制装置晶圆80单切成单独的装置管芯12，如图16所展示的。可以通过在某些隔离区段44处进行探测和分割工艺来提供此单切步骤。在本文中，每个模制装置管芯12可以具有相同的高度，并且包含具有FEOL部分20和BEOL部分22的装置区域14、导热薄膜15以及第一模制化合物16。
接下来，在模制装置管芯12周围和之上施涂第二模制化合物60，以提供双模制装置晶圆84，如图17所展示的。第二模制化合物60包封每个模制装置管芯12的顶表面和侧表面，而每个模制装置管芯12的底表面即BEOL部分22的底表面是暴露的。双模制装置晶圆84的底表面是每个模制装置管芯12的底表面和第二模制化合物60的底表面的组合。在本文中，连接层50中的某些连接层的底部部分保持在每个模制装置管芯12的底表面处暴露。第二模制化合物60可以通过各种程序施涂，如片材模制、包覆模制、压缩模制、传递模制、围堰填充包封或丝网印刷包封。第二模制化合物60可以由与第一模制化合物16相同或不同的材料形成。然而，与第一模制化合物16不同，第二模制化合物60没有热导率或电阻率要求。第二模制化合物60可以是有机环氧树脂体系等。然后使用固化工艺(未示出)来使第二模制化合物60硬化。固化温度介于100℃与320℃之间，这取决于使用哪种材料作为第二模制化合物60。可以进行研磨工艺(未示出)以提供第二模制化合物60的平坦化顶表面。
参考图18到20，根据本公开的一个实施例形成多层重新分布结构18。尽管重新分布步骤以系列展示，但是重新分布步骤不一定取决于顺序。一些步骤可能会以不同于所呈现的顺序进行。进一步地，本公开范围内的重新分布步骤可以包含比图18-20所展示的步骤更少或更多的步骤。
首先在双模制装置晶圆84之下形成多个重新分布互连件54，如图18所展示的。每个重新分布互连件54电耦接到BEOL部分22内的对应的连接层50，并且可以水平延伸超过对应的模制装置管芯12并且在第二模制化合物60之下水平延伸。重新分布互连件54与连接层50之间的连接是无焊料的。然后在双模制装置晶圆84之下形成介电图案56，以部分包封每个重新分布互连件54，如图19所展示的。如此，每个重新分布互连件54的底部部分通过介电图案56暴露。在不同的应用中，可以存在通过介电图案56电耦接到重新分布互连件54的额外的重新分布互连件(未示出)，以及形成于介电图案56之下的额外的介电图案(未示出)，使得每个额外的重新分布互连件的底部部分暴露。
接下来，形成多个凸点结构58以完成多层重新分布结构18，并且提供替代性WLFO封装体82A，如图20所展示的。每个凸点结构58形成于多层重新分布结构18的底部处，并且通过介电图案56电耦接到对应的重新分布互连件54的暴露的底部部分。因此，重新分布互连件54被配置成将凸点结构58连接到BEOL部分22中的连接层50中的电连接到FEOL部分20的某些连接层。如此，凸点结构58通过对应的重新分布互连件54和对应的连接层50电连接到FEOL部分20。在本文中，凸点结构58可以不被限制在对应的模制装置管芯12的外围内。另外，凸点结构58彼此分离，并且从介电图案56竖直凸出。
图21示出了将替代性WLFO封装体82A单切成单独的替代性RF装置10A的最后步骤。可以通过在第二模制化合物60的部分处进行探测和分割工艺来提供单切步骤，该部分水平地位于相邻的模制装置管芯12之间。
本领域的技术人员将认识到对本公开的优选实施例的改进和修改。所有此类改进和修改都认为是在本文公开的概念和以下权利要求的范围内。
权利要求书(按照条约第19条的修改)
1.一种设备，其包括：
●模制装置管芯，所述模制装置管芯包括装置区域、导热薄膜和第一模制化合物，其中：
●所述装置区域包含前段制程(FEOL)部分和位于所述FEOL部分之下的后段制程(BEOL)部分，其中所述FEOL部分包括隔离区段和有源层，所述有源层被所述隔离区段围绕并且未竖直延伸超过所述隔离区段；
●所述导热薄膜至少位于所述FEOL部分的所述有源层的顶表面之上，其中所述导热薄膜的热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm；并且
●所述第一模制化合物位于所述导热薄膜和所述装置区域之上，其中：
●在所述第一模制化合物与所述有源层之间不存在不具有锗、氮或氧含量的硅晶体；以及
●所述隔离区段的顶表面与所述导热薄膜或所述第一模制化合物接触；以及
●多层重新分布结构，所述多层重新分布结构形成于所述模制装置管芯的所述BEOL部分之下，其中所述多层重新分布结构包括多个凸点结构，所述多个凸点结构位于所述多层重新分布结构的底表面上并且电耦接到所述模制装置管芯的所述FEOL部分。
2.根据权利要求1所述的设备，其中所述有源层由应变硅外延层形成，在300K的温度下，所述应变硅外延层中的硅的晶格常数大于5.461。
3.根据权利要求1所述的设备，其中所述导热薄膜的热导率比所述第一模制化合物的热导率高。
4.根据权利要求1所述的设备，其中所述导热薄膜的厚度介于
Figure FDA0003273154730000011
与50μm之间。
5.根据权利要求1所述的设备，其中所述导热薄膜由厚度介于
Figure FDA0003273154730000012
与
Figure FDA0003273154730000013
之间的基于金刚石的材料形成。
6.根据权利要求1所述的设备，其中所述导热薄膜由厚度介于1μm与20μm之间的氮化铝形成。
7.根据权利要求1所述的设备，其中所述导热薄膜由以下组成的组中的一种形成：氮化硅、氮化铝、氧化铝、氮化硼和基于金刚石的材料。
8.根据权利要求1所述的设备，其中所述导热薄膜由富含碳纳米管的层形成。
9.根据权利要求1所述的设备，其中：
●所述BEOL部分包括连接层；
●所述FEOL部分进一步包括接触层，其中所述有源层和所述隔离区段位于所述接触层之上，并且所述BEOL部分位于所述接触层之下；并且
●所述多层重新分布结构进一步包括重新分布互连件，其中所述多个凸点结构通过所述多层重新分布结构内的所述重新分布互连件和所述BEOL部分内的所述连接层电耦接到所述模制装置管芯的所述FEOL部分。
10.根据权利要求1所述的设备，其中所述隔离区段竖直延伸超过所述有源层的所述顶表面以在所述隔离区段内和所述有源层之上限定开口。
11.根据权利要求10所述的设备，其中所述导热薄膜连续地位于所述有源层的所述顶表面和所述隔离区段的位于所述开口内的侧表面以及所述隔离区段的所述顶表面之上。
12.根据权利要求10所述的设备，其中所述模制装置管芯进一步包括钝化层，所述钝化层位于所述有源层的所述顶表面之上并且位于所述开口内，其中：
●所述钝化层由二氧化硅形成；并且
●所述导热薄膜直接位于所述钝化层之上。
13.根据权利要求1所述的设备，其中所述导热薄膜直接位于所述有源层的所述顶表面之上。
14.根据权利要求1所述的设备，其中每个隔离区段的所述顶表面和所述有源层的所述顶表面共面，其中所述第一模制化合物位于所述有源层和所述隔离区段两者之上。
15.根据权利要求1所述的设备，其中所述第一模制化合物的热导率大于1W/m·K并且介电常数小于8。
16.一种设备，其包括：
●模制装置管芯，所述模制装置管芯包括装置区域、导热薄膜和第一模制化合物，其中：
●所述装置区域包含前段制程(FEOL)部分和位于所述FEOL部分之下的后段制程(BEOL)部分，其中所述FEOL部分包括隔离区段和有源层，所述有源层被所述隔离区段围绕并且未竖直延伸超过所述隔离区段；
●所述导热薄膜至少位于所述FEOL部分的所述有源层的顶表面之上，其中所述导热薄膜的热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm；并且
●所述第一模制化合物位于所述导热薄膜和所述装置区域之上，其中：
●在所述第一模制化合物与所述有源层之间不存在不具有锗、氮或氧含量的硅晶体；以及
●所述隔离区段的顶表面与所述导热薄膜或所述第一模制化合物接触；以及
●多层重新分布结构，所述多层重新分布结构形成于所述模制装置管芯的所述BEOL部分之下，其中：
●所述多层重新分布结构水平延伸超过所述模制装置管芯；并且
●所述多层重新分布结构包括多个凸点结构，所述多个凸点结构位于所述多层重新分布结构的底表面上并且电耦接到所述模制装置管芯的所述FEOL部分；以及
●第二模制化合物，所述第二模制化合物位于所述多层重新分布结构之上以包封所述模制装置管芯。
17.根据权利要求16所述的设备，其中所述有源层由应变硅外延层形成，在300K的温度下，所述应变硅外延层中的硅的晶格常数大于5.461。
18.根据权利要求16所述的设备，其中所述导热薄膜的热导率比所述第一模制化合物和所述第二模制化合物的热导率高。
19.根据权利要求16所述的设备，其中所述导热薄膜的厚度介于
Figure FDA0003273154730000031
与50μm之间。
20.根据权利要求16所述的设备，其中所述导热薄膜由以下组成的组中的一种形成：氮化硅、氮化铝、氧化铝、氮化硼和基于金刚石的材料。
21.根据权利要求16所述的设备，其中所述导热薄膜由富含碳纳米管的层形成。
22.根据权利要求16所述的设备，其中所述隔离区段竖直延伸超过所述有源层的所述顶表面以在所述隔离区段内和所述有源层之上限定开口。
23.根据权利要求22所述的设备，其中所述导热薄膜连续地位于所述有源层的所述顶表面和所述隔离区段的位于所述开口内的侧表面以及所述隔离区段的所述顶表面之上。
24.根据权利要求22所述的设备，其中所述模制装置管芯进一步包括钝化层，所述钝化层位于所述有源层的所述顶表面之上并且位于所述开口内，其中：
●所述钝化层由二氧化硅形成；并且
所述导热薄膜直接位于所述钝化层之上。

Claims (24)

1.一种设备，其包括：
●模制装置管芯，所述模制装置管芯包括装置区域、导热薄膜和第一模制化合物，其中：
●所述装置区域包含前段制程(FEOL)部分和位于所述FEOL部分之下的后段制程(BEOL)部分，其中所述FEOL部分包括隔离区段和有源层，所述有源层被所述隔离区段围绕并且未竖直延伸超过所述隔离区段；
●所述导热薄膜至少位于所述FEOL部分的所述有源层的顶表面之上，其中所述导热薄膜的热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm；并且
●所述第一模制化合物位于所述导热薄膜之上，其中在所述第一模制化合物与所述有源层之间不存在不具有锗、氮或氧含量的硅晶体；以及
●多层重新分布结构，所述多层重新分布结构形成于所述模制装置管芯的所述BEOL部分之下，其中所述多层重新分布结构包括多个凸点结构，所述多个凸点结构位于所述多层重新分布结构的底表面上并且电耦接到所述模制装置管芯的所述FEOL部分。
2.根据权利要求1所述的设备，其中所述有源层由应变硅外延层形成，在300K的温度下，所述应变硅外延层中的硅的晶格常数大于5.461。
3.根据权利要求1所述的设备，其中所述导热薄膜的热导率比所述第一模制化合物的热导率高。
4.根据权利要求1所述的设备，其中所述导热薄膜的厚度介于
Figure FDA0003273154660000011
与50μm之间。
5.根据权利要求1所述的设备，其中所述导热薄膜由厚度介于
Figure FDA0003273154660000012
与
Figure FDA0003273154660000013
之间的基于金刚石的材料形成。
6.根据权利要求1所述的设备，其中所述导热薄膜由厚度介于1μm与20μm之间的氮化铝形成。
7.根据权利要求1所述的设备，其中所述导热薄膜由以下组成的组中的一种形成：氮化硅、氮化铝、氧化铝、氮化硼和基于金刚石的材料。
8.根据权利要求1所述的设备，其中所述导热薄膜由富含碳纳米管的层形成。
9.根据权利要求1所述的设备，其中：
●所述BEOL部分包括连接层；
●所述FEOL部分进一步包括接触层，其中所述有源层和所述隔离区段位于所述接触层之上，并且所述BEOL部分位于所述接触层之下；并且
●所述多层重新分布结构进一步包括重新分布互连件，其中所述多个凸点结构通过所述多层重新分布结构内的所述重新分布互连件和所述BEOL部分内的所述连接层电耦接到所述模制装置管芯的所述FEOL部分。
10.根据权利要求1所述的设备，其中所述隔离区段竖直延伸超过所述有源层的所述顶表面以在所述隔离区段内和所述有源层之上限定开口。
11.根据权利要求10所述的设备，其中所述导热薄膜连续地位于所述有源层的所述顶表面和所述隔离区段的位于所述开口内的侧表面以及所述隔离区段的顶表面之上。
12.根据权利要求10所述的设备，其中所述模制装置管芯进一步包括钝化层，所述钝化层位于所述有源层的所述顶表面之上并且位于所述开口内，其中：
●所述钝化层由二氧化硅形成；并且
●所述导热薄膜直接位于所述钝化层之上。
13.根据权利要求1所述的设备，其中所述导热薄膜直接位于所述有源层的所述顶表面之上。
14.根据权利要求1所述的设备，其中每个隔离区段的顶表面和所述有源层的所述顶表面共面，其中所述第一模制化合物位于所述有源层和所述隔离区段两者之上。
15.根据权利要求1所述的设备，其中所述第一模制化合物的热导率大于1W/m·K并且介电常数小于8。
16.一种设备，其包括：
●模制装置管芯，所述模制装置管芯包括装置区域、导热薄膜和第一模制化合物，其中：
●所述装置区域包含前段制程(FEOL)部分和位于所述FEOL部分之下的后段制程(BEOL)部分，其中所述FEOL部分包括隔离区段和有源层，所述有源层被所述隔离区段围绕并且未竖直延伸超过所述隔离区段；
●所述导热薄膜至少位于所述FEOL部分的所述有源层的顶表面之上，其中所述导热薄膜的热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm；并且
●所述第一模制化合物位于所述导热薄膜之上，其中在所述第一模制化合物与所述有源层之间不存在不具有锗、氮或氧含量的硅晶体；
●多层重新分布结构，所述多层重新分布结构形成于所述模制装置管芯的所述BEOL部分之下，其中：
●所述多层重新分布结构水平延伸超过所述模制装置管芯；并且
●所述多层重新分布结构包括多个凸点结构，所述多个凸点结构位于所述多层重新分布结构的底表面上并且电耦接到所述模制装置管芯的所述FEOL部分；以及
●第二模制化合物，所述第二模制化合物位于所述多层重新分布结构之上以包封所述模制装置管芯。
17.根据权利要求16所述的设备，其中所述有源层由应变硅外延层形成，在300K的温度下，所述应变硅外延层中的硅的晶格常数大于5.461。
18.根据权利要求16所述的设备，其中所述导热薄膜的热导率比所述第一模制化合物和所述第二模制化合物的热导率高。
19.根据权利要求16所述的设备，其中所述导热薄膜的厚度介于
Figure FDA0003273154660000031
与50μm之间。
20.根据权利要求16所述的设备，其中所述导热薄膜由以下组成的组中的一种形成：氮化硅、氮化铝、氧化铝、氮化硼和基于金刚石的材料。
21.根据权利要求16所述的设备，其中所述导热薄膜由富含碳纳米管的层形成。
22.根据权利要求16所述的设备，其中所述隔离区段竖直延伸超过所述有源层的所述顶表面以在所述隔离区段内和所述有源层之上限定开口。
23.根据权利要求22所述的设备，其中所述导热薄膜连续地位于所述有源层的所述顶表面和所述隔离区段的位于所述开口内的侧表面以及所述隔离区段的顶表面之上。
24.根据权利要求22所述的设备，其中所述模制装置管芯进一步包括钝化层，所述钝化层位于所述有源层的所述顶表面之上并且位于所述开口内，其中：
●所述钝化层由二氧化硅形成；并且
●所述导热薄膜直接位于所述钝化层之上。
CN202080023328.9A 2019-01-23 2020-01-22 Rf半导体装置和其制造方法 Pending CN113632210A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962795804P 2019-01-23 2019-01-23
US62/795,804 2019-01-23
US201962866882P 2019-06-26 2019-06-26
US62/866,882 2019-06-26
US16/678,586 2019-11-08
US16/678,586 US20200234978A1 (en) 2019-01-23 2019-11-08 Rf devices with enhanced performance and methods of forming the same
PCT/US2020/014666 WO2020154443A1 (en) 2019-01-23 2020-01-22 Rf semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN113632210A true CN113632210A (zh) 2021-11-09

Family

ID=71610098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080023328.9A Pending CN113632210A (zh) 2019-01-23 2020-01-22 Rf半导体装置和其制造方法

Country Status (6)

Country Link
US (2) US20200234978A1 (zh)
EP (1) EP3915137A1 (zh)
KR (1) KR20210132657A (zh)
CN (1) CN113632210A (zh)
TW (2) TW202414628A (zh)
WO (1) WO2020154443A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018066B2 (ja) * 2006-12-19 2012-09-05 信越半導体株式会社 歪Ｓｉ基板の製造方法
US9812350B2 (en) * 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
JP6751385B2 (ja) * 2014-07-08 2020-09-02 マサチューセッツ インスティテュート オブ テクノロジー 基板の製造方法
US10773952B2 (en) * 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) * 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) * 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
WO2018031994A1 (en) * 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10068831B2 (en) * 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same

Also Published As

Publication number Publication date
US20230089645A1 (en) 2023-03-23
TW202032682A (zh) 2020-09-01
TW202414628A (zh) 2024-04-01
WO2020154443A4 (en) 2020-09-24
TWI828849B (zh) 2024-01-11
KR20210132657A (ko) 2021-11-04
US20200234978A1 (en) 2020-07-23
EP3915137A1 (en) 2021-12-01
WO2020154443A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
US11710680B2 (en) RF devices with enhanced performance and methods of forming the same
US20230089645A1 (en) Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) RF devices with enhanced performance and methods of forming the same
US11961813B2 (en) RF devices with enhanced performance and methods of forming the same
US20230260921A1 (en) Rf device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US20210134699A1 (en) Rf devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US20200235074A1 (en) Rf devices with enhanced performance and methods of forming the same
US20240234241A1 (en) Rf devices with nanotube particles for enhanced performance and methods of forming the same
US20240038582A1 (en) SELECTIVE ETCHING PROCESS FOR SiGe AND DOPED EPITAXIAL SILICON

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: North Carolina

Applicant after: QORVO US, Inc.

Address before: North Carolina

Applicant before: QORVO US, Inc.

CB02 Change of applicant information