CN113629129B - Pn结及调制器 - Google Patents

Pn结及调制器 Download PDF

Info

Publication number
CN113629129B
CN113629129B CN202010379071.2A CN202010379071A CN113629129B CN 113629129 B CN113629129 B CN 113629129B CN 202010379071 A CN202010379071 A CN 202010379071A CN 113629129 B CN113629129 B CN 113629129B
Authority
CN
China
Prior art keywords
region
type
type doped
junction
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010379071.2A
Other languages
English (en)
Other versions
CN113629129A (zh
Inventor
李芮
孙旭
李彦波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202010379071.2A priority Critical patent/CN113629129B/zh
Publication of CN113629129A publication Critical patent/CN113629129A/zh
Application granted granted Critical
Publication of CN113629129B publication Critical patent/CN113629129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/035—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本申请实施例提供一种PN结及调制器。PN结通过所述N型区域位于所述第二P型区域中，且所述N型区域的延伸方向垂直于所述第一P型区域的延伸方向，增大了N型区域和P型区域之间的掺杂区域，提高了PN结的调制效率，从而使该PN结应用于调制器中时能够满足更高光信号调制速率、更低驱压的需求。同时，通过采用在第二P型区域中形成N型区域的方式，无需在N型区域与第二P型区域之间形成的掺杂区域内进行多次掺杂，简化了掺杂工序，提升了掺杂效率。

Description

PN结及调制器
技术领域
本申请实施例涉及半导体技术领域，特别涉及一种PN结及调制器。
背景技术
PN结是指在一块单晶半导体两侧分别掺杂成P型半导体和N型半导体时，P型半导体和N型半导体的交界面附近的过渡区。也就是说，P型半导体和N型半导体之间相连的接触面称为PN结。PN结是电子技术中许多元件，例如半导体二极管、双极性晶体管的物质基础。
现有技术的PN结的结构为图1所示的水平型的PN结。如图1所示，硅基底上设置有绝缘层，绝缘层的材料为二氧化硅，硅波导位于绝缘层上面。在硅波导上掺杂硼原子和磷原子分别形成P区域和N区域，从而形成如图1所示的水平型的PN结。其中，脊形波导内的低浓度掺杂(P/N)区域用于电光调制，中浓度掺杂(P+/N+)区域用于降低PN结的电阻以增大带宽，高浓度掺杂(P++/N++)区域与电极金属进行欧姆接触从而加载调制电压，以便于低浓度掺杂(P/N)区域进行电光调制。
上述水平型的PN结的调制效率低，应用于调制器中时无法满足更高光信号调制速率、更低驱压的需求。
发明内容
本申请实施例提供一种PN结及调制器，能够在不引入较高的工艺掺杂复杂度的同时提高PN结的调制效率，从而能够满足更高光信号调制速率、更低驱压的需求。
本申请实施例第一方面提供一种PN结。该PN结包括衬底和设置在所述衬底上的波导层。其中，所述波导层包括第一P型区域和脊形波导层，所述第一P型区域设在所述衬底上，所述脊形波导层位于所述第一P型区域背离所述衬底的一面上；所述脊形波导层包括第二P型区域和N型区域，所述N型区域位于所述第二P型区域中，且所述N型区域的延伸方向垂直于所述第一P型区域的延伸方向。
通过N型区域位于第二P型区域中，且所述N型区域的延伸方向垂直于所述第一P型区域的延伸方向，增大了N型区域和P型区域之间的掺杂区域，提高了PN结的调制效率，从而能够满足更高光信号调制速率、更低驱压的需求。同时，通过采用在第二P型区域中形成N型区域的方式，无需在N型区域与第二P型区域之间形成的掺杂区域内进行多次掺杂，相对简化了掺杂工序，提升了掺杂效率。
在一种可能的实现方式中，所述第一P型区域包括两个第二P型掺杂区域和位于所述两个第二P型掺杂区域之间的第一P型掺杂区域；所述第一P型掺杂区域的掺杂浓度小于所述两个第二P型掺杂区域的掺杂浓度；所述脊形波导层位于所述第一P型掺杂区域上。
在一种可能的实现方式中，所述N型区域的底端端面延伸到所述第一P型掺杂区域内，且N型区域的底端端面与所述衬底之间具有部分所述第一P型掺杂区域。
在一种可能的实现方式中，所述第一P型区域还包括两个第三P型掺杂区域，其中一个所述第三P型掺杂区域位于所述第一P型掺杂区域和所述两个第二P型掺杂区域中的其中一个所述第二P型掺杂区域之间，另一个所述第三P型掺杂区域位于所述第一P型掺杂区域和所述两个第二P型掺杂区域中的另一个所述第二P型掺杂区域之间。通过设置第三P型掺杂区域能够降低PN结的电阻，从而增大带宽。
在一种可能的实现方式中，所述第一P型掺杂区域的掺杂浓度小于所述第三P型掺杂区域的掺杂浓度，所述第三P型掺杂区域的掺杂浓度小于所述第二P型掺杂区域的掺杂浓度。
在一种可能的实现方式中，所述N型区域包括第一N型掺杂区域和第二N型掺杂区域，所述第二N型掺杂区域位于所述第一N型掺杂区域的上方；所述第一N型掺杂区域的掺杂浓度小于所述第二N型掺杂区域的掺杂浓度。
在一种可能的实现方式中，所述N型区域还包括第三N型掺杂区域，所述第三N型掺杂区域位于所述第一N型掺杂区域和所述第二N型掺杂区域之间。通过设置第三N型掺杂区域能够降低PN结的电阻，从而增大带宽。
在一种可能的实现方式中，所述第一N型掺杂区域的掺杂浓度小于所述第三N型掺杂区域的掺杂浓度，所述第三N型掺杂区域的掺杂浓度小于所述第二N型掺杂区域的掺杂浓度。
在一种可能的实现方式中，所述第二N型掺杂区域的端面与所述第二P型区域的端面齐平。这样，相比于第二N型掺杂区域的端面高于第二P型区域的端面或者第二N型掺杂区域的端面低于第二P型区域的端面，掺杂工艺相对简单，从而能够提高生产效率。
在一种可能的实现方式中，所述第二P型区域的掺杂浓度与第一P型掺杂区域的掺杂浓度相同。
在一种可能的实现方式中，还包括电极金属层。所述电极金属层包括阳极金属层和阴极金属层，两个所述第二P型掺杂区域与所述阳极金属层电连接，所述第二N型掺杂区域与所述阴极金属层电连接。这样，在电极金属层上加载反向偏压(即阴极金属层上加载正偏压，阳极金属层上加载负偏压)时，载流子会在PN结处形成耗尽区域，这样，载流子的分布与波导内光场的重叠发生改变，会使波导等效折射率发生变化，从而进行电光调制。
在一种可能的实现方式中，还包括电极连接层。所述电极连接层包括第一电极连接层和第二电极连接层，每个所述第二P型掺杂区域与所述阳极金属层之间通过所述第一电极连接层电连接，所述第二N型掺杂区域与所述阴极金属层之间通过所述第二电极连接层电连接。
在一种可能的实现方式中，还包括包覆层，所述包覆层覆盖在所述第一P型区域和所述脊形波导层上，所述电极金属层位于所述包覆层上；所述第一电极连接层和所述第二电极连接层位于所述包覆层中，且所述第一电极连接层的一端与所述第二P型掺杂区域电接触，所述第一电极连接层的另一端与所述阳极金属层电接触；
所述第二电极连接层的一端与所述第二N型掺杂区域电接触，所述第二电极连接层的另一端与所述阴极金属层电接触。
在一种可能的实现方式中，所述电极连接层还包括第三电极连接层，两个所述第二P型掺杂区域电连接的所述第一电极连接层通过所述第三电极连接层导通，所述阳极金属层与所述第三电极连接层电连接。这样，即可实现两个第二P型掺杂区域同时与一个阳极金属层301电连接。
在一种可能的实现方式中，所述衬底包括硅基底和设在所述硅基底上的绝缘层；所述波导层位于所述绝缘层上。
在一种可能的实现方式中，所述PN结为环形结构，其中一个所述第二P型掺杂区域位于所述环形结构的外圈，另一个所述第二P型掺杂区域位于所述环形结构的内圈；且位于所述环形结构外圈的所述第二P型掺杂区域上开设至少一个缺口，所述缺口的一端延伸到所述第二N型掺杂区域；所述缺口内设置有N型延伸区域，所述N型延伸区域的一端与所述第二N型掺杂区域电接触，所述N型延伸区域的另一端与所述第二电极连接层电连接。
在一种可能的实现方式中，所述PN结为条状结构，其中一个所述第二P型掺杂区域上开设至少一个缺口，所述缺口的一端延伸到所述第二N型掺杂区域；所述缺口内设置有N型延伸区域，所述N型延伸区域的一端与所述第二N型掺杂区域电接触，所述N型延伸区域的另一端与所述第二电极连接层电连接。
本申请实施例第二方面提供一种调制器，至少包括壳体、主线波导和上述任一所述的PN结。所述PN结位于所述壳体内，且所述壳体上开设可供其中一个所述主线波导穿过的第一光入口和第一调制穿通光出口；所述主线波导与所述PN结的脊形波导层导通。
本申请实施例第三方面提供一种调制器，至少包括分束器、非对称波导结构、两个反射回路和上述任一所述的PN结；所述分束器的一端具有第二光入口和第二调制穿通光出口，所述分束器的另一端与所述非对称波导结构的一端相连，所述非对称波导结构的另一端与其中一个所述PN结一端的脊形波导层相连，所述PN结另一端的脊形波导层与其中一个反射回路相连；所述分束器的第三端与另一个所述PN结一端的脊形波导层相连，所述PN结另一端的脊形波导层与另一个所述反射回路相连。
本申请实施例第四方面提供一种调制器，至少包括分束器、非对称波导层、平板波导层、两个反射回路和上述任一所述的PN结；所述PN结结构的数量为一个，所述分束器的一端具有第二光入口和第二调制穿通光出口，所述分束器的另一端与所述非对称波导结构的一端相连，所述非对称波导结构的另一端与其中一个所述PN结结构一端的脊形波导结构，所述PN结结构另一端的脊形波导结构与其中一个反射回路相连；所述分束器的第三端与所述平板波导层的一端相连，所述平板波导层的另一端与另一个所述反射回路相连。
本申请实施例第五方面提供一种调制器，至少包括耦合器和上述任一所述的PN结；所述耦合器的一端具有第三光入口和调制反射光出口，所述耦合器的另一端与所述PN结一端的脊形波导层相连，所述PN结另一端的脊形波导层与第三调制穿通光出口相连；所述PN结中靠近所述耦合器一端的所述脊形波导层呈波浪状。
上述第二至第五方面的调制器的有益效果参见第一方面关于PN结的相关描述，在此不再赘述。
本申请实施例第六方面提供一种PN结的制作方法，包括多个步骤。首先，提供衬底；然后，在所述衬底上形成第一P型区域；接着，在所述第一P型区域上形成脊形波导层，所述脊形波导层包括第二P型区域以及N型区域，所述N型区域位于所述第二P型区域中，且所述N型区域的延伸方向垂直于所述第一P型区域的延伸方向。
本申请实施例提供的PN结的制作方法，通过在第一P型区域上形成脊形波导层，脊形波导层包括第二P型区域以及N型区域，N型区域位于第二P型区域中，且N型区域的延伸方向垂直于第一P型区域的延伸方向，这样，无需在N型区域与第二P型区域之间形成的掺杂区域内进行多次掺杂，简化了掺杂工序，提升了掺杂效率，同时还能够提高PN结的调制效率，从而使该PN结应用于调制器中时能够满足更高光信号调制速率、更低驱压的需求。
在一种可能的实现方式中，所述在所述第一P型区域上形成脊形波导层，包括：在所述第一P型区域上形成第二P型区域；从所述第二P型区域的部分端面向所述第二P型区域内注入磷原子，以在所述第二P型区域中形成N形区域，所述第二P型区域以及位于所述第二P型区域中的所述N型区域组成所述脊形波导层。
在一种可能的实现方式中，所述从所述第二P型区域的部分端面向所述第二P型区域内注入磷原子，以在所述第二P型区域中形成N形区域，包括：在所述第二P型区域的部分端面中注入磷原子形成第一N型掺杂区域；在所述第一N型掺杂区域的部分区域中注入磷原子形成第二N型掺杂区域，所述第二N型掺杂区域中磷原子的掺杂浓度大于所述第一N型掺杂区域中磷原子的掺杂浓度。
在一种可能的实现方式中，所述在所述第一N型掺杂区域的部分区域注入磷原子形成第二N型掺杂区域之前，还包括：在所述第一N型掺杂区域的部分区域内注入磷原子形成第三N型掺杂区域；
所述在所述第一N型掺杂区域的部分区域注入磷原子形成第二N型掺杂区域，包括：在所述第三N型掺杂区域的部分区域内注入磷原子形成第二N型掺杂区域，其中，所述第三N型掺杂区域中磷原子的掺杂浓度大于所述第一N型掺杂区域中磷原子的掺杂浓度且小于所述第二N型掺杂区域中磷原子的掺杂浓度。
在一种可能的实现方式中，所述在所述衬底上形成第一P型区域，包括：在所述衬底上形成平板波导层；在所述平板波导层的至少部分区域注入硼原子，且注入所述硼原子的所述平板波导层作为所述第一P型区域。
在一种可能的实现方式中，所述在所述平板波导层的至少部分注入硼原子，包括：在所述平板波导层的中间区域注入所述硼原子，形成第一P型掺杂区域；所述在所述第一P型区域上形成第二P型区域，包括：在所述第一P型掺杂区域上形成所述第二P型区域。
在一种可能的实现方式中，所述在所述第一P型掺杂区域上形成所述第二P型区域，包括：在所述平板波导层的中部区域上形成脊形硅层；在所述平板波导层上靠近所述脊形硅层的区域注入所述硼原子，形成第一P型掺杂区域，所述脊形硅层中注入硼原子形成所述第二P型区域。
在一种可能的实现方式中，所述在所述第三N型掺杂区域的部分区域内注入磷原子形成第二N型掺杂区域之后，还包括：在所述平板波导层上靠近所述第一P型掺杂区域的区域中注入硼原子，形成两个第二P型掺杂区域，且所述第一P型掺杂区域位于两个所述第二P型掺杂区域之间，所述第一P型掺杂区域的掺杂浓度小于所述第二P型掺杂区域的掺杂浓度。
在一种可能的实现方式中，在所述形成两个第二P型掺杂区域之前，还包括：在所述平板波导层上靠近所述第一P型掺杂区域的部分区域中注入硼原子，形成两个第三P型掺杂区域，所述第一P型掺杂区域位于两个所述第三P型掺杂区域之间；
所述在所述平板波导层上靠近所述第一P型掺杂区域的区域中注入硼原子，形成两个第二P型掺杂区域，包括：在所述平板波导层上靠近所述第三P型掺杂区域的区域注入硼原子，形成两个第二P型掺杂区域，所述第一P型掺杂区域的掺杂浓度小于所述第三P型掺杂区域的掺杂浓度，所述第三P型掺杂区域的掺杂浓度小于所述第二P型掺杂区域的掺杂浓度。
在一种可能的实现方式中，所述形成第二P型掺杂区域之后，还包括：在所述第二P型掺杂区域上设置阳极金属层；在所述N型区域中的第二N型掺杂区域上设置阴极金属层。
在一种可能的实现方式中，所述在所述第二P型掺杂区域上设置阳极金属层之前还包括：在所述第一P型区域和所述脊形波导层上形成包覆层；所述在所述第二P型掺杂区域上设置阳极金属层，在所述N型区域中的第二N型掺杂区域上设置阴极金属层，包括：
在所述包覆层中设有第一电极连接层和第二电极连接层，所述第一电极连接层的一端与所述第二P型掺杂区域抵接，所述第二电极连接层的一端与第二N型掺杂区域抵接；
在所述包覆层上分别设有所述阳极金属层和所述阴极金属层，且所述阳极金属层与所述第一电极连接层电连接，所述阴极金属层与所述第二电极连接层的另一端电连接。
在一种可能的实现方式中，所述提供衬底，包括：提供硅基底；在所述硅基底上形成绝缘层；所述在所述衬底上形成第一P型区域，包括：在所述绝缘层上形成所述第一P型区域。
附图说明
图1为现有技术中水平型PN结的结构示意图；
图2为现有技术中L型PN结的结构示意图；
图3为现有技术中U/C型PN结的结构示意图；
图4为本申请实施例提供的PN结的一种结构示意图；
图5为本申请实施例提供的PN结的立体截面图；
图6为本申请实施例提供的PN结的另一种结构示意图；
图7为本申请实施例提供的PN结的再一种结构示意图；
图8为本申请实施例提供的PN结的又一种结构示意图；
图9为本申请实施例提供的PN结与现有技术中的三种PN结的调制效率对比图；
图10为本申请实施例提供的PN结与现有技术中的三种PN结的波导损耗对比图；
图11为本申请实施例提供的一种PN结的俯视图；
图12为本申请实施例提供的另一种PN结的俯视图；
图13为本申请实施例提供的调制器的一种结构示意图；
图14为本申请实施例提供的调制器的另一种结构示意图；
图15为本申请实施例提供的调制器与现有技术中的三种PN结应用于调制器时的调制效率和动态ER对比图；
图16为本申请实施例提供的调制器的实际调制效率和动态ER图；
图17为本申请实施例提供的调制器的一种结构示意图；
图18为本申请实施例提供的调制器的另一种结构示意图；
图19为本申请实施例提供的调制器的结构示意图；
图20为本申请实施例提供的PN结制作方法的流程示意图。
附图标记说明：
100-PN结；1-波导层；11-平板波导层；10-第一P型区域；101-第一P型掺杂区域；102-第二P型掺杂区域；1021-缺口；103-第三P型掺杂区域；20，20a-脊形波导层；201-第二P型区域；202-N型区域；2021-第一N型掺杂区域；2022-第二N型掺杂区域；2023-第三N型掺杂区域；2024-N型延伸区域；30-电极金属层；301-阳极金属层；302-阴极金属层；40-电极连接层；401-第一电极连接层；402-第二电极连接层；403-第三电极连接层；50-包覆层；2-衬底；21-硅基底；22-绝缘层；200-调制器；3-壳体；31-主线波导；32-第一光入口；33-第一调制穿通光出口；34-输入端口；35-调制下载光出口；4-分束器；41-第一端；42-第二光入口；43-第二调制穿通光出口；44-第二端；45-第三端；5-非对称波导结构；6-反射回路；7-耦合器；71-第三光入口；72-调制反射光出口；73-第三调制穿通光出口。
具体实施方式
本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请，下面将结合附图对本申请实施例的实施方式进行详细描述。
随着数据中心内部及数据中心之间的信息交换量的极速增长，低功耗、高带宽的电光器件因可实现低成本的高速信号传输、接收和交换而颇受青睐。其中，绝缘体上硅(Silicon on Insulator，SOI)集成电光器件有以下优势：第一，与互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺兼容，使得电器件和电光器件有较高的统一集成的可能性；第二，SOI晶元尺寸大且成本低，使得SOI集成器件的价格较磷化铟等集成器件的价格更便宜；第三，硅与二氧化硅的折射率差异较大，使光场能有效地限制在SOI波导中，因此器件弯曲半径和尺寸更小，例如SOI微环调制器(MicroringResonator Modulator，MRM)半径仅几微米到几十微米，有利于电光器件大规模、高密度地集成；第四，SOI波导掺杂硼、磷原子形成的PN结，有较高的电光调制效率和带宽，从而形成低驱压高速调制器。
SOI高速调制器的原理是基于加载反向偏压的PN结的载流子耗尽效应进行电光调制。目前，常见的PN结为如图1所示的水平型PN结。其调制效率过低，应用于调制器中时无法满足更高光信号调制速率、更低驱压的需求。但是将PN结的调制效率提升后，又会增加PN结的掺杂工艺复杂程度，往往需要在掺杂区域内进行多次掺杂，效率低下，且该掺杂技术目前并不完全成熟，形成的PN结的调制效率与仿真值有较大差距。如图2所示，在脊形波导内，低浓度掺杂N区域位于P区域上方或P区域位于N区域上方，形成L型PN结，L型的PN结的掺杂工艺复杂，需要在脊形波导上的L型掺杂区域内进行多次掺杂。又如图3所示，在脊形波导内，低浓度掺杂N区域和低浓度掺杂P区域形成U型(也称为C型)PN结，U型的PN结调制效率较水平型的PN结并没有太大提升，而且由于掺杂结构更为复杂，其PN结的掺杂工艺的实现更为困难，即需要在U型区域进行多次掺杂，效率低下。
基于此，本申请实施例提供一种新的PN结。参照图4所示，PN结100包括衬底2和设置在衬底2上的波导层1。其中，波导层1包括第一P型区域10和脊形波导层20，第一P型区域10设在衬底2上，脊形波导层20位于第一P型区域10背离衬底2的一面上。
脊形波导层20包括第二P型区域201和N型区域202，N型区域202位于第二P型区域201中，且N型区域202的延伸方向垂直于第一P型区域10的延伸方向。通过N型区域201位于第二P型区域201中，无需在N型区域202与第二P型区域201之间形成的掺杂区域内进行多次掺杂，简化了掺杂工序，提升了掺杂效率，同时还能够提高PN结的调制效率，从而使该PN结应用于调制器中时能够满足更高光信号调制速率、更低驱压的需求。
具体地，第一P型区域10包括第一P型掺杂区域101和两个第二P型掺杂区域102，且第一P型掺杂区域101位于两个第二P型掺杂区域102之间。其中，第一P型掺杂区域101的掺杂浓度小于第二P型掺杂区域102的掺杂浓度，且脊形波导层20位于第一P型掺杂区域101上。
在本申请实施例中，第二P型区域201的掺杂浓度与第一P型掺杂区域101的掺杂浓度相同。
N型区域202包括第一N型掺杂区域2021和第二N型掺杂区域2022，第二N型掺杂区域2022位于第一N型掺杂区域2021的上方，其中，第一N型掺杂区域2021的掺杂浓度小于第二N型掺杂区域2022的掺杂浓度。
需要说明的是，第一P型掺杂区域101和第一N型掺杂区域2021用于电光调制，第二P型掺杂区域102和第二N型掺杂区域2022分别与电极进行欧姆接触从而用于加载调制电压，以便于第一P型掺杂区域101和第一N型掺杂区域2021进行电光调制。
在一种可能的实现方式中，如图5所示，N型区域202的底端端面(即图5中第一N型掺杂区域2021的底端端面)延伸到第一P型掺杂区域101内，且N型区域202的底端端面与衬底2之间具有部分第一P型掺杂区域101。例如，N型区域202和衬底2之间由部分第一P型掺杂区域101隔开，N型区域202的底端端面未延伸至衬底2处，以确保位第一P型掺杂区域101处于导通状态。
在可能的具体实现方式中，第一P型区域10还包括两个第三P型掺杂区域103。如图6所示，其中一个第三P型掺杂区域103位于第一P型掺杂区域101和两个第二P型掺杂区域102中的其中一个第二P型掺杂区域102之间，另一个第三P型掺杂区域103位于第一P型掺杂区域101和两个第二P型掺杂区域102中的另一个第二P型掺杂区域102之间。
其中，第一P型掺杂区域101的掺杂浓度小于第三P型掺杂区域103的掺杂浓度，第三P型掺杂区域103的掺杂浓度小于第二P型掺杂区域102的掺杂浓度。例如，第二P型掺杂区域102的掺杂浓度为1×1020cm-3，第三P型掺杂区域103的掺杂浓度为2×1018cm-3，第一P型掺杂区域101的掺杂浓度为5×1017cm-3。
在可能的具体实现方式中，N型区域202还包括第三N型掺杂区域2023，如图6所示，第三N型掺杂区域2023位于第一N型掺杂区域2021和第二N型掺杂区域2022之间。其中，第一N型掺杂区域2021的掺杂浓度小于第三N型掺杂区域2023的掺杂浓度，第三N型掺杂区域2023的掺杂浓度小于第二N型掺杂区域2022的掺杂浓度。例如，第二N型掺杂区域2022的掺杂浓度为1×1020cm-3，第三N型掺杂区域2023的掺杂浓度为3×1018cm-3，第一N型掺杂区域2021的掺杂浓度为3×1017cm-3。
具体地，第一P型掺杂区域101、第二P型掺杂区域102和第三P型掺杂区域103通过掺杂硼原子形成，第一N型掺杂区域2021、第二N型掺杂区域2022和第三N型掺杂区域2023通过掺杂磷原子形成。
需要说明的是，第三P型掺杂区域103和第三N型掺杂区域2023用于降低PN结100的电阻以增大带宽。在本申请实施例中，PN结100可以包括第三P型掺杂区域103和第三N型掺杂区域2023，也可以不包括第三P型掺杂区域103和第三N型掺杂区域2023，本申请实施例对此并不加以限定。
在一种可能的实现方式中，第二N型掺杂区域2022的端面与第二P型区域201的端面齐平。这样，相比于第二N型掺杂区域2022的端面高于第二P型区域201的端面或者第二N型掺杂区域2022的端面低于第二P型区域201的端面，掺杂工艺相对简单，从而能够提高生产效率。
如图7所示，PN结100还包括电极金属层30，电极金属层30包括阳极金属层301和阴极金属层302。其中，两个第二P型掺杂区域102与阳极金属层301电连接，第二N型掺杂区域2022与阴极金属层302电连接。在电极金属层30上加载反向偏压(即阴极金属层302上加载正偏压，阳极金属层301上加载负偏压)时，载流子会在PN结处形成耗尽区域，这样，载流子的分布与波导内光场的重叠发生改变，会使波导等效折射率发生变化，从而进行电光调制。
在一种可能的实现方式中，电极金属层30包括多层的电极金属层30。这样，多层的电极金属层30会比单层具有更大的设计自由度。电极金属层30也可以包括具有氮化钛(TiN)等用于热调的金属层，热调金属层能够加载电压到该层，该层导热使得硅波导被加热，相对于其他金属层进行电光调制，该层是通过热调来调节波导的中光场的相位等。
在本申请实施例中，第二P型掺杂区域102与阳极金属层301之间，以及第二N型掺杂区域2022与阴极金属层302之间通过电极连接层40实现电连接，具体地，电极连接层40包括第一电极连接层401和第二电极连接层402，每个第二P型掺杂区域102与阳极金属层301之间通过第一电极连接层401实现电连接，第二N型掺杂区域2022与阴极金属层302之间通过第二电极连接层402实现电连接。
作为一种可选的实施方式，该PN结100中还包括包覆层50。如图7所示，包覆层50覆盖在第一P型区域10和脊形波导层20上，电极金属层30位于包覆层50上，包覆层的材料可以为二氧化硅、空气等。
第一电极连接层401和第二电极连接层402位于包覆层50中，且第一电极连接层401的一端与第二P型掺杂区域102电接触，第一电极连接层401的另一端与阳极金属层301电接触，以此实现第二P型掺杂区域102与包覆层50上的阳极金属层301之间的电连接。
第二电极连接层402的一端与第二N型掺杂区域2022电接触，第二电极连接层402的另一端与阴极金属层302电接触。以此实现第二N型掺杂区域2022与包覆层50上的阴极金属层302之间的电连接。
在本申请实施例中，如图8所示，电极连接层40还包括第三电极连接层403，两个第二P型掺杂区域102电连接的第一电极连接层401通过第三电极连接层403导通，阳极金属层301与第三电极连接层403电连接。这样，即可实现两个第二P型掺杂区域102同时与一个阳极金属层301电连接。
在一种可能的实现方式中，电极连接层40包括多层的电极连接层40。多层的电极连接层40设计的有益效果类似多层的电极金属层30，不再赘述。
此外，如图8所示，衬底2包括硅基底21和设在硅基底21上的绝缘层22，波导层1位于绝缘层22上，绝缘层22的材料可以为二氧化硅。
具体地，对现有技术中的水平型PN结(图1)、L型PN结(图2)、U/C型PN结(图3)和本申请实施例中的PN结100进行了调制效率的仿真对比。在仿真模拟中，除四种PN结的结构不同外，其他参数均保持一致：脊形波导层20的宽度均为600μm，第二P型掺杂区域102和第二N型掺杂区域2022的掺杂浓度均为1×1020cm-3，第一P型掺杂区域101和第一N型掺杂区域的掺杂浓度均为5×1017cm-3，且均无第三P型掺杂区域103和第三N型掺杂区域。
参照图9所示，在同样的偏压下，本申请实施例中的PN结100的等效折射率改变最大，即调制效率最高。在-2V和-4V时，水平PN结、L型PN结、U/C型PN结和本申请中的PN结100所对应的等效折射率分别如下表所示：
因此，本申请实施例中的PN结100的等效折射率改变(即调制效率)较L型PN结分别提升17％和22％，较水平型PN结分别提升63％和48％，较U型PN分别提升67％和50％。但是，由于本申请实施例中的PN结100中，第二N型掺杂区域2022(高浓度掺杂区域)位于波导层1的内部，导致该PN结100的波导损耗较其他三种PN结大很多(如图10所示)。但本申请实施例中的PN结主要应用于尺寸较小的SOI调制器，如MRM、迈克尔逊干涉调制器(MichelsonInterferometric Modulator，MIM)、布拉格光栅调制器(Bragg Grating Modulator，BGM)等，因此并不会引入太大的插损代价。例如，如图10所示，对于半径为7.5μm的MRM，采用本申请实施例中的PN结100，仿真得到的-2V波导损耗为118.3dB/cm，半径为7.5μm的MRM，周长为47.1239μm，乘以波导损耗得出的微环整体损耗为0.5575dB。因此，将本申请实施例中的PN结应用于尺寸较小的调制器时，在提高调制器调制效率的同时，不会影响调制器的其他性能。
在本申请实施例中，该PN结100的结构包括但不限于以下两种可能的实现方式：
一种可能的实现方式为：如图11所示，PN结100为环形结构。具体地，其中一个第二P型掺杂区域102位于环形结构的外圈，另一个第二P型掺杂区域102位于环形结构的内圈，而且，位于环形结构外圈的第二P型掺杂区域102上开设至少一个缺口1021(如图11中，位于环形结构外圈的第二P型掺杂区域102上开设有一个缺口1021)，缺口1021的一端延伸到第二N型掺杂区域2022。
缺口1021内设置有N型延伸区域2024，N型延伸区域2024的一端与第二N型掺杂区域2022电接触，N型延伸区域2024的另一端与第二电极连接层402电连接。这样，位于环形结构外圈的第二P型掺杂区域102靠近缺口1021的位置通过第一电极连接层401与阳极金属层301连接，第二N型掺杂区域2022通过位于缺口1021内的N型延伸区域2024和第二电极连接层402与阴极金属层302连接。
另一种可能的实现方式为：如图12所示，PN结100为条状结构，其中一个第二P型掺杂区域102上开设至少一个缺口1021(如图12中，其中一个第二P型掺杂区域102上开设有两个缺口1021)，缺口1021的一端延伸到第二N型掺杂区域2022。
缺口1021内设置有N型延伸区域2024，N型延伸区域2024的一端与第二N型掺杂区域2022电接触，N型延伸区域2024的另一端与第二电极连接层402电连接。这样，第二P型掺杂区域102通过第一电极连接层401与阳极金属层301连接，第二N型掺杂区域2022通过位于缺口1021内的N型延伸区域2024和第二电极连接层402与阴极金属层302连接。
参照附图13所示，本申请实施例还提供一种调制器200。调制器200例如可以为MRM，该调制器200至少包括壳体3、主线波导31和上述的PN结100。其中，PN结100位于壳体3内，且壳体3上开设可供其中一个主线波导31穿过的第一光入口32和第一调制穿通光出口33，主线波导31与PN结100的脊形波导层20导通。
在实际使用时，调制器200的第一光入口32输入特定波长的激光光源，将调制器200的阳极金属层301接地，阴极金属层302输入高速电信号，不同电平的电信号使得PN结100内的载流子耗尽的程度不同，因此载流子与PN结100内光场的重叠也不同，光场的有效折射率便因此得到调制，从而使得调制器200的第一调制穿通光出口33可以输出不同强度的光信号。
在一种可能的实现方式中，如图14所示，调制器200的主线波导31为两个，壳体3上还开设有可供另一个主线波导31穿过的输入端口34和调制下载光出口35，且另一个主线波导31与PN结100的脊形波导层20导通。
在本申请实施例中，该调制器200中的PN结100为图11所示，位于微环内圈的第二P型掺杂区域102和位于微环外圈的第二P型掺杂区域102均需连接阳极金属层301，因此两者的阳极金属层301相连，如图13和图14所示，将调制器200置于显微镜下，第三电极连接层403可被明显看到，但如果水平型PN结、L型PN结和U/C型PN结这样连接，则第二P型掺杂区域102会与第二N型掺杂区域2022共地，导致MRM无法进行调制。
在其它的一些实施例中，位于微环内圈的第二P型掺杂区域102与位于微环外圈的第二P型掺杂区域102之间的阳极金属层301之间的连接也可能不以图13和图14的形式出现，但只要是脊形波导层两侧20的电极金属层30相连，且该调制器200可正常工作，则说明采用了本申请实施例中的PN结100。
示例性地，对现有技术中的水平型PN结(图1)、L型PN结(图2)、U/C型PN结(图3)和本申请实施例中的PN结100分别应用于MRM时，进行了调制效率和动态ER(即动态消光比)的仿真对比。在仿真模拟中，为使MRM应用于高带宽、低串扰的多通道级联调制系统，其半径设定为7.5μm，通过设计MRM结构使其3-dB光带宽均为60GHz，以上设计在用于对比的四个MRM中均保持一致，且均保持阳极电压为0V，在阴极上分别加载0V和2V偏压。
如图15所示，应用上述四种不同的PN结的MRM均工作在1550nm波长附近，应用申请实施例中的PN结100的MRM具有最高的调制效率和动态ER。四种PN结所对应的调制效率和动态ER分别如下表所示：
水平型PN结 L型PN结 U/C型PN结 本申请中的PN结
调制效率(pm/V) 25 35 25 40
动态ER(dB) 2.26 3.48 2.25 4.44
相对于水平型PN结和U/C型PN结，本申请实施例中的PN结100的调制效率提高了60％，5-dB工作点处的动态ER提高了2.18dB。相对于L型PN结，本申请实施例中的PN结100的调制效率提高了14％，5-dB工作点处的动态ER提高了0.96dB。
此外，如图11所示，为连接阴极金属层302，MRM结构需设置缺口1021以及位于缺口处的N型延伸区域2024将第二N型掺杂区域2022引出，因此整个MRM约有10％的周长不构成PN结。附图16为将本申请实施例中的PN结的调制效率调整为图18中本申请实施例中的PN结的仿真数据的90％后的结果。这样，相对于图15中应用水平型PN结、L型PN结和U/C型PN结的MRM，本申请实施例依然具有最高的调制效率和动态ER，相对于水平型PN结和U/C型PN结，本申请实施例的调制效率提高了56％，5-dB工作点处的动态ER提高了2.10dB；相对于L型PN结，本申请实施例的调制效率提高了11％，5-dB工作点处的动态ER提高了0.88dB。
需要说明的是，无论MRM是否有多个第二P型掺杂区域102和N型延伸区域2024形成分段式掺杂，只要在MRM中应用本申请实施例中的PN结100，都在本申请的保护范围内。
参照附图17所示，本申请实施例提供另一种调制器200，调制器200例如可以为MIM，该调制器200至少包括分束器4、非对称波导结构5、两个反射回路6和上述的PN结100。
在一些实施例中，调制器200为双臂掺杂时，PN结100的数量可以为两个。分束器4的第一端41具有第二光入口42和第二调制穿通光出口43，分束器4的第二端44与非对称波导结构5的一端相连，非对称波导结构5的另一端与其中一个PN结100一端的脊形波导层20相连，PN结100另一端的脊形波导层20与其中一个反射回路6相连。其中，非对称波导结构5能够使MIM在光谱上具有天然的干涉相消波长。
分束器4的第三端45与另一个PN结100一端的脊形波导层20相连，PN结100另一端的脊形波导层20与另一个反射回路6相连。
在一种可能的实现方式中，至少其中一个臂上的PN结100的两个第二P型掺杂区域102通过第三电极连接层403导通，阳极金属层301与第三电极连接层403电连接。这样，即可实现两个第二P型掺杂区域102同时与一个阳极金属层301电连接。
这样，将调制器200置于显微镜下，第三电极连接层403可被明显看到，但如果水平型PN结、L型PN结和U/C型PN结这样连接，则第二P型掺杂区域102会与第二N型掺杂区域2022共地，导致MIM无法进行调制。
在一种可能的实现方式中，其中一个臂上的PN结100中的阳极金属层301和阴极金属层302分别与另一个臂上的PN结100中的阳极金属层301和阴极金属层302相连。
在一些其它的实施例中，调制器200为单臂掺杂时，PN结100的数量可以为一个。如图18所示，分束器4的第一端41具有第二光入口42和第二调制穿通光出口43，分束器4的第二端44与非对称波导结构5的一端相连，非对称波导结构5的另一端与其中一个PN结100一端的脊形波导层20相连，PN结100另一端的脊形波导层20与其中一个反射回路6相连。
分束器4的第三端45与平板波导层11相连，平板波导层11的另一端与另一个反射回路6相连，其中，平板波导层11上设置有脊形波导层20a。
需要说明的是，无论是否MIM中的第二P型掺杂区域102、第一P型掺杂区域101和N型延伸区域2024形成分段式结构，无论分段式结构中这几个区域的数目是多少(例如，图17中，第二P型掺杂区域102和第一P型掺杂区域101有三个，N型延伸区域2024有两个)，只要在MIM中应用本申请实施例中的PN结100，都在本申请的保护范围内。
需要说明的是，无论MIM是否有多个第二P型掺杂区域102和N型延伸区域2024形成分段式掺杂，只要在MIM中应用本申请实施例中的PN结100，都在本申请的保护范围内。
在实际使用时，调制器200的第二光入口42输入特定波长的激光光源；调制器200的阳极金属层301接地，阴极金属层302输入高速电信号，不同电平的电信号使得PN结100内载流子耗尽的程度不同，因此载流子与PN结100内光场的重叠也不同，光场的有效折射率便因此得到调制，从而使调制器200的第二调制穿通光出口43可以输出不同强度的光信号。
参照附图19所示，本申请实施例还提供一种调制器200，该调制器200例如可以为BGM。该调制器200至少包括耦合器7和上述的PN结100，耦合器7的一端具有第三光入口71和调制反射光出口72，耦合器7的另一端与PN结100一端的脊形波导层20相连，PN结100另一端的脊形波导层20与第三调制穿通光出口73相连。其中，PN结100中靠近耦合器7一端的脊形波导层20呈波浪状(图中未示出)。
在实际使用时，调制器200的第三光入口71输入特定波长的激光光源；调制器200的阳极金属层301接地，阴极金属层302输入高速电信号，不同电平的电信号使得PN结100内载流子耗尽的程度不同，因此载流子与PN结100内光场的重叠也不同，光场的有效折射率便因此得到调制，从而使调制器200的第三调制穿通光出口73可以输出不同强度的光信号。
参照附图20所示，本申请实施例还提供一种PN结100的制作方法。该方法包括：
S101：提供衬底2；
其中，衬底2包括硅基底21和绝缘层22，提供硅基底21后，在硅基底21上形成绝缘层22，绝缘层22的材料可以为二氧化硅。
S102：在衬底2上形成第一P型区域10；
具体地，在衬底2中的绝缘层22上形成第一P型区域10。
S103：在第一P型区域10上形成脊形波导层20，脊形波导层20包括第二P型区域201以及N型区域202，N型区域202位于第二P型区域201中，且N型区域202的延伸方向垂直于第一P型区域的延伸方向。
通过N型区域201位于第二P型区域201中，无需在N型区域202与第二P型区域201之间形成的掺杂区域内进行多次掺杂，简化了掺杂工序，提升了掺杂效率，同时还能够提高PN结的调制效率，从而使该PN结应用于调制器中时能够满足更高光信号调制速率、更低驱压的需求。
其中，S103具体包括：
步骤A1：在第一P型区域10上形成第二P型区域201；
步骤A2：从第二P型区域201的部分端面向第二P型区域201内注入磷原子，以在第二P型区域201中形成N形区域，第二P型区域201以及位于第二P型区域201中的N型区域202组成脊形波导层20。
进一步地，步骤A2包括：
步骤A21：在第二P型区域201的部分端面中注入磷原子形成第一N型掺杂区域2021；
步骤A23：在第一N型掺杂区域2021的部分区域中注入磷原子形成第二N型掺杂区域2022。
其中，第二N型掺杂区域2022中磷原子的掺杂浓度大于第一N型掺杂区域2021中磷原子的掺杂浓度。
在一种可能的实现方式中，在步骤A23之前，还包括：
步骤A22：在第一N型掺杂区域2021的部分区域内注入磷原子形成第三N型掺杂区域2023。
这样，步骤A23具体包括：
A231：在第三N型掺杂区域2023的部分区域内注入磷原子形成第二N型掺杂区域2022。
其中，第三N型掺杂区域2023中磷原子的掺杂浓度大于第一N型掺杂区域2021中磷原子的掺杂浓度且小于第二N型掺杂区域2022中磷原子的掺杂浓度。
在一种可能的实现方式中，S102具体包括：
步骤B1：在衬底2上形成平板波导层11(即第一P型区域10所处的位置)；
步骤B2：在平板波导层11的至少部分区域注入硼原子，且注入硼原子的平板波导层11作为第一P型区域10。
其中，步骤B2具体包括：
步骤B21：在平板波导层11的中间区域注入硼原子，形成第一P型掺杂区域101；
步骤A1具体包括：
步骤A11：在第一P型掺杂区域101上形成第二P型区域201。
在一种可能的实现方式中，步骤A11包括：
步骤A111：在平板波导层11的中部区域上形成脊形硅层；
步骤A112：在平板波导层11上靠近脊形硅层的区域注入硼原子，形成第一P型掺杂区域101，脊形硅层中注入硼原子形成第二P型区域201。
在一种可能的实现方式中，在步骤A231之后，还包括：
步骤A233：在平板波导层11上靠近第一P型掺杂区域101的区域中注入硼原子，形成两个第二P型掺杂区域102，且第一P型掺杂区域101位于两个第二P型掺杂区域102之间，第一P型掺杂区域101的掺杂浓度小于第二P型掺杂区域102的掺杂浓度。
在一种可能的实现方式中，在步骤A233之前，还包括：
A232：在平板波导层11上靠近第一P型掺杂区域101的部分区域中注入硼原子，形成两个第三P型掺杂区域103，第一P型掺杂区域101位于两个第三P型掺杂区域103之间；
步骤A233具体包括：
在平板波导层11上靠近第三P型掺杂区域103的区域注入硼原子，形成两个第二P型掺杂区域102，第一P型掺杂区域101的掺杂浓度小于第三P型掺杂区域103的掺杂浓度，第三P型掺杂区域103的掺杂浓度小于第二P型掺杂区域102的掺杂浓度。
需要说明的是，第一P型掺杂区域101和第一N型掺杂区域2021用于电光调制，第二P型掺杂区域102和第二N型掺杂区域2022分别与电极进行欧姆接触从而用于加载调制电压，以便于第一P型掺杂区域101和第一N型掺杂区域2021进行电光调制，第三P型掺杂区域103和第三N型掺杂区域2023用于降低PN结100的电阻以增大带宽。
在一种可能的实现方式中，在步骤A233之后，还包括：
步骤C1：在第二P型掺杂区域102上设置阳极金属层301；
步骤C3：在N型区域202中的第二N型掺杂区域2022上设置阴极金属层302。
在阴极金属层302上加载正偏压，阳极金属层301上加载负偏压时，载流子会在PN结处形成耗尽区域，这样，载流子的分布与波导内光场的重叠发生改变，会使波导等效折射率发生变化，从而进行电光调制。
在一种可能的实现方式中，在C3之前，还包括：
C2：在第一P型区域10和脊形波导层20上形成包覆层50；
进一步地，步骤C2具体包括：
C21：在包覆层50中设有第一电极连接层401第一电极连接层401的一端与第二P型掺杂区域102抵接；
C22：在包覆层50上设有阳极金属层301，且阳极金属层301与第一电极连接层401电连接。
步骤C3具体包括；
C31：在包覆层50中设有第二电极连接层402，第二电极连接层402的一端与第二N型掺杂区域2022抵接；
C32：在包覆层50上设有阴极金属层302，且阴极金属层302与第二电极连接层402的另一端电连接。
需要说明的是，本申请实施例只是作为一种示例介绍了PN结100的一种制作方法。在其它的一些实施例中，当然也可以通过调整上述各步骤的顺序来实现上述的PN结，因此，本申请实施例对PN结100的制作方法并不加以限定，也不限于上述示例。
在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。
本申请实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
最后应说明的是：以上各实施例仅用以说明本申请实施例的技术方案，而非对其限制；尽管参照前述各实施例对本申请实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请实施例各实施例技术方案的范围。

Claims (18)

1.一种PN结，其特征在于，包括衬底和设置在所述衬底上的波导层，其中：
所述波导层包括第一P型区域和脊形波导层，所述第一P型区域设在所述衬底上，所述脊形波导层位于所述第一P型区域背离所述衬底的一面上；
所述脊形波导层包括第二P型区域和N型区域，所述N型区域位于所述第二P型区域中，且所述N型区域的延伸方向垂直于所述第一P型区域的延伸方向；
所述N型区域包括第一N型掺杂区域和第二N型掺杂区域，所述第二N型掺杂区域位于所述第一N型掺杂区域的上方；
所述第一N型掺杂区域的掺杂浓度小于所述第二N型掺杂区域的掺杂浓度。
2.根据权利要求1所述的PN结，其特征在于，所述第一P型区域包括两个第二P型掺杂区域和位于所述两个第二P型掺杂区域之间的第一P型掺杂区域；
所述第一P型掺杂区域的掺杂浓度小于所述两个第二P型掺杂区域的掺杂浓度；所述脊形波导层位于所述第一P型掺杂区域上。
3.根据权利要求2所述的PN结，其特征在于，所述N型区域的底端端面延伸到所述第一P型掺杂区域内，且N型区域的底端端面与所述衬底之间具有部分所述第一P型掺杂区域。
4.根据权利要求2或3所述的PN结，其特征在于，所述第一P型区域还包括两个第三P型掺杂区域，其中一个所述第三P型掺杂区域位于所述第一P型掺杂区域和所述两个第二P型掺杂区域中的其中一个区域之间，另一个所述第三P型掺杂区域位于所述第一P型掺杂区域和所述两个第二P型掺杂区域中的另一个区域之间。
5.根据权利要求4所述的PN结，其特征在于，所述第一P型掺杂区域的掺杂浓度小于所述第三P型掺杂区域的掺杂浓度，所述第三P型掺杂区域的掺杂浓度小于所述第二P型掺杂区域的掺杂浓度。
6.根据权利要求1-3、5任一项所述的PN结，其特征在于，所述N型区域还包括第三N型掺杂区域，所述第三N型掺杂区域位于所述第一N型掺杂区域和所述第二N型掺杂区域之间。
7.根据权利要求6所述的PN结，其特征在于，所述第一N型掺杂区域的掺杂浓度小于所述第三N型掺杂区域的掺杂浓度，所述第三N型掺杂区域的掺杂浓度小于所述第二N型掺杂区域的掺杂浓度。
8.根据权利要求1-3、5任一所述的PN结，其特征在于，所述第二N型掺杂区域的端面与所述第二P型区域的端面齐平。
9.根据权利要求2-3、5任一所述的PN结，其特征在于，所述第二P型区域的掺杂浓度与第一P型掺杂区域的掺杂浓度相同。
10.根据权利要求2-3、5任一所述的PN结，其特征在于，还包括电极金属层，
所述电极金属层包括阳极金属层和阴极金属层，两个所述第二P型掺杂区域与所述阳极金属层电连接，所述第二N型掺杂区域与所述阴极金属层电连接。
11.根据权利要求10所述的PN结，其特征在于，还包括电极连接层，
所述电极连接层包括第一电极连接层和第二电极连接层，每个所述第二P型掺杂区域与所述阳极金属层之间通过所述第一电极连接层电连接，所述第二N型掺杂区域与所述阴极金属层之间通过所述第二电极连接层电连接。
12.根据权利要求11所述的PN结，其特征在于，所述电极连接层还包括第三电极连接层，两个所述第二P型掺杂区域电连接的所述第一电极连接层通过所述第三电极连接层导通，所述阳极金属层与所述第三电极连接层电连接。
13.根据权利要求11或12所述的PN结，其特征在于，所述PN结为环形结构，其中一个所述第二P型掺杂区域位于所述环形结构的外圈，另一个所述第二P型掺杂区域位于所述环形结构的内圈；
且位于所述环形结构外圈的所述第二P型掺杂区域上开设至少一个缺口，所述缺口的一端延伸到所述第二N型掺杂区域；
所述缺口内设置有N型延伸区域，所述N型延伸区域的一端与所述第二N型掺杂区域电接触，所述N型延伸区域的另一端与所述第二电极连接层电连接。
14.根据权利要求11或12所述的PN结，其特征在于，所述PN结为条状结构，其中一个所述第二P型掺杂区域上开设至少一个缺口，所述缺口的一端延伸到所述第二N型掺杂区域；
所述缺口内设置有N型延伸区域，所述N型延伸区域的一端与所述第二N型掺杂区域电接触，所述N型延伸区域的另一端与所述第二电极连接层电连接。
15.一种调制器，其特征在于，至少包括壳体、主线波导和上述权利要求1-14任一所述的PN结；
所述PN结位于所述壳体内，且所述壳体上开设可供其中一个所述主线波导穿过的第一光入口和第一调制穿通光出口；
所述主线波导与所述PN结的脊形波导层导通。
16.一种调制器，其特征在于，至少包括分束器、非对称波导结构、两个反射回路和上述权利要求1-14任一所述的PN结；
所述PN结的数量为两个，所述分束器的一端具有第二光入口和第二调制穿通光出口，所述分束器的另一端与所述非对称波导结构的一端相连，所述非对称波导结构的另一端与其中一个所述PN结一端的脊形波导层相连，所述PN结另一端的脊形波导层与其中一个反射回路相连；
所述分束器的第三端与另一个所述PN结一端的脊形波导层相连，所述PN结另一端的脊形波导层与另一个所述反射回路相连。
17.一种调制器，其特征在于，至少包括分束器、非对称波导结构、平板波导层、两个反射回路和上述权利要求1-14任一所述的PN结；
所述PN结结构的数量为一个，所述分束器的一端具有第二光入口和第二调制穿通光出口，所述分束器的另一端与所述非对称波导结构的一端相连，所述非对称波导结构的另一端与其中一个所述PN结结构一端的脊形波导结构，所述PN结结构另一端的脊形波导结构与其中一个反射回路相连；
所述分束器的第三端与所述平板波导层的一端相连，所述平板波导层的另一端与另一个所述反射回路相连。
18.一种调制器，其特征在于，至少包括耦合器和上述权利要求1-14任一所述的PN结；
所述耦合器的一端具有第三光入口和调制反射光出口，所述耦合器的另一端与所述PN结一端的脊形波导层相连，所述PN结另一端的脊形波导层与第三调制穿通光出口相连；
所述PN结中靠近所述耦合器一端的所述脊形波导层呈波浪状。
CN202010379071.2A 2020-05-07 2020-05-07 Pn结及调制器 Active CN113629129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010379071.2A CN113629129B (zh) 2020-05-07 2020-05-07 Pn结及调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010379071.2A CN113629129B (zh) 2020-05-07 2020-05-07 Pn结及调制器

Publications (2)

Publication Number Publication Date
CN113629129A CN113629129A (zh) 2021-11-09
CN113629129B true CN113629129B (zh) 2023-11-17

Family

ID=78376931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010379071.2A Active CN113629129B (zh) 2020-05-07 2020-05-07 Pn结及调制器

Country Status (1)

Country Link
CN (1) CN113629129B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764863A (zh) * 2003-03-25 2006-04-26 斯欧普迪克尔股份有限公司 高速硅基电光调制器
JP4374938B2 (ja) * 2003-07-16 2009-12-02 凸版印刷株式会社 高周波伝送線路
CN103226252A (zh) * 2013-05-06 2013-07-31 中国科学院半导体研究所 一种提高耗尽型硅基电光调制器调制效率的掺杂结构
US8548281B2 (en) * 2009-09-08 2013-10-01 Electronics And Telecommunications Research Institute Electro-optic modulating device
CN105629519A (zh) * 2014-11-06 2016-06-01 江苏尚飞光电科技有限公司 硅基光调制器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362494B2 (en) * 2007-08-08 2013-01-29 Agency For Science, Technology And Research Electro-optic device with novel insulating structure and a method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764863A (zh) * 2003-03-25 2006-04-26 斯欧普迪克尔股份有限公司 高速硅基电光调制器
JP4374938B2 (ja) * 2003-07-16 2009-12-02 凸版印刷株式会社 高周波伝送線路
US8548281B2 (en) * 2009-09-08 2013-10-01 Electronics And Telecommunications Research Institute Electro-optic modulating device
CN103226252A (zh) * 2013-05-06 2013-07-31 中国科学院半导体研究所 一种提高耗尽型硅基电光调制器调制效率的掺杂结构
CN105629519A (zh) * 2014-11-06 2016-06-01 江苏尚飞光电科技有限公司 硅基光调制器

Also Published As

Publication number Publication date
CN113629129A (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
US9343638B2 (en) Electro-optic PN junction modulator formed with a self-aligned process
US8873895B2 (en) Optical modulator
JP5321598B2 (ja) 光変調器とその製造方法
US10133098B2 (en) MOS capacitor optical modulator with transparent conductive and low-refractive-index gate
US20100060970A1 (en) Electro-optic silicon modulator
US10120212B2 (en) Optical modulator
SG173939A1 (en) Silicon-based electro-optic device
US8300990B2 (en) Slotted optical waveguide with electro-optic material
CN111665645B (zh) 一种电光调制器
US20180284559A1 (en) Electro-optic modulator
CN102132206B (zh) 具有基于掺杂半导体金属接触的偏压电极的用于减轻dc偏压漂移的光电调制器
CN113629129B (zh) Pn结及调制器
US11275261B2 (en) Optical modulator
CN112433395B (zh) 硅光调制器及其制造方法
CN113960816B (zh) 硅光调制器及其形成方法
CN105431766A (zh) 具有基于等离子体激元的耦合装置的光调制器
CN113176675A (zh) 一种硅基电光调制器及其制备方法
CN112310812A (zh) 一种激光器结构、制作方法及硅基混合模块
EP1230717B1 (en) A silicon mesa structure integrated in a glass-on-silicon waveguide, and a method of manufacturing it
TWI835955B (zh) 相位調變器元件、其製造方法及包括其的電光調變器
US20220350179A1 (en) Semiconductor-based optical modulator
CN116661209A (zh) 一种马赫曾德尔干涉自耦合结构的硅基光频率梳生成器件
CN113960814B (zh) 硅光调制器及其形成方法
CN116560114A (zh) 一种集成电路、其制备方法及电子设备
CN117111340A (zh) 一种光收发器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant