CN113626087A - 一种主机与bmc间的数据通信的方法、系统及装置 - Google Patents

一种主机与bmc间的数据通信的方法、系统及装置 Download PDF

Info

Publication number
CN113626087A
CN113626087A CN202110730943.XA CN202110730943A CN113626087A CN 113626087 A CN113626087 A CN 113626087A CN 202110730943 A CN202110730943 A CN 202110730943A CN 113626087 A CN113626087 A CN 113626087A
Authority
CN
China
Prior art keywords
data
area
bmc
host
reserved area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110730943.XA
Other languages
English (en)
Inventor
杨霖
杨少俊
姚藩益
王兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110730943.XA priority Critical patent/CN113626087A/zh
Publication of CN113626087A publication Critical patent/CN113626087A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)

Abstract

本发明提供了一种主机与BMC间的数据通信的方法、系统及装置，所述方法包括获取帧缓冲区的映射地址，并基于保留区域的偏移量计算保留区域的映射地址；数据发送端访问所述保留区域的数据区，在所述数据区写数据，并在对应的标记区进行写标记，所述数据发送端为主机或BMC；数据接收端访问所述保留区域的数据区，从所述数据区读数据，并修改对应的写标记，所述数据接收端为BMC或主机。本发明提出基于帧缓冲区的交互方法，访问速度和SRAM相当，但主机访问的映射BMC内存空间被限制在帧缓冲区，不会对BMC其他内存区域造成损坏，保证了数据传输的安全性。

Description

一种主机与BMC间的数据通信的方法、系统及装置
技术领域
本发明涉及通信技术领域，尤其是一种主机与BMC间的数据通信的方法、系统及装置。
背景技术
BIOS(Basic Input Output System，基本输入输出系统)作为服务器主板最底层的、最直接的硬件设置和控制的管理者，能为服务器提供更多简单的易用性功能。BIOS是一组固化到主板上一个ROM(Read-Only Memory，只读存储器)芯片上的程序，它保存着计算机最重要的基本输入输出的程序、系统设置信息、开机后自检程序和系统自启动程序，其主要功能是为计算机提供最底层的、最直接的硬件设置和控制。BMC(Baseboard ManagementController，基板管理控制器)是在服务器主板的一块芯片，可以通过BMC远程控制和维护服务器。
随着服务器技术的快速发展，易用性、性能及功能都在不断增强。特别是高效的易用性，能够使得服务器运维人员轻松管理，高效工作。随着服务器技术发展，运维人员通过BMC远程管理服务器，有的应用场景下，BMC需要与主机(即运行BIOS的服务器主机CPU)之间交互大量数据。
基于此现状，目前已有BMC与主机交互时基于USB(Universal Serial Bus，通用串行总线)的通信方式，此方式速度较快，通用性好，但需要主机和BMC都安装驱动和协议栈，处理十分复杂；基于SRAM的交互，速度快，但SRAM(Static Random-Access Memory，静态随机存取存储器)容量小不宜传输大量数据，由于BMC硬件原因主机可以访问整个BMC内存空间也容易产生安全漏洞。
发明内容
本发明提供了一种主机与BMC间的数据通信的方法、系统及装置，用于解决现有BMC与主机通讯方式不完善的问题。
为实现上述目的，本发明采用下述技术方案：
本发明第一方面提供了一种主机与BMC间的数据通信方法，所述方法包括以下步骤：
获取帧缓冲区的映射地址，并基于保留区域的偏移量计算保留区域的映射地址；
数据发送端访问所述保留区域的数据区，在所述数据区写数据，并在对应的标记区进行写标记，所述数据发送端为主机或BMC；
数据接收端访问所述保留区域的数据区，从所述数据区读数据，并修改对应的写标记，所述数据接收端为BMC或主机。
进一步地，所述方法在获取帧缓冲区的映射地址之前还包括步骤：
在BMC内置VGA控制器，且所述BMC与主机通过PCIe总线连接；
在主机开机时，加载VGA控制器的驱动程序。
进一步地，所述保留区域在所述帧缓冲区内，且用于数据传输。
进一步地，所述保留区域的映射地址为帧缓冲区的起始地址与所述偏移量的和。
进一步地，所述主机与BMC分别作为数据发送端时，占用所述保留区域的不同空间。
本发明第二方面提供了一种主机与BMC间的数据通信系统，所述系统包括：
定位单元，用于获取帧缓冲区的映射地址，并基于保留区域的偏移量计算保留区域的映射地址；
数据发送处理单元，在数据发送端访问所述保留区域的数据区时，在所述数据区写数据，并在对应的标记区进行写标记，所述数据发送端为主机或BMC；
数据接收处理单元，在数据接收端访问所述保留区域的数据区时，从所述数据区读数据，并修改对应的写标记，所述数据接收端为BMC或主机。
进一步地，所述系统还包括：
配置单元，在BMC内置VGA控制器，且所述BMC与主机通过PCIe总线连接；
VGA启动单元，将VGA控制器的驱动程序加入开机启动项，在主机开机时，加载VGA控制器的驱动程序。
本发明第三方面提供了一种主机与BMC间的数据通信装置，包括主机与BMC，所述BMC内配置VGA控制器，且在帧缓冲区内配置用作数据传输的保留区域，所述保留区域包括数据区和标记区，所述数据区用于数据的读写，所述标记区用于对数据读写的标记。
进一步地，所述保留区域包括两条数据传输路径，用于数据在主机与BMC间的双向传输。
本发明第四方面提供了一种计算机存储介质，所述计算机存储介质中存储有计算机指令，所述计算机指令在所述数据通信系统上运行时，使所述数据通信系统执行所述的数据通信方法。
本发明第二方面的所述数据通信系统能够实现第一方面及第一方面的各实现方式中的方法，并取得相同的效果。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本发明提出基于帧缓冲区的交互方法，访问速度和SRAM相当，但主机访问的映射BMC内存空间被限制在帧缓冲区，不会对BMC其他内存区域造成损坏，保证了数据传输的安全性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明所述方法的流程示意图；
图2是本发明所述系统实施例1的结构示意图；
图3是本发明所述系统实施例2的结构示意图；
图4是本发明所述装置的结构示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
如图1所示，为实现主机和BMC之间快速、安全、简便地传递数据，本实施例提供了一种主机与BMC间的数据通信方法，所述方法包括以下步骤：
S1，获取帧缓冲区的映射地址，并基于保留区域的偏移量计算保留区域的映射地址；
S2,数据发送端访问所述保留区域的数据区，在所述数据区写数据，并在对应的标记区进行写标记，所述数据发送端为主机或BMC；
S3,数据接收端访问所述保留区域的数据区，从所述数据区读数据，并修改对应的写标记，所述数据接收端为BMC或主机。
步骤S1中，主机开机后初始化VGA，即加载VGA控制器驱动程序，获取帧缓冲区的映射地址。
基于保留区域的偏移量计算保留区域的映射地址具体为帧缓冲区的起始地址与所述偏移量的和。比如帧缓冲区共32MB，限制图像数据最高地址到30MB，保留最后2MB用于数据传输，则其中的30M为偏移量，对应的保留区域映射地址为缓冲区起始地址加30M。
保留区域包括数据区和标记区。
步骤S2中，数据发送端将数据传入数据区，并将该数据区对应的标记置1，步骤S3中数据接收端读取数据完毕后，将对应标记清零。步骤S2和S3的操作，通过帧缓冲区完成了数据发送端与数据接收端的数据传输。其中当数据发送端为主机时，对应的数据接收端为BMC；当数据发送端为BMC时，对应的数据接收端为主机。
所述主机与BMC分别作为数据发送端时，占用所述保留区域的不同空间。如帧缓冲区共32MB，限制图像数据最高地址到30MB，保留最后2MB作为保留区域用于数据传输时，30M到31M的地址为主机发送至BMC的空间，31M到32M为BMC发送到主机的空间。
本发明所述方法的另一实施例，主机与BMC间的数据通信方法包括以下步骤：
在BMC内置VGA控制器，且所述BMC与主机通过PCIe总线连接；硬件上内置VGA控制器的BMC芯片与主机通过PCIe总线连接。
在主机开机时，加载VGA控制器的驱动程序。定制BMC内VGA控制器的驱动程序，使一部分帧缓冲区内存空间为保留区域，所述保留区域仅做数据传输用途。比如帧缓冲区共32MB，限制图像数据最高地址到30MB，保留最后2MB用于数据传输。
获取帧缓冲区的映射地址，并基于保留区域的偏移量计算保留区域的映射地址；主机开机后初始化VGA，即加载VGA控制器驱动程序，获取帧缓冲区的映射地址。
基于保留区域的偏移量计算保留区域的映射地址具体为帧缓冲区的起始地址与所述偏移量的和。比如帧缓冲区共32MB，限制图像数据最高地址到30MB，保留最后2MB用于数据传输，则其中的30M为偏移量，对应的保留区域映射地址为缓冲区起始地址加30M。
保留区域包括数据区和标记区。
数据发送端访问所述保留区域的数据区，在所述数据区写数据，并在对应的标记区进行写标记，所述数据发送端为主机或BMC。
数据接收端访问所述保留区域的数据区，从所述数据区读数据，并修改对应的写标记，所述数据接收端为BMC或主机。
数据发送端将数据传入数据区，并将该数据区对应的标记置1，步骤S3中数据接收端读取数据完毕后，将对应标记清零。步骤S2和S3的操作，通过帧缓冲区完成了数据发送端与数据接收端的数据传输。其中当数据发送端为主机时，对应的数据接收端为BMC；当数据发送端为BMC时，对应的数据接收端为主机。
所述主机与BMC分别作为数据发送端时，占用所述保留区域的不同空间。如帧缓冲区共32MB，限制图像数据最高地址到30MB，保留最后2MB作为保留区域用于数据传输时，30M到31M的地址为主机发送至BMC的空间，31M到32M为BMC发送到主机的空间。
如图2所示，本发明一种主机与BMC间的数据通信系统的一种实施例，所述系统包括定位单元1、数据发送处理单元2和数据接收处理单元3。
定位单元1用于获取帧缓冲区的映射地址，并基于保留区域的偏移量计算保留区域的映射地址；数据发送处理单元2在数据发送端访问所述保留区域的数据区时，在所述数据区写数据，并在对应的标记区进行写标记，所述数据发送端为主机或BMC；数据接收处理单元3在数据接收端访问所述保留区域的数据区时，从所述数据区读数据，并修改对应的写标记，所述数据接收端为BMC或主机。
如图3所示，本发明主机与BMC间的数据通信系统的另一实施例，所述系统包括定位单元1、数据发送处理单元2、数据接收处理单元3、配置单元4和VGA启动单元5。
定位单元1用于获取帧缓冲区的映射地址，并基于保留区域的偏移量计算保留区域的映射地址；数据发送处理单元2在数据发送端访问所述保留区域的数据区时，在所述数据区写数据，并在对应的标记区进行写标记，所述数据发送端为主机或BMC；数据接收处理单元3在数据接收端访问所述保留区域的数据区时，从所述数据区读数据，并修改对应的写标记，所述数据接收端为BMC或主机。配置单元4在BMC内置VGA控制器，且所述BMC与主机通过PCIe总线连接；VGA启动单元5将VGA控制器的驱动程序加入开机启动项，在主机开机时，加载VGA控制器的驱动程序。
如图4所示，本发明一种主机与BMC间的数据通信装置，包括主机与BMC，所述BMC内配置VGA控制器，且在帧缓冲区内配置用作数据传输的保留区域，所述保留区域包括数据区和标记区，所述数据区用于数据的读写，所述标记区用于对数据读写的标记。
所述保留区域包括两条数据传输路径，用于数据在主机与BMC间的双向传输。
本发明还提供了一种计算机存储介质，所述计算机存储介质中存储有计算机指令，所述计算机指令在所述数据通信系统上运行时，使所述数据通信系统执行所述的数据通信方法。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (10)

1.一种主机与BMC间的数据通信方法，其特征是，所述方法包括以下步骤：
获取帧缓冲区的映射地址，并基于保留区域的偏移量计算保留区域的映射地址；
数据发送端访问所述保留区域的数据区，在所述数据区写数据，并在对应的标记区进行写标记，所述数据发送端为主机或BMC；
数据接收端访问所述保留区域的数据区，从所述数据区读数据，并修改对应的写标记，所述数据接收端为BMC或主机。
2.根据权利要求1所述主机与BMC间的数据通信方法，其特征是，所述方法在获取帧缓冲区的映射地址之前还包括步骤：
在BMC内置VGA控制器，且所述BMC与主机通过PCIe总线连接；
在主机开机时，加载VGA控制器的驱动程序。
3.根据权利要求1或2所述主机与BMC间的数据通信方法，其特征是，所述保留区域在所述帧缓冲区内，且用于数据传输。
4.根据权利要求1或2所述主机与BMC间的数据通信方法，其特征是，所述保留区域的映射地址为帧缓冲区的起始地址与所述偏移量的和。
5.根据权利要求1或2所述主机与BMC间的数据通信方法，其特征是，所述主机与BMC分别作为数据发送端时，占用所述保留区域的不同空间。
6.一种主机与BMC间的数据通信系统，其特征是，所述系统包括：
定位单元，用于获取帧缓冲区的映射地址，并基于保留区域的偏移量计算保留区域的映射地址；
数据发送处理单元，在数据发送端访问所述保留区域的数据区时，在所述数据区写数据，并在对应的标记区进行写标记，所述数据发送端为主机或BMC；
数据接收处理单元，在数据接收端访问所述保留区域的数据区时，从所述数据区读数据，并修改对应的写标记，所述数据接收端为BMC或主机。
7.根据权利要求6所述主机与BMC间的数据通信系统，其特征是，所述系统还包括：
配置单元，在BMC内置VGA控制器，且所述BMC与主机通过PCIe总线连接；
VGA启动单元，将VGA控制器的驱动程序加入开机启动项，在主机开机时，加载VGA控制器的驱动程序。
8.一种主机与BMC间的数据通信装置，包括主机与BMC，其特征是，所述BMC内配置VGA控制器，且在帧缓冲区内配置用作数据传输的保留区域，所述保留区域包括数据区和标记区，所述数据区用于数据的读写，所述标记区用于对数据读写的标记。
9.根据权利要求8所述主机与BMC间的数据通信装置，其特征是，所述保留区域包括两条数据传输路径，用于数据在主机与BMC间的双向传输。
10.一种计算机存储介质，所述计算机存储介质中存储有计算机指令，其特征是，所述计算机指令在权利要求6或7所述数据通信系统上运行时，使所述数据通信系统执行如权利要求1-5任一项所述的数据通信方法。
CN202110730943.XA 2021-06-29 2021-06-29 一种主机与bmc间的数据通信的方法、系统及装置 Withdrawn CN113626087A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110730943.XA CN113626087A (zh) 2021-06-29 2021-06-29 一种主机与bmc间的数据通信的方法、系统及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110730943.XA CN113626087A (zh) 2021-06-29 2021-06-29 一种主机与bmc间的数据通信的方法、系统及装置

Publications (1)

Publication Number Publication Date
CN113626087A true CN113626087A (zh) 2021-11-09

Family

ID=78378616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110730943.XA Withdrawn CN113626087A (zh) 2021-06-29 2021-06-29 一种主机与bmc间的数据通信的方法、系统及装置

Country Status (1)

Country Link
CN (1) CN113626087A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114579329A (zh) * 2022-01-30 2022-06-03 阿里巴巴（中国）有限公司 应用于服务器的数据处理方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114579329A (zh) * 2022-01-30 2022-06-03 阿里巴巴（中国）有限公司 应用于服务器的数据处理方法及装置

Similar Documents

Publication Publication Date Title
CN1241142C (zh) 在智能卡和主站之间通信的方法
US8645594B2 (en) Driver-assisted base address register mapping
US10761730B2 (en) Method for configuring disk array of electronic device and related electronic device
CN109426613B (zh) 在uefi中检索调试数据的方法及其电脑系统
CN111857840B (zh) 基本输入输出系统bios启动方法及装置
CN103955441A (zh) 一种设备管理系统、方法及一种io扩展接口
CN109086168A (zh) 一种利用硬件备份固态硬盘写速度的方法及其系统
CN114765051A (zh) 内存测试方法及装置、可读存储介质、电子设备
US10853255B2 (en) Apparatus and method of optimizing memory transactions to persistent memory using an architectural data mover
CN111444119A (zh) 一种基于内核参数的飞腾平台非易失内存注册方法
CN113626087A (zh) 一种主机与bmc间的数据通信的方法、系统及装置
CN110795373B (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
US20150326684A1 (en) System and method of accessing and controlling a co-processor and/or input/output device via remote direct memory access
WO2023221429A1 (zh) 卡模拟方法、nfc芯片及电子设备
CN116089124A (zh) 一种仿真系统通信方法、装置、介质
CN113778934B (zh) 基于PCIe的高速实时传输系统
CN111198837A (zh) 基于fpga的sdio接口系统、控制器桥接方法
CN112860595B (zh) Pci设备或pcie设备、数据存取方法及相关组件
CN116089139A (zh) 一种串口硬盘故障处理方法、装置、介质
CN111953753B (zh) 通信设备连接方法、装置、计算机设备和存储介质
CN111459863B (zh) 一种基于nvme-mi的机箱管理系统及方法
CN112579507A (zh) 宿主机与bmc通信的方法、bios、操作系统、bmc和服务器
CN110096366A (zh) 一种异构内存系统的配置方法、装置及服务器
CN106227653B (zh) 一种Linux内核调试系统及方法
CN110955435A (zh) FPGA加速卡板载flash的烧写方法及相关组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20211109

WW01 Invention patent application withdrawn after publication