一种宽电源电压范围的限流保护电路
技术领域
本发明涉及集成电路领域,具体涉及一种宽电源电压范围的限流保护电路。
背景技术
电源管理芯片需要给负载提供合适的电压和电流。当负载突然变重(例如负载阻抗突然变小)时,电源管理芯片的输出电流往往会突然增大。电流突然增大,就会给电源管理芯片本身带来烧毁的风险。为此,电源管理芯片通常都需要设计限流保护(过流保护)电路,当负载电流超出芯片设定的极限值时,要及时关闭功率管,从而减小甚至关断输出电流,从而达到保护电源管理芯片和负载的目的。
在电源管理芯片中因为涉及高压(通常3.3V工艺的正常工作电压是3.3V,但芯片往往需要同时兼容30V、40V之类的高电压),高压器件和低压器件的耐压值、电气特性有很大差异。在电路设计中,还想特别关注在一个电源电压下,不同电压域、不同器件之间的协同工作问题,这也给电源管理芯片的设计带来挑战。
发明内容
为了解决上述技术问题,本发明提出了一种宽电源电压范围的限流保护电路;能有效的解决上述技术问题。
本发明通过以下技术方案实现:
一种宽电源电压范围的限流保护电路,所述的限流保护电路存在两个电压域,第一压域:VCC与VSD,第二压域:VDD与GND;包括自举升压电路、负载电流采样电路、比较器电路、电平转换与锁存电路;所述自举升压电路的输入端与电源电压VCC连接,自举升压电路输出的升压信号Vgate和电源电压VCC接负载电流采样电路的输入端,负载电流采样电路输出采样电压Vsen作为输出端接比较器电路,比较器电路的输入端还连接有基准电压Vref和电源电压VCC、VSD,通过比较基准电压Vref和采样电压Vsen得到过流高压域逻辑imaxh,过流高压域逻辑imaxh输入至电平转换与锁存电路,通过电平转换与锁存电路进行处理后得到低压域逻辑imax进行输出,低压域逻辑imax信号输入至自举升压电路用于指示过流故障,并下拉栅极驱动电压Vg,限流功率开关。
进一步的,所述限流保护电路的整体压域在8~36V,所述的VSD为比VCC低一个工作电压Vtt的高压低电源,VDD为比GND高一个Vtt的低压高电源。
进一步的,所述的Vtt为普通MOS管典型电源电压,常见工艺中该值为5V、3.3V、1.8V。
进一步的,所述的负载电流采样电路包括与自举升压电路连接的功率管Nmain和采样管Nsene;所述功率管Nmain和采样管Nsene的栅极分别与自举升压电路的输出信号Vgate连接,功率管Nmain和采样管Nsene的源极串联连接后与信号输出端VOUT和负载Rload连接;功率管Nmain的漏极直接与电源VCC连接,采样管Nsene的漏极通过电阻Rsense后与电源VCC连接;采样管Nsene的漏极输出电压Vsen与比较器COMP的负极连接。
进一步的,所述的采样管Nsene与主功率管Nmain比例为1:N,根据深线性区MOS电流电压公式,流过采样管Nsense和主功率管Nmain的电流之比约为1:N。
进一步的,所述的基准电压Vref是通过基准电流模块和电阻R1产生的;所述的基准电流模块和电阻R1产生基准电压Vref后与比较器COMP的正极连接。
进一步的,所述电阻R1的两端分别与电源VCC和基准电流模块连接,基准电流模块提供低温漂电流源Iref,该电流Iref流过电阻R1时产生基准电压Vref,Vref=VCC-Iref *R1。
进一步的,所述的基准电流模块采用基准电流电路或带迟滞限流阈值的基准电流电路。
进一步的,所述的基准电流电路包括电流输入端Iref1,以及对称设置的4个MOS管N1、N2、N3和N4;所述的Iref1直接输出与MOS管N2和N4的栅极连接,Iref1通过电阻后与MOS管N2的漏极和MOS管N1和N3的栅极连接;MOS管N2的源极与MOS管N1的漏极连接,MOS管N1的源极与MOS管N3的源极连接并接地;MOS管N3的漏极与MOS管N4的源极连接,MOS管N4的漏极外接MOS管NH2的源极,MOS管NH2的漏极输出电源Vref。
进一步的,所述的带迟滞限流阈值的基准电流电路包括电流输入端Iref1,以及对称设置的4个MOS管N1、N2、N3、N4和外接电路,所述的外接电路包括MOS管N5、N6、N7,以及与MOS管N7的栅极连接的imax信号;所述的Iref1直接输出与MOS管N2、N4和N6的栅极连接,Iref1通过电阻后与MOS管N2的漏极和MOS管N1、N3和N5的栅极连接;MOS管N2的源极与MOS管N1的漏极连接,MOS管N4的源极与MOS管N3漏极连接,MOS管N6的源极与MOS管N5的漏极连接;MOS管N1的源极与MOS管N3的源极和MOS管N5的源极连接并接地;MOS管N4的漏极外接MOS管NH2的源极,MOS管NH2的漏极输出电源Vref;MOS管N6的漏极与MOS管N7的源极连接,MOS管N7的漏极与MOS管NH2的源极连接,MOS管N7的栅极连接imax信号。
进一步的,所述比较器COMP与电源电压VCC和低压电源产生模块连接,所述的低压电源产生模块产生高压低电源VSD与比较器COMP连接,产生低压高电源VDD与基准电流模块和电平转换与锁存模块连接。
进一步的,所述的电平转换与锁存电路与自举升压电路之间设置有MOS管NH1;所述MOS管NH1的栅极接电平转换与锁存电路输出的imax信号,MOS管NH1的源极接地,MOS管NH1的漏极与自举升压电路的输出信号Vgate连接;使得MOS管NH1的漏极与功率管Nmain和采样管Nsene的栅极形成并联;当MOS管NH1导通时,功率管Nmain和采样管Nsene被关断,则无电流流向信号输出端VOUT和负载Rload。
进一步的,所述的自举升压电路采用电荷泵自举电路,电荷泵自举电路中设置有由N13、N14、P4和P5这4个MOS管组成的交叉耦合电荷泵电路;当功率芯片使能时,交叉耦合电荷泵电路工作,得到VCCH,VCCH=VCC+Vtt;VCCH通过二极管和电阻后与MOS管PH4和PH5连接;当使能信号ENH=VCCH,PH5管导通,VCCH通过PH5管向功率管Nmain栅极充电,得到Vgate电压。
有益效果
本发明提出的一种宽电源电压范围的限流保护电路,与传统的现有技术相比较,其具有以下有益效果:
(1)本技术方案用以限制高侧智能功率芯片的最大输出电流,防止重载或者短路情况下造成的供电系统崩溃。发生限流后,输出端输出所设置的限制电流,并输出故障指示信号,在该条件下,芯片内部温度随时间上升,直至达到过温保护阈值,锁定对应通道,彻底关断开关。
(2)本技术方案中的负载电流采样电路,与传统电流采样相比,该电路中检测电流为MOS开关电流IOUT的一部分,不损耗额外功耗,检测电阻Rsense与采样管串联,不直接产生导通压降损失。
(3)本技术方案可消除电阻误差带来的限流阈值变化;限流发生在(ilimit/N)*Rsense≥ Iref*R1,采样电阻与基准电阻比例为1:K:
由上式可得,限流值只与基准电流精度和采样比例有关,提高了限流阈值精度。
(4)本技术方案的压域宽,可用于高压、高电流的车规级应用,VCC在8~36V,限流值高达30A(该值可通过改变MOS、电阻比例调节)。
附图说明
图1是本发明中整体电路的原理框图。
图2是本发明中整个电路的电压域图。
图3是本发明中整体电路的具体电路原理图。
图4是本发明中基准电流电路原理图。
图5是本发明中带迟滞限流阈值的基准电流电路原理图。
图6是本发明中电平转换与锁存电路原理图。
图7是本发明中低压电源产生模块的电路原理图。
图8是本发明中自举升压电路原理图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
在本实施例的所有电路中,MOS管的漏极为两横表示高漏源击穿电压的DMOS管(即能耐高压的高压器件),一横表示普通MOS管(即标准供电电压的普通器件)。
如图1所示,一种宽电源电压范围的限流保护电路,包括自举升压电路、负载电流采样电路、比较器电路、电平转换与锁存电路;所述自举升压电路的输入端与电源电压VCC连接,自举升压电路输出的升压信号Vgate和电源电压VCC接负载电流采样电路的输入端,负载电流采样电路输出采样电压Vsen作为输出端接比较器电路,比较器电路的输入端还连接有基准电压Vref和电源电压VCC、VSD,通过比较基准电压Vref和采样电压Vsen得到过流高压域逻辑imaxh,过流高压域逻辑imaxh输入至电平转换与锁存电路,通过电平转换与锁存电路进行处理后得到低压域逻辑imax进行输出,低压域逻辑imax信号输入至自举升压电路用于指示过流故障,并下拉栅极驱动电压Vg,限流功率开关。
如图2所示,所述限流保护电路的整体压域在8~36V,所述的限流保护电路存在两个电压域,第一压域为VCC与VSD,第二压域为VDD与GND;所述的VSD为比VCC低一个工作电压Vtt的高压低电源,VDD为比GND高一个Vtt的低压高电源。所述的Vtt为普通MOS管典型电源电压,常见工艺中该值为5V、3.3V、1.8V。
如图3所示,整个电路可以由一个电源电压VCC供电,VSD、VDD、Vref可通过实施例的电路得到。电路的电源电压VCC在宽电压范围:8~36V,适用于带12V电池的通用乘用车和24V的卡车型应用。
电源电压VCC输入至自举升压模块,由自举升压模块输出升压信号Vgate至负载电流采样电路。负载电流采样电路包括与自举升压电路连接的功率管Nmain和采样管Nsene;所述功率管Nmain和采样管Nsene的栅极分别与自举升压电路的输出信号Vgate连接,功率管Nmain和采样管Nsene的源极串联连接后与信号输出端VOUT和负载Rload连接;功率管Nmain的漏极直接与电源VCC连接,采样管Nsene的漏极通过电阻Rsense后与电源VCC连接;采样管Nsene的漏极输出电压Vsen与比较器COMP的负极连接。
基准电压Vref是通过基准电流模块和电阻R1产生的;所述的基准电流模块和电阻R1产生基准电压Vref后与比较器COMP的正极连接。
比较器COMP与电源电压VCC和低压电源产生模块连接,所述的低压电源产生模块产生高压低电源VSD与比较器COMP连接,产生低压高电源VDD与基准电流模块和电平转换与锁存模块连接。
电平转换与锁存电路与自举升压电路之间设置有MOS管NH1;所述MOS管NH1的栅极接电平转换与锁存电路输出的imax信号,MOS管NH1的源极接地,MOS管NH1的漏极与自举升压电路的输出信号Vgate连接;使得MOS管NH1的漏极与功率管Nmain和采样管Nsene的栅极形成并联;当MOS管NH1导通时,功率管Nmain和采样管Nsene被关断,则无电流流向信号输出端VOUT和负载Rload。
工作原理:所述的电阻R1的两端分别与电源VCC和基准电流模块连接,基准电流模块提供低温漂电流源Iref,该电流Iref流过电阻R1时产生基准电压Vref,Vref=VCC-Iref *R1。
所述的采样管Nsene与主功率管Nmain比例为1:N,根据深线性区MOS电流电压公式,流过采样管Nsense和主功率管Nmain的电流之比约为1:N。
当发生短路或过载情况时,主功率管Nmain流过的电流Imain达到限流电流Ilimit时,Imain=Ilimit(例如设定限流电流Ilimit=30A),采样管流过的电流为:Isen=Ilimit/N,采样管电流通过采样电阻后,产生采样电压Vsen=VCC- (ilimit/N)*Rsense。
当Vsen≤Vref,即(ilimit/N)*Rsense≥Iref*R1时,比较器输出imaxh为逻辑高(其电源轨在VCC和VSD之间,注VSD=VCC-Vtt),该逻辑通过电平转换与锁存模块输出imax为逻辑高(其电源轨在VDD和GND之间,VDD=Vtt),imax通过NH1管下拉Vgate电压。
通过负反馈环路调节,使短路、过载时,Vsen≈Vref,使得故障时Iout仍能维持小于30A限流值的输出,但该情况仍为故障,在该电流下工作的高侧智能功率开关芯片内部温度逐渐上升,直到达到过温保护阈值Totp,通过驱动逻辑控制,芯片进入锁定状态,彻底断开功率开关。
如图4-图5所示,在本实施例中,所述的基准电流模块采用基准电流电路或带迟滞限流阈值的基准电流电路。在基准电流电路和带迟滞限流阈值的基准电流电路中,Iref1为低温漂电流源。
图4为基准电流电路,包括电流输入端Iref1,以及对称设置的4个MOS管N1、N2、N3和N4;所述的Iref1直接输出与MOS管N2和N4的栅极连接,Iref1通过电阻后与MOS管N2的漏极和MOS管N1和N3的栅极连接;MOS管N2的源极与MOS管N1的漏极连接,MOS管N1的源极与MOS管N3的源极连接并接地;MOS管N3的漏极与MOS管N4的源极连接,MOS管N4的漏极外接MOS管NH2的源极,MOS管NH2的漏极输出电源Vref。
图5为带迟滞限流阈值的基准电流电路,包括电流输入端Iref1,以及对称设置的4个MOS管N1、N2、N3、N4和外接电路,所述的外接电路包括MOS管N5、N6、N7,以及与MOS管N7的栅极连接的imax信号;所述的Iref1直接输出与MOS管N2、N4和N6的栅极连接,Iref1通过电阻后与MOS管N2的漏极和MOS管N1、N3和N5的栅极连接;MOS管N2的源极与MOS管N1的漏极连接,MOS管N4的源极与MOS管N3漏极连接,MOS管N6的源极与MOS管N5的漏极连接;MOS管N1的源极与MOS管N3的源极和MOS管N5的源极连接并接地;MOS管N4的漏极外接MOS管NH2的源极,MOS管NH2的漏极输出电源Vref;MOS管N6的漏极与MOS管N7的源极连接,MOS管N7的漏极与MOS管NH2的源极连接,MOS管N7的栅极连接imax信号。
图6为电平转换与锁存电路,其输入端与比较器COMP的输出端连接,输入imaxh信号;以及与电源电压VCC连接,输入高压域的电源VCC,和与低压电源产生模块连接,输入低压域的电源VDD。
imaxh信号输入后,通过多个MOS管进行电平转换处理,(具体电路见图6)得到输出信号imax进行输出。
图7为低压电源产生模块,低压电源产生模块产生VSD和VDD信号,作用在不同电压域电路,可选用降压电路进行实现。低压电源产生模块与电源电压VCC和基准电流模块连接。基准电流模块提供低温漂电流Iref2和Iref3;电源电压VCC和Iref2经过上拉电阻、稳压二极管、滤波电容和MOS管PH3后,将电源电压VCC转换为高压低电源VSD进行输出。电源电压VCC和Iref3经过下拉电阻、稳压二极管、滤波电容和MOS管NH5后,将电源电压VCC转换为低压高电源VDD进行输出。(具体电路见图7)。
图8为自举升压电路采用电荷泵自举电路,电荷泵自举电路中设置有由N13、N14、P4和P5这4个MOS管组成的交叉耦合电荷泵电路;具体电路的连接关系见图8。
当功率芯片使能时,交叉耦合电荷泵电路工作,得到VCCH,VCCH=VCC+Vtt;VCCH通过二极管和电阻后与MOS管PH4和PH5连接;当使能信号ENH=VCCH,PH5管导通,VCCH通过PH5管向功率管Nmain栅极充电,得到Vgate电压。
由于本实施例的限流保护电路应用在高侧驱动中,且使用的功率开关器件为NMOS管,所以需要内部自举模块,若采用PMOS管,则可省掉自举电路,但会增加芯片版图面积。
本电路限制高侧智能功率芯片的最大输出电流,防止重载或者短路情况下造成的供电系统崩溃。发生限流后,输出端输出所设置的限制电流,并输出故障指示信号,在该条件下,电路内部温度随时间上升,直至达到过温保护阈值,锁定对应通道,彻底关断开关。