CN113611343A - 双端口sram - Google Patents

双端口sram Download PDF

Info

Publication number
CN113611343A
CN113611343A CN202110848205.5A CN202110848205A CN113611343A CN 113611343 A CN113611343 A CN 113611343A CN 202110848205 A CN202110848205 A CN 202110848205A CN 113611343 A CN113611343 A CN 113611343A
Authority
CN
China
Prior art keywords
tube
active region
metal
pull
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110848205.5A
Other languages
English (en)
Inventor
陈品翰
郭成磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202110848205.5A priority Critical patent/CN113611343A/zh
Publication of CN113611343A publication Critical patent/CN113611343A/zh
Priority to US17/872,445 priority patent/US12009818B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种双端口SRAM，SRAM单元结构具有双端口，在版图上，两个端口对应的选择管就近设置在对应的存储节点的下拉管附近，SRAM单元结构的单元版图结构呈中心对称，第一子单元版图结构中一个选择管和第一下拉管采用相同的有源区，另一个选择管的有源区设置的第一下拉管和第一上拉管的有源区之间。本发明能提高各端口对两个存储节点的读取路径的对称性从而能提高读取电流的对称性，同时还降低PMOS的电学性能的变异量，从而提高PMOS的电学性能的稳定性。

Description

双端口SRAM
技术领域
本发明涉及一种半导体集成电路，特别涉及一种双端口静态随机存储器(SRAM)。
背景技术
SRAM包括由多个SRAM单元结构排列而成的阵列结构，双端口SRAM中，个SRAM单元结构都具有两个端口结构，各SRAM单元结构能通过两个端口结构进行读写，通过两个端口的设置能实现对两个不同行进行并行操作。如图1是现有双端口SRAM的SRAM单元结构的电路图，图1中的SRAM单元结构为由8个晶体管组成的8T型结构。双端口SRAM的SRAM单元结构包括：数据存储单元主体结构、第一端口(Port)结构和第二端口结构，图1中，第一端口也为A端口，第二端口也为B端口。
所述数据存储单元主体结构由第一反相器和第二反相器交叉耦合连接而成并形成互为反相的第一存储节点node1和第二存储节点node2。所述第一反相器包括第一上拉管(Pull Up,PU)PU1和第一下拉管(Pull Down,PD)PD1。所述第二反相器包括第二上拉管PU2和第二下拉管PD2。
所述第一端口结构包括第一选择管(Pass Gate，PG)PG1和第二选择管PG2，所述第二端口结构包括第三选择管PG3和第四选择管PG4。
所述第一选择管PG1的金属栅的金属导电材料层111和所述第二选择管PG2的金属栅的金属导电材料层111都连接到第一字线A_WL。
所述第三选择管PG3的金属栅的金属导电材料层111和所述第四选择管PG4的金属栅的金属导电材料层111都连接到第二字线B_WL。
所述第一选择管PG1的源区连接到所述第一存储节点node1，所述第一选择管PG1的漏区连接到第一位线A_BL；所述第二选择管PG2的源区连接到所述第二存储节点node2，所述第二选择管PG2的漏区连接到第二位线A_BLB，第一位线A_BL和第二位线A_BLB组成第一对互补位线。
所述第三选择管PG3的源区连接到所述第二存储节点node2，所述第三选择管PG3的漏区连接到第三位线B_BL；所述第四选择管PG4的源区连接到所述第一存储节点node1，所述第四选择管PG4的漏区连接到第四位线B_BLB，第三位线B_BL和第四位线B_BLB组成第二对互补位线。
现有双端口SRAM的所述SRAM单元结构的版图结构为：
如图2所示，是现有双端口SRAM的SRAM单元结构的版图，图2的版图包括了多个工艺层的叠加结构的版图；所述第一上拉管PU1、所述第二上拉管PU2都为PMOS管；所述第一下拉管PD1、所述第二下拉管PD2、所述第一选择管PG1、所述第二选择管PG2、所述第三选择管PG3和所述第四选择管PG4都是NMOS管。
虚线AA和BB之间的中间区域为形成PMOS管组成的所述第一上拉管PU1、所述第二上拉管PU2的区域，第一上拉管PU1形成在有源区101c中，第二上拉管PU2形成在有源区101d中，有源区101c和101d都位于N型阱中。
第一下拉管PD1形成在虚线AA左侧的区域中，第二下拉管PD2形成在虚线BB右侧的区域中。
所述第一端口结构的第一选择管PG1和第二选择管PG2也都形成在虚线AA左侧的区域中，所述第二端口结构的第三选择管PG3和第四选择管PG4也都形成在虚线BB右侧的区域中。
由图2所示可知，第一下拉管PD1和用于读取第一下拉管PD1的漏区组成的第一存储节点node1的第一选择管PG1都形成于有源区101b中；而用于读取第二下拉管PD2的漏区组成的第二存储节点node2的第二选择管PG2则单独形成于有源区101a中。虚线BB右侧的区域和虚线AA的左侧区域的版图结构为中心对称结构，即：第二下拉管PD2和第三选择管PG3都形成于有源区101e中，第四选择管PG4单独形成在有源区101f中。有源区101a和101b都形成于虚线AA左侧的P阱中，有源区101e和101f都形成于虚线BB右侧的P阱中。
第一下拉管PD1和第一上拉管PU1的金属栅的金属导电材料层111连线形成金属栅条形102a，第一选择管PG1和第二选择管PG2的金属栅的金属导电材料层111连线形成金属栅条形102b。第二下拉管PD2和第二上拉管PU2的金属栅的金属导电材料层111连线形成金属栅条形102d，第三选择管PG3和第四选择管PG4的金属栅的金属导电材料层111连线形成金属栅条形102c。
所述第一选择管PG1的源区和所述第一下拉管PD1的漏区组成的所述第一存储节点node1共用。所述第一选择管PG1的漏区通过对应的接触孔103连接到所述第一位线A_BL对应的第一层金属层104。所述第一下拉管PD1的源区通过对应的接触孔103连接到接地线Vss对应的第一层金属层104。
所述第二选择管PG2的漏区通过对应的接触孔103连接到所述第二位线A_BLB对应的第一层金属层104，所述第二选择管PG2的源区通过对应的接触孔103连接对应的金属栅条形102a。金属栅条形102b通过对应的接触孔103连接到所述第一字线A_WL对应的第一层金属层104。
第一上拉管PU1的源区通过对应的接触孔103连接到电源电压线Vdd对应的第一层金属层104。第一上拉管PU1的漏区和第一下拉管PD1的漏区通过接触孔103和对应的第一层金属层104连接在一起。第一上拉管PU1的漏区还通过对应的接触孔103连接金属栅条形102d。
所述第三选择管PG3的源区和所述第二下拉管PD2的漏区组成的所述第二存储节点node2共用。所述第三选择管PG3的漏区通过对应的接触孔103连接到所述第三位线B_BL对应的第一层金属层104。所述第二下拉管PD2的源区通过对应的接触孔103连接到接地线Vss对应的第一层金属层104。
所述第四选择管PG4的漏区通过对应的接触孔103连接到所述第二位线A_BLB对应的第一层金属层104，所述第四选择管PG4的源区通过对应的接触孔103连接对应的金属栅条形102d。金属栅条形102c通过对应的接触孔103连接到所述第二字线B_WL对应的第一层金属层104。
第二上拉管PU2的源区通过对应的接触孔103连接到电源电压线Vdd对应的第一层金属层104。第二上拉管PU2的漏区和第二下拉管PD2的漏区通过接触孔103和对应的第一层金属层104连接在一起。第二上拉管PU2的漏区还通过对应的接触孔103连接金属栅条形102a。
图2所示的版图布局结构会使得同一个端口的晶体管在做读取时的路径是不一致的,例如：A Port的PG1与PG2对应的读取路径不一致,B port的PG3与PG4对应的读取路径不一致.为何会不一致,一般来说八个晶体管组成双端口SRAM的端口是一致的,所以组件PG1,PG2,PG3,PG4的尺寸例如宽度(width)和长度(length)都是一样的,但是由于版图布局的关系造成不一致,导致读取时的路径不同。
如图3A所示，是图2所示的现有双端口SRAM的SRAM单元结构的版图中的第一电流路径和第三电流路径的示意图；第一电流路径对应于电流Iread1的路径，第三电流路径对应于电流Iread3的路径。
如图3B所示，是图2所示的现有双端口SRAM的SRAM单元结构的的版图中的第二电流路径和第四电流路径的示意图；第二电流路径对应于电流Iread2的路径，第四电流路径对应于电流Iread4的路径。可以看出，第二电流路径会通过金属栅条形102a以及第二存储节点node2顶部连接的第一层金属层104；第四电流路径会通过金属栅条形102d以及第一存储节点node1顶部连接的第一层金属层104
如图4A所示，是图2所示的现有双端口SRAM的SRAM单元结构对应的第一电流路径和第三电流路径的电路图；可以看出，电流Iread1直接通过第一选择管PG1和第一下拉管PD1，电流Iread3直接通过第三选择管PG3和第二下拉管PD2。
如图4B所示，是图2所示的现有双端口SRAM的SRAM单元结构对应的第二电流路径和第四电流路径的电路图；可以看出，电流Iread2会通过第二选择管PG2以及由金属栅条形102a以及第二存储节点node2顶部连接的第一层金属层104组成的寄生结构201和第二下拉管PD2，电流Iread4直接通过第四选择管PG4以及由金属栅条形102d以及第一存储节点node1顶部连接的第一层金属层104组成的寄生结构201和第一下拉管PD1。
可以看出，电流Iread1至Iread4的路径并不是对称结构，会使得电流Iread2和Iread4会小于电流Iread1和Iread3，对应的读取速度也会变慢。
图2所示的现有双端口SRAM的SRAM单元结构的版图除了具有电流路径不对称的缺陷外，还具有如下缺陷：
如图5A所示，是图2的基础上去除了第一层金属层的工艺层并叠加了P型金属功函数层(PWF)的版图；图5B是图5A中虚线框203处的放大图；图5C是沿图5B中线CC处的剖面结构图；由图5A所示可知，第一下拉管PD1和第一上拉管PU1的金属栅的金属导电材料层111是共用金属栅条形102a，第一下拉管PD1和第一上拉管PU1的金属栅的形成工艺中会同时形成金属栅的金属导电材料层111。如图5C所示，除了金属栅的金属导电材料层111，所述第一下拉管PD1和第一上拉管PU1的金属栅还包括：
所述PMOS如所述第一上拉管PU1的金属栅(MG)包括依次叠加的P型金属功函数层105、N型金属功函数层(NWF)109和金属导电材料层111。
所述NMOS如所述第一下拉管PD1的金属栅包括依次叠加的N型金属功函数层109和金属导电材料层111。
所述PMOS和所述NMOS的金属栅的底部都形成有栅介质层107，所述栅介质层107包括高介电常数层，所述高介电常数层的采用包括二氧化铪(HfO2)。
在所述栅介质层107的表面还形成有底部阻障层(BBM)108，在所述N型金属功函数层109的表面还形成有顶部阻障层(TBM)110。
所述P型金属功函数层105的材料包括TiN。
所述N型金属功函数层109的材料包括TiAl。
所述金属导电材料层111的材料包括Al。
所述底部阻障层108的材料包括TiN和TaN的叠加层，所述顶部阻障层110的材料包括TiN。
通常，所述PMOS和所述NMOS的金属栅会集成在一起制作，在集成制作工艺中，所述P型金属功函数层105形成之后需要采用光罩进行顶部并刻蚀以将位于所述NMOS形成区域中的所述P型金属功函数层105去除；但是所述N型金属功函数层109能同时位于所述NMOS和所述PMOS的形成区域中。
由图5B的放大版图可以看出，虚线CC1对应的所述P型金属功函数层105的边界会作为所述P型金属功函数层105和左侧的所述第一下拉管PD1的所述N型金属功函数层109和之间的金属功函数层边界。金属功函数层边界CC1和左侧的有源区101b具有间距d101，金属功函数层边界CC1和右侧的有源区101c具有间距d102。
同样，如图5A所示，所述P型金属功函数层105和右侧的所述第二下拉管PD2的所述N型金属功函数层109和之间的金属功函数层边界和两侧的有源区101e和101d之间分别具有间距d103和d104。
随着器件的尺寸缩小，间距d101至d104也会缩小。但是如图5C的剖面图所示，所述N型金属功函数层109和所述P型金属功函数层105横向接触时，所述N型金属功函数层109的TiAl中的Al容易横向扩散到所述P型金属功函数层105中，从而会影响所述P型金属功函数层105的功函数。对于PMOS管，金属栅所覆盖的有源区用于形成沟道区，沟道区的反型形成导通沟道的阈值电压会通过所述P型金属功函数层105的功函数调节，当间距d101和d102较小时，Al的扩散的长度大于间距d102时，Al就会进入到PMOS的有源区如图5C中的有源区101c顶部的所述P型金属功函数层105，这样就会对PMOS的阈值电压产生影响，从而使得PMOS的性能产生变异(variation)。
发明内容
本发明所要解决的技术问题是提供一种双端口SRAM，能提高各端口对两个存储节点的读取路径的对称性从而能提高读取电流的对称性，同时还降低PMOS的电学性能的变异量，从而提高PMOS的电学性能的稳定性。
为解决上述技术问题，本发明提供的双端口SRAM中的SRAM单元结构包括：数据存储单元主体结构、第一端口结构和第二端口结构。
所述数据存储单元主体结构由第一反相器和第二反相器交叉耦合连接而成并形成互为反相的第一存储节点和第二存储节点。
所述第一端口结构包括第一选择管和第二选择管，所述第二端口结构包括第三选择管和第四选择管。
所述第一反相器包括第一上拉管和第一下拉管。
所述第二反相器包括第二上拉管和第二下拉管。
所述第一上拉管、所述第二上拉管都为PMOS管；所述第一下拉管、所述第二下拉管、所述第一选择管、所述第二选择管、所述第三选择管和所述第四选择管都是NMOS管。
所述SRAM单元结构的单元版图结构由互为中心对称的第一子单元版图结构和第二子单元版图结构组成，第一子单元版图结构由所述第一下拉管、所述第一上拉管、所述第一选择管和所述第四选择管的版图组成，第二子单元版图结构由所述第二下拉管、所述第二上拉管、所述第二选择管和所述第三选择管的版图组成。
所述第一子单元版图结构包括：
在第一方向上依次排列的第一有源区、第二有源区和第三有源区，所述第二有源区位于所述第一有源区和所述第三有源区之间，所述第一有源区、所述第二有源区和所述第三有源区都沿和所述第一方向垂直的第二方向延伸。
所述第一上拉管形成于所述第三有源区中。
所述第一下拉管位于所述第一有源区中，所述第一下拉管的漏区形成所述第一存储节点。
所述第一上拉管的金属栅的金属导电材料层和所述第一下拉管的金属栅的金属导电材料层连接形成沿第一方向延伸的第一金属栅条形，所述第一上拉管的金属栅的P型金属功函数层和所述第一下拉管的金属栅形成的N型金属功函数层的第一金属功函数层边界位于所述第一有源区和所述第三有源区之间的场氧化层顶部，所述第二有源区位于所述第一有源区和所述第三有源区之间的设置使得所述第一金属功函数层边界和所述第一有源区的第一间距以及所述第一金属功函数层边界和所述第三有源区的第二间距都增加，以增加所述第一上拉管的电学性能的稳定性。
所述第一选择管和所述第四选择管中的一个的源区为所述第一存储节点并位于所述第一有源区中，所述第一选择管和所述第四选择管中的另一个的源区位于所述第二有源区中且通过接触孔和第一层金属层和所述第一存储节点相连，使得所述第一存储节点的读取路径都不需要经过和所述第一存储节点相连接的金属栅的金属导电材料层，增加了所述第一存储节点的两个读取路径的对称性。
进一步的改进是，所述第二子单元版图结构包括：
在第一方向上依次排列的第四有源区、第五有源区和第六有源区，所述第五有源区位于所述第四有源区和所述第六有源区之间，所述第四有源区、所述第五有源区和所述第六有源区都沿和所述第一方向垂直的第二方向延伸。
所述第二上拉管形成于所述第六有源区中。
所述第二下拉管位于所述第四有源区中，所述第二下拉管的漏区形成所述第二存储节点。
所述第二上拉管的金属栅的金属导电材料层和所述第二下拉管的金属栅的金属导电材料层连接形成沿第一方向延伸的第二金属栅条形，所述第二上拉管的金属栅的P型金属功函数层和所述第二下拉管的金属栅形成的N型金属功函数层的第二金属功函数层边界位于所述第四有源区和所述第六有源区之间的场氧化层顶部，所述第五有源区位于所述第四有源区和所述第六有源区之间的设置使得所述第二金属功函数层边界和所述第四有源区的第三间距以及所述第二金属功函数层边界和所述第六有源区的第四间距都增加，以增加所述第二上拉管的电学性能的稳定性。
所述第二选择管和所述第三选择管中的一个的源区为所述第二存储节点并位于所述第四有源区中，所述第二选择管和所述第三选择管中的另一个的源区位于所述第五有源区中且通过接触孔和第一层金属层和所述第二存储节点相连，使得所述第二存储节点的读取路径都不需要经过和所述第二存储节点相连接的金属栅的金属导电材料层，增加了所述第二存储节点的两个读取路径的对称性。
进一步的改进是，所述第三间距等于所述第一间距，所述第四间距等于所述第二间距。
进一步的改进是，所述第四选择管形成于所述第一有源区中，所述第一选择管形成于所述第二有源区中。
进一步的改进是，在所述第一有源区中，所述第四选择管和所述第一下拉管沿所述第二方向排列。
所述第四选择管的金属栅的金属导电材料层、所述第一选择管的金属栅的金属导电材料层和所述第二金属栅条形对齐。
进一步的改进是，所述第四选择管的沟道区等于所述第四选择管的形成区域的所述第一有源区的第一方向尺寸。
所述第一下拉管的沟道区等于所述第一下拉管的形成区域的所述第一有源区的第一方向尺寸。
所述第一选择管的沟道区等于所述第二有源区的第一方向尺寸。
所述第四选择管的沟道区宽度小于所述第一下拉管的沟道区宽度，所述第四选择管的沟道区宽度等于所述第一选择管的沟道区宽度。
进一步的改进是，所述第二选择管形成于所述第四有源区中，所述第三选择管形成于所述第五有源区中。
进一步的改进是，在所述第四有源区中，所述第二选择管和所述第二下拉管沿所述第二方向排列。
所述第二选择管的金属栅的金属导电材料层、所述第三选择管的金属栅的金属导电材料层和所述第一金属栅条形对齐。
进一步的改进是，所述第二选择管的沟道区等于所述第二选择管的形成区域的所述第四有源区的第一方向尺寸。
所述第二下拉管的沟道区等于所述第二下拉管的形成区域的所述第四有源区的第一方向尺寸。
所述第三选择管的沟道区等于所述第五有源区的第一方向尺寸。
所述第二选择管的沟道区宽度小于所述第二下拉管的沟道区宽度，所述第二选择管的沟道区宽度等于所述第三选择管的沟道区宽度。
进一步的改进是，所述第一选择管的金属栅的金属导电材料层的顶部通过接触孔连接到第一字线对应的第一层金属层。
所述第四选择管的金属栅的金属导电材料层的顶部通过接触孔连接到第二字线对应的第一层金属层。
所述第一选择管的漏区的顶部通过接触孔连接到第一位线对应的第一层金属层。
所述第四选择管的漏区的顶部通过接触孔连接到第四位线对应的第一层金属层。
所述第一下拉管的源区的顶部通过接触孔连接到接地线对应的第一层金属层。
所述第一下拉管的漏区的顶部、所述第一选择管的源区的顶部、所述第一上拉管的漏区的顶部以及所述第二金属栅条形的顶部都分别通过接触孔连接到所述第一存储节点对应的第一层金属层。
所述第一上拉管的源区的顶部通过接触孔连接到电源电压线对应的第一层金属层。
进一步的改进是，所述第二选择管的金属栅的金属导电材料层的顶部通过接触孔连接到第一字线对应的第一层金属层。
所述第三选择管的金属栅的金属导电材料层的顶部通过接触孔连接到第二字线对应的第一层金属层。
所述第二选择管的漏区的顶部通过接触孔连接到第二位线对应的第一层金属层。
所述第三选择管的漏区的顶部通过接触孔连接到第三位线对应的第一层金属层。
所述第二下拉管的源区的顶部通过接触孔连接到接地线对应的第一层金属层。
所述第二下拉管的漏区的顶部、所述第三选择管的源区的顶部、所述第二上拉管的漏区的顶部以及所述第一金属栅条形的顶部都分别通过接触孔连接到所述第二存储节点对应的第一层金属层。
所述第二上拉管的源区的顶部通过接触孔连接到电源电压线对应的第一层金属层。
进一步的改进是，所述第一有源区和所述第二有源区都位于第一P阱中。
所述第三有源区和所述第六有源区都位于N阱中。
所述第四有源区和所述第五有源区都位于第二P阱中。
在所述SRAM单元结构的单元版图结构上，所述N阱位于中间区域，所述第一P阱和所述第二P阱位于所述N阱的两侧。
进一步的改进是，所述PMOS的金属栅包括依次叠加的P型金属功函数层、N型金属功函数层和金属导电材料层。
所述NMOS的金属栅包括依次叠加的N型金属功函数层和金属导电材料层。
进一步的改进是，所述PMOS和所述NMOS的金属栅的底部都形成有栅介质层，所述栅介质层包括高介电常数层。
在所述栅介质层的表面还形成有底部阻障层，在所述N型金属功函数层的表面还形成有顶部阻障层。
进一步的改进是，所述P型金属功函数层的材料包括TiN。
所述N型金属功函数层的材料包括TiAl。
所述金属导电材料层的材料包括Al。
进一步的改进是，所述高介电常数层的采用包括二氧化铪，所述底部阻障层的材料包括TiN和TaN的叠加层，所述顶部阻障层的材料包括TiN。
本发明将SRAM单元结构的单元版图结构设置为由互为中心对称的第一子单元版图结构和第二子单元版图结构组成，第一子单元版图结构中包括了第一端口结构的一个选择管即第一选择管和第二端口结构中的一个选择管即第四选择管，使得第一选择管和第四选择管设置在邻近第一子单元版图结构中的第一存储节点的位置并使得的第一存储节点的两个读取路径都不需要经过和第一存储节点相连接的金属栅的金属导电材料层，从而能增加第一存储节点的两个读取路径的对称性，由于第一子单元版图结构和第二子单元版图结构为中心对称，所以最后能提高各端口对两个存储节点的读取路径的对称性从而能提高读取电流的对称性。
同时，本发明的第一子单元版图结构中将一个选择管和第一下拉管形成在相同的有源区即第一有源区中，而将另一个选择管单独设置在第二有源区，且将第二有源区设置在第一有源区和第一上拉管的第三有源区之间，这样就能增加第一有源区和第三有源区之间的间距，这样就能使得由PMOS组成的第一上拉管的金属栅的P型金属功函数层和第一下拉管的金属栅的N型金属功函数层之间侧面横向接触形成的第一金属功函数层边界距离第一有源区的第一间距和距离第三有源区的第二间距都会得到增加，由于第一上拉管的沟道区为被金属栅所覆盖的第三有源区，这样在增加第一间距和第二间距之后，能减少第一下拉管的N型金属功函数层的杂质扩散到第一上拉管的沟道区顶部的P型金属功函数层中的数量，从而能降低PMOS的电学性能的变异量并从而能提高PMOS的电学性能的稳定性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有双端口SRAM的SRAM单元结构的电路图；
图2是现有双端口SRAM的SRAM单元结构的版图；
图3A是图2所示的现有双端口SRAM的SRAM单元结构的版图中的第一电流路径和第三电流路径的示意图；
图3B是图2所示的现有双端口SRAM的SRAM单元结构的的版图中的第二电流路径和第四电流路径的示意图；
图4A图2所示的现有双端口SRAM的SRAM单元结构对应的第一电流路径和第三电流路径的电路图；
图4B图2所示的现有双端口SRAM的SRAM单元结构对应的第二电流路径和第四电流路径的电路图；
图5A是图2的基础上去除了第一层金属层的工艺层并叠加了P型金属功函数层的版图；
图5B是图5A中虚线框203处的放大图；
图5C是沿图5B中线CC处的剖面结构图；
图6是本发明实施例双端口SRAM的SRAM单元结构的版图；
图7A是图6所示的本发明实施例双端口SRAM的SRAM单元结构的版图中的第一电流路径和第三电流路径的示意图；
图7B是图6所示的本发明实施例双端口SRAM的SRAM单元结构的的版图中的第二电流路径和第四电流路径的示意图；
图8A图6所示的本发明实施例双端口SRAM的SRAM单元结构对应的第一电流路径和第三电流路径的电路图；
图8B图6所示的本发明实施例双端口SRAM的SRAM单元结构对应的第二电流路径和第四电流路径的电路图；
图9A是图6的基础上去除了第一层金属层的工艺层并叠加了P型金属功函数层的版图；
图9B是图9A中虚线框203处的放大图；
图9C是沿图9B中线FF处的剖面结构图。
具体实施方式
如图6所示，是本发明实施例双端口SRAM的SRAM单元结构的版图；本发明实施例双端口SRAM的SRAM单元结构的电路图也请参考图1所示，如图9A所示，是图6的基础上去除了第一层金属层304的工艺层并叠加了P型金属功函数层305的版图；图9B是图9A中虚线框203处的放大图；图9C是沿图9B中线FF处的剖面结构图；本发明实施例双端口SRAM中的SRAM单元结构包括：数据存储单元主体结构、第一端口结构和第二端口结构。图1中，第一端口也为A端口，第二端口也为B端口。
所述数据存储单元主体结构由第一反相器和第二反相器交叉耦合连接而成并形成互为反相的第一存储节点node1和第二存储节点node2。
所述第一端口结构包括第一选择管PG1和第二选择管PG2，所述第二端口结构包括第三选择管PG3和第四选择管PG4。
所述第一反相器包括第一上拉管PU1和第一下拉管PD1。
所述第二反相器包括第二上拉管PU2和第二下拉管PD2。
本发明实施例中，SRAM单元结构为由8个晶体管组成的8T型结构。所述第一上拉管PU1、所述第二上拉管PU2都为PMOS管；所述第一下拉管PD1、所述第二下拉管PD2、所述第一选择管PG1、所述第二选择管PG2、所述第三选择管PG3和所述第四选择管PG4都是NMOS管。
所述SRAM单元结构的单元版图结构由互为中心对称的第一子单元版图结构和第二子单元版图结构组成，第一子单元版图结构由所述第一下拉管PD1、所述第一上拉管PU1、所述第一选择管PG1和所述第四选择管PG4的版图组成，第二子单元版图结构由所述第二下拉管PD2、所述第二上拉管PU2、所述第二选择管PG2和所述第三选择管PG3的版图组成。
所述第一子单元版图结构包括：
在第一方向上依次排列的第一有源区301a、第二有源区301b和第三有源区301c，所述第二有源区301b位于所述第一有源区301a和所述第三有源区301c之间，所述第一有源区301a、所述第二有源区301b和所述第三有源区301c都沿和所述第一方向垂直的第二方向延伸。图6中，所述第一有源区301a、所述第二有源区301b和所述第三有源区301c都呈条形结构，第一方向为所述第一有源区301a、所述第二有源区301b和所述第三有源区301c对应的条形结构的宽度方向，第二方向为所述第一有源区301a、所述第二有源区301b和所述第三有源区301c对应的条形结构的长度方向。
所述第一上拉管PU1形成于所述第三有源区301c中。
所述第一下拉管PD1位于所述第一有源区301a中，所述第一下拉管PD1的漏区形成所述第一存储节点node1。
同时结合图9A和图9C所示，所述第一上拉管PU1的金属栅的金属导电材料层311和所述第一下拉管PD1的金属栅的金属导电材料层311连接形成沿第一方向延伸的第一金属栅条形302a，所述第一上拉管PU1的金属栅的P型金属功函数层305和所述第一下拉管PD1的金属栅形成的N型金属功函数层309的第一金属功函数层边界GG位于所述第一有源区301a和所述第三有源区301c之间的场氧化层306顶部，所述第二有源区301b位于所述第一有源区301a和所述第三有源区301c之间的设置使得所述第一金属功函数层边界GG和所述第一有源区301a的第一间距d1以及所述第一金属功函数层边界GG和所述第三有源区301c的第二间距d2都增加，以增加所述第一上拉管PU1的电学性能的稳定性。和图5B和图5C比较可知，和现有结构中的间距d101和d102相比，本发明实施例中的间距d1和d2会增加。
所述第一选择管PG1和所述第四选择管PG4中的一个的源区为所述第一存储节点node1并位于所述第一有源区301a中，所述第一选择管PG1和所述第四选择管PG4中的另一个的源区位于所述第二有源区301b中且通过接触孔303和第一层金属层304和所述第一存储节点node1相连，使得所述第一存储节点node1的读取路径都不需要经过和所述第一存储节点node1相连接的金属栅的金属导电材料层311，增加了所述第一存储节点node1的两个读取路径的对称性。本发明实施例中，所述第四选择管PG4的源区为所述第一存储节点node1并位于所述第一有源区301a中，所述第一选择管PG1的源区位于所述第二有源区301b中；在其他实施例中也能对所述第一选择管PG1和所述第四选择管PG4形成区域进行互换。
所述第二子单元版图结构包括：
在第一方向上依次排列的第四有源区301d、第五有源区301e和第六有源区301f，所述第五有源区301e位于所述第四有源区301d和所述第六有源区301f之间，所述第四有源区301d、所述第五有源区301e和所述第六有源区301f都沿和所述第一方向垂直的第二方向延伸。
所述第二上拉管PU2形成于所述第六有源区301f中。
所述第二下拉管PD2位于所述第四有源区301d中，所述第二下拉管PD2的漏区形成所述第二存储节点node2。
所述第二上拉管PU2的金属栅的金属导电材料层311和所述第二下拉管PD2的金属栅的金属导电材料层311连接形成沿第一方向延伸的第二金属栅条形302d，所述第二上拉管PU2的金属栅的P型金属功函数层305和所述第二下拉管PD2的金属栅形成的N型金属功函数层309的第二金属功函数层边界位于所述第四有源区301d和所述第六有源区301f之间的场氧化层306顶部，所述第五有源区301e位于所述第四有源区301d和所述第六有源区301f之间的设置使得所述第二金属功函数层边界和所述第四有源区301d的第三间距d3以及所述第二金属功函数层边界和所述第六有源区301f的第四间距d4都增加，以增加所述第二上拉管PU2的电学性能的稳定性。
所述第二选择管PG2和所述第三选择管PG3中的一个的源区为所述第二存储节点node2并位于所述第四有源区301d中，所述第二选择管PG2和所述第三选择管PG3中的另一个的源区位于所述第五有源区301e中且通过接触孔303和第一层金属层304和所述第二存储节点node2相连，使得所述第二存储节点node2的读取路径都不需要经过和所述第二存储节点node2相连接的金属栅的金属导电材料层311，增加了所述第二存储节点node2的两个读取路径的对称性。本发明实施例中，所述第二选择管PG2的源区为所述第二存储节点node2并位于所述第四有源区301d中，所述第三选择管PG3的源区位于所述第五有源区301e中。在其他实施例中也能对所述第一选择管PG1和所述第四选择管PG4形成区域进行互换。
所述第三间距d3等于所述第一间距d1，所述第四间距d4等于所述第二间距d2。
如图7A所示，是图6所示的本发明实施例双端口SRAM的SRAM单元结构的版图中的第一电流路径和第三电流路径的示意图；第一电流路径对应于电流Iread1的路径，第三电流路径对应于电流Iread3的路径。可以看出，所述第一电流路径用于读取所述第一存储节点node1，读取时会在所述第一位线A_BL上加读取电压，所述第一电流路径位于所述第一位线A_BL到所述第一下拉管PD1的源区连接的所述接地线Vss之间，所述第一电流路径会穿过所述第一选择管PG1、通过接触孔302连接的第一层金属层304和所述第一下拉管PD1。所述第三电流路径用于读取所述第二存储节点node2，读取时会在所述第三位线B_BL上加读取电压，所述第三电流路径位于所述第三位线B_BL到所述第二下拉管PD2的源区连接的所述接地线Vss之间，所述第三电流路径会穿过所述第三选择管PG3、通过接触孔302连接的第一层金属层304和所述第二下拉管PD2。可以看出，所述第一电流路径和所述第三电流路径的对称性较好，且不会穿过电阻较大的金属栅条形。
如图7B所示，是图6所示的本发明实施例双端口SRAM的SRAM单元结构的的版图中的第二电流路径和第四电流路径的示意图；第二电流路径对应于电流Iread2的路径，第四电流路径对应于电流Iread4的路径。可以看出，所述第四电流路径用于读取所述第一存储节点node1，读取时会在所述第四位线B_BLB上加读取电压，所述第四电流路径位于所述第四位线B_BLB到所述第一下拉管PD1的源区连接的所述接地线Vss之间，所述第四电流路径会穿过所述第四选择管PG4和所述第一下拉管PD1。所述第二电流路径用于读取所述第二存储节点node2，读取时会在所述第二位线A_BLB上加读取电压，所述第二电流路径位于所述第二位线A_BLB到所述第二下拉管PD2的源区连接的所述接地线Vss之间，所述第二电流路径会穿过所述第二选择管PG2和所述第二下拉管PD2。可以看出，所述第二电流路径和所述第四电流路径的对称性较好，且不会穿过电阻较大的金属栅条形。另外，和所述第二电流路径和所述第四电流路径相比，所述第一电流路径和所述第三电流路径中仅多了一段所述第一层金属层304，所述第一层金属层304的电阻较小，故四条电流路径即第一至第四电流路径之间都具有较好的匹配性。
如图8A所示，图6所示的本发明实施例双端口SRAM的SRAM单元结构对应的第一电流路径和第三电流路径的电路图；可以看出，电流Iread1和电流Iread3的路径有较好的匹配性。
如图8B所示，图6所示的本发明实施例双端口SRAM的SRAM单元结构对应的第二电流路径和第四电流路径的电路图；可以看出，电流Iread2和电流Iread4的路径有较好的匹配性。
在所述第一有源区301a中，所述第四选择管PG4和所述第一下拉管PD1沿所述第二方向排列。
所述第四选择管PG4的金属栅的金属导电材料层311、所述第一选择管PG1的金属栅的金属导电材料层311和所述第二金属栅条形302d对齐。图6中，所述第四选择管PG4的金属栅的金属导电材料层311形成金属栅条形302b、所述第一选择管PG1的金属栅的金属导电材料层311形成金属栅条形302c。
所述第四选择管PG4的沟道区等于所述第四选择管PG4的形成区域的所述第一有源区301a的第一方向尺寸即宽度。
所述第一下拉管PD1的沟道区等于所述第一下拉管PD1的形成区域的所述第一有源区301a的第一方向尺寸即宽度。
所述第一选择管PG1的沟道区等于所述第二有源区301b的第一方向尺寸。
所述第四选择管PG4的沟道区宽度小于所述第一下拉管PD1的沟道区宽度，也即所述第一有源区301a的宽度会变化，在所述第一下拉管PD1的形成区域中所述第一有源区301a的宽度会增加。
所述第四选择管PG4的沟道区宽度等于所述第一选择管PG1的沟道区宽度。
在所述第四有源区301d中，所述第二选择管PG2和所述第二下拉管PD2沿所述第二方向排列。
所述第二选择管PG2的金属栅的金属导电材料层311、所述第三选择管PG3的金属栅的金属导电材料层311和所述第一金属栅条形302a对齐。图6中，所述第二选择管PG2的金属栅的金属导电材料层311形成金属栅条形302e、所述第三选择管PG3的金属栅的金属导电材料层311形成金属栅条形302f。
所述第二选择管PG2的沟道区等于所述第二选择管PG2的形成区域的所述第四有源区301d的第一方向尺寸。
所述第二下拉管PD2的沟道区等于所述第二下拉管PD2的形成区域的所述第四有源区301d的第一方向尺寸。
所述第三选择管PG3的沟道区等于所述第五有源区301e的第一方向尺寸。
所述第二选择管PG2的沟道区宽度小于所述第二下拉管PD2的沟道区宽度，所述第二选择管PG2的沟道区宽度等于所述第三选择管PG3的沟道区宽度。
所述第一选择管PG1的金属栅的金属导电材料层311的顶部通过接触孔303连接到第一字线A_WL对应的第一层金属层304。
所述第四选择管PG4的金属栅的金属导电材料层311的顶部通过接触孔303连接到第二字线B_WL对应的第一层金属层304。
所述第一选择管PG1的漏区的顶部通过接触孔303连接到第一位线A_BL对应的第一层金属层304。
所述第四选择管PG4的漏区的顶部通过接触孔303连接到第四位线B_BLB对应的第一层金属层304。
所述第一下拉管PD1的源区的顶部通过接触孔303连接到接地线Vss对应的第一层金属层304。
所述第一下拉管PD1的漏区的顶部、所述第一选择管PG1的源区的顶部、所述第一上拉管PU1的漏区的顶部以及所述第二金属栅条形302d的顶部都分别通过接触孔303连接到所述第一存储节点node1对应的第一层金属层304。
所述第一上拉管PU1的源区的顶部通过接触孔303连接到电源电压线Vdd对应的第一层金属层304。
所述第二选择管PG2的金属栅的金属导电材料层311的顶部通过接触孔303连接到第一字线A_WL对应的第一层金属层304。
所述第三选择管PG3的金属栅的金属导电材料层311的顶部通过接触孔303连接到第二字线B_WL对应的第一层金属层304。
所述第二选择管PG2的漏区的顶部通过接触孔303连接到第二位线A_BLB对应的第一层金属层304。第二位线A_BLB和所述第一位线A_BL组成第一对互补位线。
所述第三选择管PG3的漏区的顶部通过接触孔303连接到第三位线B_BL对应的第一层金属层304。所述第三位线B_BL和所述第四位线B_BLB组成第二对互补位线。
所述第二下拉管PD2的源区的顶部通过接触孔303连接到接地线Vss对应的第一层金属层304。
所述第二下拉管PD2的漏区的顶部、所述第三选择管PG3的源区的顶部、所述第二上拉管PU2的漏区的顶部以及所述第一金属栅条形302a的顶部都分别通过接触孔303连接到所述第二存储节点node2对应的第一层金属层304。
所述第二上拉管PU2的源区的顶部通过接触孔303连接到电源电压线Vdd对应的第一层金属层304。
所述第一有源区301a和所述第二有源区301b都位于第一P阱中。在图6中，所述第一P阱的形成区域位于虚线DD的左侧。通过在形成所述第一P阱中中形成所述场氧化层306隔离出所述第一有源区301a和所述第二有源区301b。
所述第三有源区301c和所述第六有源区301f都位于N阱中。在图6中，所述N阱的形成区域位于虚线DD和虚线EE之间。
所述第四有源区301d和所述第五有源区301e都位于第二P阱中。在图6中，所述第二P阱的形成区域位于虚线EE的右侧。通过在形成所述第二P阱中中形成所述场氧化层306隔离出所述第四有源区301d和所述第五有源区301e。
在所述SRAM单元结构的单元版图结构上，所述N阱位于中间区域，所述第一P阱和所述第二P阱位于所述N阱的两侧。
如图9C所示，所述PMOS的金属栅包括依次叠加的P型金属功函数层305、N型金属功函数层309和金属导电材料层311。
所述NMOS的金属栅包括依次叠加的N型金属功函数层309和金属导电材料层311。
所述PMOS和所述NMOS的金属栅的底部都形成有栅介质层307，所述栅介质层307包括高介电常数层。
在所述栅介质层307的表面还形成有底部阻障层308，在所述N型金属功函数层309的表面还形成有顶部阻障层310。
所述P型金属功函数层305的材料包括TiN。
所述N型金属功函数层309的材料包括TiAl。
所述金属导电材料层311的材料包括Al。
所述高介电常数层的采用包括二氧化铪，所述底部阻障层308的材料包括TiN和TaN的叠加层，所述顶部阻障层310的材料包括TiN。
本发明实施例将SRAM单元结构的单元版图结构设置为由互为中心对称的第一子单元版图结构和第二子单元版图结构组成，第一子单元版图结构中包括了第一端口结构的一个选择管即第一选择管PG1和第二端口结构中的一个选择管即第四选择管PG4，使得第一选择管PG1和第四选择管PG4设置在邻近第一子单元版图结构中的第一存储节点node1的位置并使得的第一存储节点node1的两个读取路径都不需要经过和第一存储节点node1相连接的金属栅的金属导电材料层311，从而能增加第一存储节点node1的两个读取路径的对称性，由于第一子单元版图结构和第二子单元版图结构为中心对称，所以最后能提高各端口对两个存储节点的读取路径的对称性从而能提高读取电流的对称性。
同时，本发明实施例的第一子单元版图结构中将一个选择管和第一下拉管PD1形成在相同的有源区即第一有源区301a中，而将另一个选择管单独设置在第二有源区301b，且将第二有源区301b设置在第一有源区301a和第一上拉管PU1的第三有源区301c之间，这样就能增加第一有源区301a和第三有源区301c之间的间距，这样就能使得由PMOS组成的第一上拉管PU1的金属栅的P型金属功函数层305和第一下拉管PD1的金属栅的N型金属功函数层309之间侧面横向接触形成的第一金属功函数层边界GG距离第一有源区301a的第一间距d1和距离第三有源区301c的第二间距d2都会得到增加，由于第一上拉管PU1的沟道区为被金属栅所覆盖的第三有源区301c，这样在增加第一间距d1和第二间距d2之后，能减少第一下拉管PD1的N型金属功函数层309的杂质扩散到第一上拉管PU1的沟道区顶部的P型金属功函数层305中的数量，从而能降低PMOS的电学性能的变异量并从而能提高PMOS的电学性能的稳定性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种双端口SRAM，其特征在于，SRAM单元结构包括：数据存储单元主体结构、第一端口结构和第二端口结构；
所述数据存储单元主体结构由第一反相器和第二反相器交叉耦合连接而成并形成互为反相的第一存储节点和第二存储节点；
所述第一端口结构包括第一选择管和第二选择管，所述第二端口结构包括第三选择管和第四选择管；
所述第一反相器包括第一上拉管和第一下拉管；
所述第二反相器包括第二上拉管和第二下拉管；
所述第一上拉管、所述第二上拉管都为PMOS管；所述第一下拉管、所述第二下拉管、所述第一选择管、所述第二选择管、所述第三选择管和所述第四选择管都是NMOS管；
所述SRAM单元结构的单元版图结构由互为中心对称的第一子单元版图结构和第二子单元版图结构组成，第一子单元版图结构由所述第一下拉管、所述第一上拉管、所述第一选择管和所述第四选择管的版图组成，第二子单元版图结构由所述第二下拉管、所述第二上拉管、所述第二选择管和所述第三选择管的版图组成；
所述第一子单元版图结构包括：
在第一方向上依次排列的第一有源区、第二有源区和第三有源区，所述第二有源区位于所述第一有源区和所述第三有源区之间，所述第一有源区、所述第二有源区和所述第三有源区都沿和所述第一方向垂直的第二方向延伸；
所述第一上拉管形成于所述第三有源区中；
所述第一下拉管位于所述第一有源区中，所述第一下拉管的漏区形成所述第一存储节点；
所述第一上拉管的金属栅的金属导电材料层和所述第一下拉管的金属栅的金属导电材料层连接形成沿第一方向延伸的第一金属栅条形，所述第一上拉管的金属栅的P型金属功函数层和所述第一下拉管的金属栅形成的N型金属功函数层的第一金属功函数层边界位于所述第一有源区和所述第三有源区之间的场氧化层顶部，所述第二有源区位于所述第一有源区和所述第三有源区之间的设置使得所述第一金属功函数层边界和所述第一有源区的第一间距以及所述第一金属功函数层边界和所述第三有源区的第二间距都增加，以增加所述第一上拉管的电学性能的稳定性；
所述第一选择管和所述第四选择管中的一个的源区为所述第一存储节点并位于所述第一有源区中，所述第一选择管和所述第四选择管中的另一个的源区位于所述第二有源区中且通过接触孔和第一层金属层和所述第一存储节点相连，使得所述第一存储节点的读取路径都不需要经过和所述第一存储节点相连接的金属栅的金属导电材料层，增加了所述第一存储节点的两个读取路径的对称性。
2.如权利要求1所述的双端口SRAM，其特征在于：所述第二子单元版图结构包括：
在第一方向上依次排列的第四有源区、第五有源区和第六有源区，所述第五有源区位于所述第四有源区和所述第六有源区之间，所述第四有源区、所述第五有源区和所述第六有源区都沿和所述第一方向垂直的第二方向延伸；
所述第二上拉管形成于所述第六有源区中；
所述第二下拉管位于所述第四有源区中，所述第二下拉管的漏区形成所述第二存储节点；
所述第二上拉管的金属栅的金属导电材料层和所述第二下拉管的金属栅的金属导电材料层连接形成沿第一方向延伸的第二金属栅条形，所述第二上拉管的金属栅的P型金属功函数层和所述第二下拉管的金属栅形成的N型金属功函数层的第二金属功函数层边界位于所述第四有源区和所述第六有源区之间的场氧化层顶部，所述第五有源区位于所述第四有源区和所述第六有源区之间的设置使得所述第二金属功函数层边界和所述第四有源区的第三间距以及所述第二金属功函数层边界和所述第六有源区的第四间距都增加，以增加所述第二上拉管的电学性能的稳定性；
所述第二选择管和所述第三选择管中的一个的源区为所述第二存储节点并位于所述第四有源区中，所述第二选择管和所述第三选择管中的另一个的源区位于所述第五有源区中且通过接触孔和第一层金属层和所述第二存储节点相连，使得所述第二存储节点的读取路径都不需要经过和所述第二存储节点相连接的金属栅的金属导电材料层，增加了所述第二存储节点的两个读取路径的对称性。
3.如权利要求2所述的双端口SRAM，其特征在于：所述第三间距等于所述第一间距，所述第四间距等于所述第二间距。
4.如权利要求2所述的双端口SRAM，其特征在于：所述第四选择管形成于所述第一有源区中，所述第一选择管形成于所述第二有源区中。
5.如权利要求4所述的双端口SRAM，其特征在于：在所述第一有源区中，所述第四选择管和所述第一下拉管沿所述第二方向排列；
所述第四选择管的金属栅的金属导电材料层、所述第一选择管的金属栅的金属导电材料层和所述第二金属栅条形对齐。
6.如权利要求5所述的双端口SRAM，其特征在于：所述第四选择管的沟道区等于所述第四选择管的形成区域的所述第一有源区的第一方向尺寸；
所述第一下拉管的沟道区等于所述第一下拉管的形成区域的所述第一有源区的第一方向尺寸；
所述第一选择管的沟道区等于所述第二有源区的第一方向尺寸；
所述第四选择管的沟道区宽度小于所述第一下拉管的沟道区宽度，所述第四选择管的沟道区宽度等于所述第一选择管的沟道区宽度。
7.如权利要求4所述的双端口SRAM，其特征在于：所述第二选择管形成于所述第四有源区中，所述第三选择管形成于所述第五有源区中。
8.如权利要求7所述的双端口SRAM，其特征在于：在所述第四有源区中，所述第二选择管和所述第二下拉管沿所述第二方向排列；
所述第二选择管的金属栅的金属导电材料层、所述第三选择管的金属栅的金属导电材料层和所述第一金属栅条形对齐。
9.如权利要求8所述的双端口SRAM，其特征在于：所述第二选择管的沟道区等于所述第二选择管的形成区域的所述第四有源区的第一方向尺寸；
所述第二下拉管的沟道区等于所述第二下拉管的形成区域的所述第四有源区的第一方向尺寸；
所述第三选择管的沟道区等于所述第五有源区的第一方向尺寸；
所述第二选择管的沟道区宽度小于所述第二下拉管的沟道区宽度，所述第二选择管的沟道区宽度等于所述第三选择管的沟道区宽度。
10.如权利要求5所述的双端口SRAM，其特征在于：所述第一选择管的金属栅的金属导电材料层的顶部通过接触孔连接到第一字线对应的第一层金属层；
所述第四选择管的金属栅的金属导电材料层的顶部通过接触孔连接到第二字线对应的第一层金属层；
所述第一选择管的漏区的顶部通过接触孔连接到第一位线对应的第一层金属层；
所述第四选择管的漏区的顶部通过接触孔连接到第四位线对应的第一层金属层；
所述第一下拉管的源区的顶部通过接触孔连接到接地线对应的第一层金属层；
所述第一下拉管的漏区的顶部、所述第一选择管的源区的顶部、所述第一上拉管的漏区的顶部以及所述第二金属栅条形的顶部都分别通过接触孔连接到所述第一存储节点对应的第一层金属层；
所述第一上拉管的源区的顶部通过接触孔连接到电源电压线对应的第一层金属层。
11.如权利要求8所述的双端口SRAM，其特征在于：所述第二选择管的金属栅的金属导电材料层的顶部通过接触孔连接到第一字线对应的第一层金属层；
所述第三选择管的金属栅的金属导电材料层的顶部通过接触孔连接到第二字线对应的第一层金属层；
所述第二选择管的漏区的顶部通过接触孔连接到第二位线对应的第一层金属层；
所述第三选择管的漏区的顶部通过接触孔连接到第三位线对应的第一层金属层；
所述第二下拉管的源区的顶部通过接触孔连接到接地线对应的第一层金属层；
所述第二下拉管的漏区的顶部、所述第三选择管的源区的顶部、所述第二上拉管的漏区的顶部以及所述第一金属栅条形的顶部都分别通过接触孔连接到所述第二存储节点对应的第一层金属层；
所述第二上拉管的源区的顶部通过接触孔连接到电源电压线对应的第一层金属层。
12.如权利要求2所述的双端口SRAM，其特征在于：所述第一有源区和所述第二有源区都位于第一P阱中；
所述第三有源区和所述第六有源区都位于N阱中；
所述第四有源区和所述第五有源区都位于第二P阱中；
在所述SRAM单元结构的单元版图结构上，所述N阱位于中间区域，所述第一P阱和所述第二P阱位于所述N阱的两侧。
13.如权利要求2所述的双端口SRAM，其特征在于：所述PMOS的金属栅包括依次叠加的P型金属功函数层、N型金属功函数层和金属导电材料层；
所述NMOS的金属栅包括依次叠加的N型金属功函数层和金属导电材料层。
14.如权利要求13所述的双端口SRAM，其特征在于：所述PMOS和所述NMOS的金属栅的底部都形成有栅介质层，所述栅介质层包括高介电常数层；
在所述栅介质层的表面还形成有底部阻障层，在所述N型金属功函数层的表面还形成有顶部阻障层。
15.如权利要求13所述的双端口SRAM，其特征在于：所述P型金属功函数层的材料包括TiN；
所述N型金属功函数层的材料包括TiAl；
所述金属导电材料层的材料包括Al。
16.如权利要求14所述的双端口SRAM，其特征在于：所述高介电常数层的采用包括二氧化铪，所述底部阻障层的材料包括TiN和TaN的叠加层，所述顶部阻障层的材料包括TiN。
CN202110848205.5A 2021-07-27 2021-07-27 双端口sram Pending CN113611343A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110848205.5A CN113611343A (zh) 2021-07-27 2021-07-27 双端口sram
US17/872,445 US12009818B2 (en) 2021-07-27 2022-07-25 Dual-port SRAM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110848205.5A CN113611343A (zh) 2021-07-27 2021-07-27 双端口sram

Publications (1)

Publication Number Publication Date
CN113611343A true CN113611343A (zh) 2021-11-05

Family

ID=78305537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110848205.5A Pending CN113611343A (zh) 2021-07-27 2021-07-27 双端口sram

Country Status (2)

Country Link
US (1) US12009818B2 (zh)
CN (1) CN113611343A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145660B2 (en) * 2019-07-31 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port SRAM cell structure

Also Published As

Publication number Publication date
US20230035789A1 (en) 2023-02-02
US12009818B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
US11676654B2 (en) SRAM structure with reduced capacitance and resistance
US9916893B2 (en) Dual-port SRAM connection structure
US11063053B2 (en) Integrated circuit and static random access memory thereof
KR101547445B1 (ko) Ｓｒａｍ 셀과 어레이
US9911744B2 (en) Methods and apparatus for SRAM cell structure
US8169030B2 (en) Semiconductor memory device and production method thereof
KR100456688B1 (ko) 완전 씨모스 에스램 셀
CN108022927B (zh) 记忆体装置
US20120228714A1 (en) Sram cells using shared gate electrode configuration
US10153264B2 (en) Static random access memory (SRAM) cell including fin-type transistor
TWI754385B (zh) 靜態隨機存取記憶胞、其形成方法及記憶體陣列
CN101315928B (zh) 具有单元金氧半组件的集成电路的布局方法
US9768179B1 (en) Connection structures for routing misaligned metal lines between TCAM cells and periphery circuits
CN111341360B (zh) 双端口sram
CN113611343A (zh) 双端口sram
US10868019B2 (en) Semiconductor device having strap cell
US11915755B2 (en) Layout of semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination