CN113597600A - 用于数据产生的数据线更新 - Google Patents

用于数据产生的数据线更新 Download PDF

Info

Publication number
CN113597600A
CN113597600A CN202080022074.9A CN202080022074A CN113597600A CN 113597600 A CN113597600 A CN 113597600A CN 202080022074 A CN202080022074 A CN 202080022074A CN 113597600 A CN113597600 A CN 113597600A
Authority
CN
China
Prior art keywords
key
data
address
access
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080022074.9A
Other languages
English (en)
Other versions
CN113597600B (zh
Inventor
D·M·贝尔
N·马利希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113597600A publication Critical patent/CN113597600A/zh
Application granted granted Critical
Publication of CN113597600B publication Critical patent/CN113597600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)

Abstract

在例如存储器装置或包含存储器装置的计算系统中与更新用于数据产生的数据线相关的设备及方法。更新数据线可包含更新多个数据线。所述多个数据线可响应于所述存取命令的接收而从所述存储器阵列提供数据。所述多个数据线还可响应于确定在存储器装置处接收的存取命令是未经授权的而更新。

Description

用于数据产生的数据线更新
技术领域
本公开大体上涉及存储器，且更特定来说涉及与更新数据线以用于数据产生相关联的设备及方法。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器可能需要电力来维持其数据，并且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等。非易失性存储器可通过在未被供电时保留所存储数据而提供永久性数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)，等等。
存储器还被用作广泛范围的电子应用的易失性及非易失性数据存储装置，所述应用包含(但不限于)个人计算机、便携式记忆棒、数码相机、蜂窝电话、便携式音乐播放器(例如MP3播放器、电影播放器)及其它电子装置。可将存储器单元布置成阵列，其中所述阵列用于存储器装置中。
各种计算系统包含耦合到存储器(例如，存储器系统)的数个处理资源，所述存储器与执行一组指令(例如，程序、应用程序等)相关联地被存取。出于各种原因，可能需要防止对存储器(例如，经由读取及/或写入操作)或其特定部分的未经授权存取。例如，存储器系统可能存储敏感数据(例如，需要保密的数据，例如密码、个人信息等)。
附图说明
图1是根据本公开的数个实施例的呈包含存储器装置的计算系统的形式的设备的框图。
图2是根据本公开的数个实施例的呈存储器装置的形式的设备的框图，所述存储器装置包含存储器阵列及能够使用密钥保护存储器的区的控制器的部分。
图3说明根据本公开的数个实施例的用于存取存储器阵列的受保护区的方法的实例流程图。
图4说明根据本公开的数个实施例的用于存取存储器阵列的受保护区的方法的实例流程图。
图5是根据本公开的数个实施例的呈存储器装置的形式的设备的框图，所述存储器装置包含存储器阵列及多个锁存器。
图6是根据本公开的数个实施例的呈存储器装置的形式的设备的框图，所述存储器装置包含存储器阵列及多个锁存器。
图7说明计算机系统的实例机器，在所述计算机系统内可执行用于致使所述机器执行本文所论述的各种方法的一组指令。
具体实施方式
本公开包含与更新数据线以用于数据产生相关的设备及方法。可从主机向存储器装置提供存取命令。存储器装置可依赖主机来实施安全措施以防止对存储器装置的未经授权存取。然而，在存储器装置处实施安全措施可进一步改进安全性并可减轻未经授权存储器存取。实施安全措施可包含拒绝对未经授权存取命令的存取。响应于拒绝对未经授权存取命令的存取，可产生数据来提供对提供存取命令的主机的存取。
在各种实施例中，存储器装置可通过利用与存取命令一起提供的或作为存取命令的部分的凭证来将存取命令验证为经授权来减轻未经授权存储器存取。凭证可在接收存取命令(例如，从主机)之前存储在存储器装置中实施的多个寄存器中。如本文所使用，存取命令是指经执行以从存储器装置的阵列读取数据或将数据写入到存储器装置的阵列的命令。存取命令可包含一或多个子命令。举例来说，存取命令可包含激活命令(例如，行激活命令，其可称为行存取命令)、预充电命令、读取命令(例如，列读取命令)、写入命令(例如，列写入命令)及刷新命令以及各种其它命令中的一或多者。在各种实施例中，存取命令可传播成多个存取子命令。举例来说，读取存取命令可传播成包含行激活命令、列读取命令及预充电命令的子命令。
存取命令的授权可利用密钥(例如，凭证)来验证。存取命令可以地址及/或多个地址为目标(例如，请求对其进行存取)。存储器装置可基于与地址相关联的安全模式来确定地址是锁定的还是解锁的。如果地址是锁定的，那么存储器装置可避免提供对地址的存取，除非还向存储器装置提供与存取命令相关联的密钥。可对照所存储密钥来验证密钥以确定是否对地址进行解锁。
如果密钥与所存储密钥匹配，那么存储器装置可对地址进行解锁并提供对地址的存取。如果密钥与所存储密钥不匹配，那么存储器装置可避免提供对地址的存取。
在数个实施例中，可改变经由数据线(DQ)从存储器阵列输出的数据模式。可由于检测到未经授权存取尝试而抑制作为存取的目标的行。然而，抑制行被激活可能不包含抑制感测放大器及/或保持器锁存器被存取及/或激活。可激活DQ以产生独立于存储在阵列中的数据的数据模式，以防止来自先前存取命令的DQ中的电荷保留被输出。
在各种实施例中，除抑制阵列的行或者代替抑制阵列的行之外，还可抑制读取命令。抑制读取命令可为抑制阵列的行的间接途径。抑制读取命令可包含抑制DQ的激活。抑制DQ的激活可改变从存储器阵列输出的数据模式，使得无数据模式从存储器阵列输出。抑制读取命令可包含抑制感测放大器及/或保持器锁存器被存取及/或激活。尽管本文描述的实例是在DQ的直接抑制的上下文中，但实例并不限于此，并且还可包含间接抑制DQ的激活，包含间接抑制保持器锁存器的激活使其无法被存取及/或激活。
如本文所使用，“数个”某物可指代此类事物中的一或多者。举例来说，数个存储器装置可指代一或多个存储器装置。“多个”某物意指两个或更多个。另外，本文使用的例如“N”的指示符(尤其是关于图式中的参考编号)指示如此指示的数个特定特征可包含在本公开的数个实施例中。
本文中的图式遵循编号惯例，其中第一或前几个数字对应于图式图号，并且其余数字识别图式中的元件或组件。可通过使用类似数字来识别不同图式之间的类似元件或组件。将了解，在本文的各种实施例中展示的元件可被添加、交换及/或消除以便提供本公开的数个额外实施例。另外，在图式中提供的元件的比例及相对尺度希望说明本公开的各种实施例并且不以限制性意义使用。
图1是根据本公开的数个实施例的呈包含存储器装置120的计算系统100的形式的设备的框图。如本文使用，举例来说，存储器装置120、存储器阵列130及/或主机110也可单独地被被视为“设备”。
在此实例中，系统100包含经由接口156耦合到存储器装置120的主机110。计算系统100可为个人膝上型计算机、桌上型计算机、数码相机、移动电话、存储卡读取器或启用物联网(IoT)的装置以及各种其它类型的系统。主机110可包含能够存取存储器120的数个处理资源(例如，一或多个处理器、微处理器或某种其它类型的控制电路系统)。系统100可包含单独集成电路，或主机110及存储器装置120两者都可在同一集成电路上。举例来说，主机110可为包括多个存储器装置120的存储器系统的系统控制器，其中系统控制器110通过例如中央处理单元(CPU)的另一处理资源提供对相应存储器装置120的存取。
在图1中展示的实例中，主机110负责执行操作系统(OS)103及/或可加载到其的各种应用程序(例如，经由控制器140从存储器装置120加载)。主机110可不负责管理界定受保护区的密钥或地址。主机110可经由接口156向存储器装置提供存取命令及/或安全模式初始化命令。在各种实例中，存储器装置可提供未经授权存取尝试的指示。在各种实施例中，未经授权存取尝试可导致向主机提供数据，使得未经授权存取尝试的发出者不被通知存储器装置对未经授权存取尝试的识别。从存储器装置120接收的数据可能不是由具有由存取命令提供的地址的存储器单元存储的数据。主机110可接收响应于将存取命令识别为未经授权的而产生的数据。
为清楚起见，系统100已经简化以聚焦于与本公开特别相关的特征。例如，存储器阵列130可为DRAM阵列、SRAM阵列、STT RAM阵列、PCRAM阵列、TRAM阵列、RRAM阵列、NAND快闪阵列及/或NOR快闪阵列。阵列130可包括经布置成由存取线(其在本文可称为字线或选择线)耦合的行及由感测线(其在本文可称为数字线或数据线)耦合的列的存储器单元。尽管图1中存展示单个阵列130，但实施例并不限于此。例如，存储器装置120可包含数个阵列130(例如，DRAM单元的数个存储体)。
存储器装置120包含地址电路系统142以锁存通过接口156提供的地址信号。举例来说，接口可包含采用合适协议(例如，数据总线、地址总线及命令总线，或组合数据/地址/命令总线)的物理接口。此协议可为定制的或专有的，或者接口156可采用标准化协议，例如外围组件互连快速(PCIe)、Gen-Z、CCIX或类似者。地址信号由行解码器146及列解码器152接收及解码以存取存储器阵列130。通过使用感测电路系统150感测感测线上的电压及/或电流变化，可从存储器阵列130读取数据。举例来说，感测电路系统150可包括感测放大器，所述感测放大器可从存储器阵列130读取及锁存一页(例如，行)数据。I/O电路系统144可用于通过接口156与主机110进行双向数据通信。读取/写入电路系统148用于将数据写入到存储器阵列130或从存储器阵列130读取数据。作为实例，电路系统148可包括各种驱动器、锁存电路系统等。
控制器140对由主机110提供的信号进行解码。这些信号可包含用于控制对存储器阵列130执行的操作(包含数据读取、数据写入及数据擦除操作)的芯片启用信号、写入启用信号及地址锁存信号。在各种实施例中，控制器140负责执行来自主机110的指令。控制器140可包括状态机、定序器及/或某种其它类型的控制电路系统，其可以硬件、固件或软件或所述三者的任一组合的形式来实施。
根据各种实施例，控制器140可经配置以对在其处接收的安全模式初始化命令进行解码。安全模式初始化命令可从主机110接收。安全模式初始化命令可提供到存储器装置120以设置存储器装置120的安全模式及/或指定存储器装置120的一或多个受保护区。安全模式可包含锁定模式及解锁模式。存储器装置120可经配置以在存储器装置120处于解锁模式中的情况下提供对存储器阵列130的受保护区的存取，或者在存储器装置120处于锁定模式中的情况下防止对存储器阵列130的受保护区的存取。
由主机110执行的OS 103可初始化安全模式初始化命令，以将存储器阵列130的密钥及地址或地址范围存储在控制器140的一或多个寄存器中。所存储密钥及地址可界定存储器阵列130的受保护区。OS 103可在OS 103的初始化期间或在OS 103被初始化之后的时间初始化安全模式初始化命令。
从主机110接收的地址可为逻辑地址。逻辑地址可被转译、映射或解析为物理地址。举例来说，逻辑地址可包含虚拟地址。物理地址可由存储器装置130使用以从存储器阵列130存取数据。物理地址可直接映射到存储器阵列130的存储器单元或行。对应于初始化命令及/或存取命令的并从主机110接收的逻辑地址可由存储器装置120转译以产生物理地址。物理地址可为存储器阵列130的物理行地址。
密钥可为用于获得对存储器阵列130的受保护区的存取的安全令牌。密钥可为经加密的或未经加密的。密钥可由OS 103提供并由OS 103使用以存取存储器阵列130的受保护区。密钥对于存储器的受保护区可为唯一的及/或可与存储器的多个受保护区相关联。如下文进一步描述，密钥可包括可存储在存储器装置120的一或多个寄存器中的一或多个位。
存储器阵列130的受保护区描述存储器阵列130的使用密钥进行保护的区。受保护范围可由第一存储器地址及第二存储器地址界定。第一存储器地址可为起始地址，且第二个存储器地址可为结束地址。在各种实例中，受保护范围存储为起始地址及偏移量。偏移量与起始地址一起可用于产生结束地址。受保护区可从起始地址到结束地址连续。
在各种实例中，存储器阵列130可包括一或多个受保护区。可使用起始地址及偏移量来界定受保护区中的每一者。对应于不同受保护区的起始地址中的每一者可为唯一的及/或可为相同起始地址。偏移量中的每一者也可为相同偏移量或不同偏移量。
在各种例子中，主机110可向存储器装置120提供存取命令及/或多个存取子命令。可提供存取子命令以存取存储器装置120的受保护区。存取子命令可与地址或地址范围及密钥相关联。存储器装置120可将所提供地址与受保护范围进行比较以确定地址是否在受保护范围内。如果地址在受保护范围内，那么存储器装置120可将密钥与所存储密钥进行比较以确定密钥与所存储密钥是否匹配。如果密钥与所存储密钥匹配，那么存储器装置可从锁定模式进入非持久解锁模式。存储器装置120可经由控制器140启用行驱动器以激活对应于地址(例如，受保护区)的存储器阵列130的行。响应于启用行驱动器，存储器装置120可将受保护区从非持久解锁模式转变为锁定模式。如果密钥不匹配，那么存储器装置120可经由控制器140通过防止存储器阵列130的行驱动器147的启用因此防止对应于存取命令的行的激活来防止对受保护区的存取。
防止对受保护区的存取可打开安全漏洞。举例来说，如果存取命令是读取命令，那么抑制存储器阵列130的行的激活可能不抑制数据线175的激活。数据线175可从存储器阵列130向主机110提供数据。因而，即使抑制存储器阵列130的行的激活，处理未经授权存取命令也可包含激活数据线175。激活数据线175可提供存储在数据线175的保持锁存器中的数据。保持器锁存器可存储对应于经提供以存取存储器阵列130的先前存取命令的数据。保持器锁存器可耦合到数据线175。保持器锁存器可保持由感测电路系统150提供到感测电路系统的电荷。在一些实例中，保持器锁存器可具有从控制器140接收数据并使用由控制器140提供的电荷驱动数据线175的能力。在一些实施例中，保持器锁存器可不由控制器140复位以防止能量使用。
举例来说，存取命令(例如，先前存取命令)可提供对存储器阵列130的存取，使得从存储器阵列130检索的数据存储在数据线175的保持锁存器中。后续未经授权存取命令的处理可包含激活数据线175，使得对应于先前存取命令的数据被提供到主机110。响应于后续未经授权存取命令的处理而提供对应于先前存取命令的数据可提供安全漏洞，这是因为在处理后续未经授权存取命令之后提供来自存储器阵列130的有效数据。
在各种实例中，处理未经授权存取命令可包含激活感测放大器150及存储器阵列130的列，使得即使抑制存储器阵列130的行的激活也从存储器阵列130提供数据。感测放大器150可响应于处理经授权存取命令而锁存数据存取，并且响应于未经授权存取命令的处理而提供所述经锁存数据。
上述两个漏洞都可响应于未经授权存取命令的处理而提供有效数据。为解决所描述安全威胁，控制器140可避免向主机110提供数据及/或可提供不对应于未经授权存取命令或经授权存取命令的数据。避免响应于未经授权存取命令的处理而提供数据可提供存取命令被存储器装置120识别为未经授权的通知。
提供不对应于未经授权存取命令或经授权存取命令的数据可包含响应于处理未经授权存取命令而产生数据。产生数据可包含为多个未经授权存取命令产生相同的数据模式，或者为每一未经授权存取命令产生不同数据模式。
为每一未经授权存取命令提供相同数据模式可解释为存取命令已被识别为未经授权的通知。为未经授权存取命令中的每一者提供不同数据模式可不被解释为存取命令已被识别为未经授权的通知。与响应于处理未经授权存取命令而不提供数据相比，为每一未经授权存取命令提供相同数据模式或不同数据模式可能更可取。
图2是根据本公开的数个实施例的呈存储器装置220的形式的设备的框图，存储器装置220包含存储器阵列230及能够使用密钥保护存储器的区的控制器的部分。存储器装置220可类似于图1中的存储器装置120。存储器装置220包含存储器阵列230及例如图1中的控制器140的控制器的部分。
控制器可包含命令解码器221、模式寄存器224、密钥寄存器226、受保护区寄存器228及存取计数器寄存器231。控制器还可包含地址匹配单元222及密钥匹配单元223。
在此实例中，接口(例如，图1中展示的156)包括地址总线256-1、命令总线256-2及数据总线256-3。装置220可经由命令总线256-2接收安全模式初始化命令、存取命令及/或存取子命令连同密钥。装置220可经由地址总线256-1接收地址，并且可经由数据总线256-3向装置220提供数据/从装置220提供数据。数据线(例如，图1中的数据线175)可从存储器阵列230向数据线256-3提供数据以向主机提供数据。
主机可经由命令总线256-2提供安全模式初始化命令以初始化存储器装置220的安全模式。存储器装置220可在命令解码器221处接收安全模式初始化命令。命令解码器221可对安全模式初始化命令进行解码。
在各种实例中，安全模式初始化命令可与经由命令总线256-2及地址总线256-1接收的密钥及数个地址相关联。控制器可将密钥存储在密钥寄存器226中，并且可将一或多个地址存储在受保护区寄存器228中。模式寄存器224、密钥寄存器226、受保护区寄存器228及/或存取计数器寄存器231中的每一者可由一或多个寄存器组成。
一或多个地址可作为起始地址及偏移量存储在受保护区寄存器228中。起始地址可存储在受保护区寄存器228的第一寄存器中，且偏移量可存储在受保护区寄存器228的第二寄存器中。起始地址及结束地址可界定存储器阵列230的受保护区，所述受保护区可存储在受保护区寄存器228中。
密钥可存储在密钥寄存器226中。在各种实例中，多个密钥可存储在包含密钥寄存器226的一或多个密钥寄存器中。多个密钥中的每一者可与存储在包含受保护区寄存器228的受保护区寄存器中的多个受保护区中的不同一者相关联。多个密钥可用于允许对受保护区的存取。举例来说，第一密钥可用于允许对第一受保护区的存取，且第二密钥可用于允许对第二受保护区的存取。
响应于在密钥寄存器226中存储密钥及在受保护区寄存器228中存储地址，控制器可在模式寄存器224中将存储器装置220的安全模式从解锁模式(例如，持久解锁模式)改变为锁定模式。模式寄存器224可包含安全模式寄存器。安全模式寄存器可存储表示持久解锁模式的第一值、表示非持久解锁模式的第二值及/或表示锁定模式的第三值以及其它可能模式。锁定模式可用于防止对存储器阵列230的受保护区的存取。持久解锁模式可用于允许对存储器阵列230的受保护区的多个存取例子，其中取决于第一密钥提供第一存取，并且在不验证额外密钥的情况下提供其余存取例子。非持久解锁模式可用于允许对存储器阵列230的受保护区的多个存取例子，其中取决于相同密钥的不同例子的验证来提供每一存取例子。在非持久解锁模式中，在每一存取例子之后将受保护区置于锁定模式中。
在各种实例中，响应于安全模式初始化命令的接收，控制器可设置或复位存取计数器寄存器231。举例来说，存取计数器寄存器231可设置为零。存取计数器寄存器231可提供指向存储器阵列230的受保护区(例如，由受保护区寄存器228界定)的未经授权存取命令及/或未经授权存取子命令的计数。
控制器还可处理存取命令及/或存取子命令。举例来说，经由命令总线256-2接收的存取子命令可由命令解码器221解码。地址匹配单元222可在控制器的地址匹配单元222处接收对应于存取子命令的地址。地址匹配单元222可确定所接收地址是否在受保护区(例如，如存储在受保护区寄存器228中)内。
如果所接收地址在受保护区中，那么控制器经由密钥匹配单元223可确定与存取子命令相关联的密钥是否与存储在密钥寄存器226中的密钥匹配。如果与存取子命令相关联的密钥与存储在密钥寄存器226中的密钥匹配，那么控制器可将模式寄存器224从锁定模式修改为非持久解锁模式。
如果模式寄存器224反映解锁模式(例如，非持久解锁模式或持久解锁模式)，那么控制器可向行驱动器247提供信号以激活对应于所接收地址的行。如果模式寄存器224反映锁定模式，那么控制器可防止向行驱动器247提供信号。尽管行驱动器247展示为在存储器阵列230中，但行驱动器247也可在存储器阵列230外部实施，如在图1中展示。
响应于在受保护区处于非持久锁定模式时向行驱动器247提供信号，控制器可将受保护区置于锁定模式中。在各种实施例中，响应于在受保护区处于持久解锁模式时向行驱动器247提供信号，控制器可避免将受保护区置于锁定模式中。在各种实例中，控制器可避免将受保护区置于锁定模式中，直到多个相关联存取子命令已被处理。控制器可避免将受保护区置于锁定模式中，直到已由控制器处理预充电命令、激活命令及读取命令或写入命令(例如，存取子命令)之前。举例来说，可通过激活存储器阵列230的一或多个行来处理读取命令(例如，读取序列)。与激活存储器阵列230的列相关联地激活存储器阵列的行可包含将电荷从耦合到行及/或列的存储器单元移动到多个感测放大器。控制器可将电荷从感测放大器移动到DQ。将电荷移动到DQ可包含将电荷存储在保持器锁存器中。处理读取命令可进一步包含处理预充电命令以使感测放大器准备好接收电荷。
如果对应于存取命令的密钥与存储在密钥寄存器226中的密钥不匹配，那么可认为存取命令未经授权。如果没有密钥与存取命令相关联或者如果与存取命令226相关联的密钥不具有与存储在密钥寄存器226中的密钥相同的值，那么可确定与存取命令相关联的密钥与存储在密钥寄存器226中的密钥不匹配。在一些实例中，如果不能从与存取命令相关联的密钥导出存储在密钥寄存器226中的密钥，那么可确定密钥的不匹配。存储在密钥寄存器226中的密钥可通过加密过程及/或解密过程从与存取命令相关联的密钥导出。在一些例子中，密钥可在存储在密钥寄存器226中之前进行加密。与存取命令相关联的密钥可能未经加密。将经加密密钥与未经加密密钥进行比较可包含解密经加密密钥以及将经解密密钥与未经加密密钥进行比较。如果经解密密钥与未经加密密钥匹配，那么可从未经加密密钥导出经加密密钥。
尽管密钥寄存器224、受保护区寄存器228及存取计数器寄存器231被展示为与模式寄存器224分离，但密钥寄存器224、受保护区寄存器228及/或存取计数器寄存器231可实施为包含在模式寄存器224中的模式寄存器。在各种例子中，密钥寄存器224、受保护区寄存器228及/或存取计数器寄存器231可实施为模式寄存器224及/或存储器装置220中使用的不同类型寄存器的组合。因此，模式寄存器224、密钥寄存器226、受保护区寄存器228及/或存取计数器寄存器231可统称为寄存器224、寄存器226、寄存器228及/或寄存器231。
图3说明根据本公开的数个实施例的用于存取存储器阵列的受保护区的方法的实例流程图。在351处，具有密钥的存取子命令获得对受保护区的存取。存取子命令可由主机正在执行的程序提供，例如应用程序过程、OS、管理程序及/或虚拟机(VM)。举例来说，存取子命令可由OS及/或不同应用程序等其它可能过程提供。存取子命令可在验证与由过程提供的存取子命令相关联的密钥与密钥寄存器中的所存储密钥匹配时获得授权。
在353处，可翻转启用位旗标。启用位旗标可存储在作为模式寄存器224中的一者的图2中展示的安全模式寄存器中。启用位旗标可从锁定模式切换到非持久解锁模式。在355处，经授权过程可从存储器的受保护区读取。存取子命令可为读取命令或写入命令以及其它可能存取命令。控制器可响应于启用位旗标指示锁定模式而防止启用行驱动器来激活行，其中行对应于与存取命令相关联的所接收地址。举例来说，当模式位指示安全存储器区已锁定时，控制器可防止任何行驱动器启用。在各种实例中，控制器可响应于启用行驱动器并响应于安全模式寄存器的先前状态为非持久锁定模式而将安全模式寄存器设置为锁定模式。在其它实例中，控制器可响应于启用行驱动器并响应于安全模式寄存器的先前状态为持久锁定模式而避免将安全模式寄存器设置为锁定模式。在不同实施例中，控制器可响应于启用行驱动器且在不考虑安全模式寄存器的先前状态是非持久锁定模式还是持久锁定模式的情况下将安全模式寄存器设置为锁定模式。
在357处，经授权过程可结束从受保护区读取。在359处，控制器可将启用位旗标返回到其原始值。举例来说，启用位旗标可返回到锁定模式。
在各种实施例中，OS、超管理器及/或虚拟机可启动安全模式初始化命令。安全模式初始化命令可由OS提供以界定存储器阵列的受保护区并将密钥与受保护区相关联。
利用安全模式初始化命令界定受保护区提供OS灵活性。OS可灵活地界定存储器阵列的受保护区的大小及内容。举例来说，OS可将受保护区界定为包括第一大小或第二大小以及数个其它大小。OS可通过提供安全模式初始化命令来激活安全模式，或可通过避免向存储器装置提供安全模式初始化命令来避免激活安全模式。
基于OS的选择，存储器装置可在安全模式中或不在安全模式中运行。此外，OS可在受保护区已被初始化之后界定受保护区的大小或位置。举例来说，在安全模式的初始化之后，OS可增加受保护区的大小或减小受保护区的大小。在安全模式的初始化之后，OS还可改变受保护区的基地址及/或受保护区的偏移量。在已将存储器装置置于安全模式之后，OS还可退出安全模式。举例来说，OS可在受保护区寄存器中存储预定义值。OS可存储零作为受保护区的基地址及/或偏移量以退出安全模式。
OS可利用应用程序编程接口(API)产生用于界定及/或存取存储器阵列的受保护区的安全模式初始化命令、存取命令及/或存取子命令。OS可利用API遵守存储器装置的安全特征。
在各种实例中，安全模式初始化命令可由OS产生及/或由存储器装置接收作为计算装置及/或OS的初始化过程的部分。存储器装置可响应于接收到安全模式初始化命令而将密钥存储在密钥寄存器中。存储器装置可将存储器装置的地址存储在保护区寄存器中。存储器装置可基于密钥的存储及/或地址的存储设置模式寄存器。模式寄存器可识别存储器阵列的区是否受到保护。存储器装置可将模式寄存器设置为锁定模式。锁定模式可为受保护模式。模式寄存器也可设置为持久解锁模式或非持久解锁模式。
图4说明根据本公开的数个实施例的用于存取存储器阵列的受保护区的方法的实例流程图。所述方法可由计算系统的存储器装置执行。
在460处，存储器装置可接收以存储器阵列的地址为目标的存取命令。在462处，可确定所述地址是否在如由受保护区寄存器指示的存储器阵列的受保护区内。如果地址大于受保护区的起始地址但小于受保护区的结束地址，那么可确定所述地址在受保护区内。在各种实例中，存取命令可与待存取的多个地址相关联。如果多个地址中的至少一者在受保护区的起始地址及结束地址之间，那么多个地址可被视为在受保护区内。
在464处，响应于确定地址在受保护区内，控制器可确定与存取子命令相关联的所接收密钥是否与存储在存储器装置的密钥寄存器中的密钥匹配。如果所接收密钥等于所存储密钥，那么所接收密钥可被认为与所存储密钥匹配。在数个实施例中，所接收密钥及/或所存储密钥可以某种方式进行加密使得一个密钥可从另一密钥导出。
在468处，响应于确定所接收密钥与所存储密钥匹配，控制器可在耦合到存储器阵列的数据线上输出存储在地址处的数据。控制器可通过将模式寄存器设置为解锁模式以允许行驱动器激活来允许对地址的存取。存储器装置可通过向主机提供存储在具有所述地址的存储器单元处的数据来允许对所述地址的存取。可通过允许对应于地址的阵列的行的激活来允许存取。所述方法可进一步通过将存取启用旗标从第一状态切换到第二状态来允许激活地址所对应的行，其中除非存取启用旗标处于第二状态中，否则对应于受保护区内的地址的行不可激活。第二状态可对应于非持久解锁模式。
在470处，响应于确定所接收密钥与所存储密钥不匹配，可控制存储器阵列以防止在处理存取命令时激活对应于地址的存储器阵列的存取线，并且在不激活对应于地址的存储器阵列的存取线的情况下，在耦合到存储器阵列的数据线上输出数据模式。数据模式可经由耦合到存储器装置的数据线(例如，DQ)的多个锁存器(例如，保持器锁存器)产生。在数个实施例中，响应于确定密钥不匹配而在数据线上产生及输出的数据模式可为固定模式。
然而，在各种实例中，数据模式大体上是随机数据模式(例如，伪随机数据模式)。提供非固定数据模式可有各种益处。例如，输出非固定数据模式可防止尝试未经授权存取的实体轻松检测到其存取尝试被阻止(例如，被阻挡)。举例来说，可使用线性反馈移位寄存器(LFSR)产生伪随机数据模式。LFSR是移位寄存器，其输入位是其先前状态的线性函数。LFSR可利用例如存取命令的存储器命令的接收来播种。举例来说，LFSR可基于刷新命令、激活命令及/或基于时间的更新的处理来播种。基于时间的更新可基于例如振荡器及/或经过的时间间隔。LFSR及与LFSR相关联的电路系统可为伪随机产生器，其可用于提供包括存储在耦合到数据线的保持器锁存器中的数据的值。LFSR电路系统可为控制电路系统的部分，或可与控制电路系统分离。64位LFSR可向相应保持器锁存器提供64个输出，并且向相应保持器锁存器提供64个反相输出。
在各种情况下，响应于确定所接收地址对应于受保护区并且响应于确定所接收密钥与所存储密钥不匹配，控制电路系统可更新多个数据线，其中多个数据线响应于存取命令的接收而从存储器阵列提供数据。控制电路系统可复位耦合到多个数据线的多个锁存器以更新多个数据线。复位多个锁存器可包含通过强制相应保持器锁存器处于特定状态来修改存储在相应保持器锁存器中的数据，使得在数据线上输出固定数据模式。多个锁存器可包括NOR保持器锁存器(例如，NOR锁存器)。NOR保持器锁存器中的每一者可包含反相器门及NOR门。在各种实例中，锁存器中的每一者可包含多个NOR门及多个AND门。
多个锁存器可响应于存取命令的接收而被激活。多个锁存器可经激活以复位多个锁存器。无论存取命令是经授权的还是未经授权的，都可激活多个锁存器。响应于存取命令的接收而复位多个锁存器可能比避免复位锁存器更慢。然而，响应于存取命令的接收而复位多个锁存器可清除存储在多个锁存器中的数据，以防止提供存储在锁存器中的数据。
可通过向多个锁存器中的每一者提供信号及信号的反相来更新锁存器。信号及反相信号可与响应于未经授权存取命令中的每一者而提供相同(例如，固定)数据模式一致。在一些例子中，响应于存取命令的接收，可向多个锁存器中的每一者提供随机信号及随机信号的反相。提供随机信号可与向每一未经授权存取命令提供不同随机数一致。
在各种实施例中，可在激活多个感测放大器之后产生数据(例如，数据模式)。感测放大器可响应于处理存取命令而被激活。在激活多个感测放大器之后通过更新锁存器来产生数据可确保存储在感测放大器中且不与未经授权存取命令相关联的数据不被提供到多个锁存器之后的数据线乃至多个数据线。如果在更新感测放大器之前更新锁存器及数据线，那么响应于将存储在感测放大器中的电荷移动到数据线，可第二次更新数据线。
图5是根据本公开的数个实施例的呈存储器装置520的形式的设备的框图，所述存储器装置包含存储器阵列530及多个锁存器571。存储器装置520分别类似于图1及2中的存储器装置120及220。存储器装置520包含存储器阵列530。
存储器阵列530包含多个存储体组579(例如，BG0到BG3)。图5展示四个存储体组579，但存储器阵列530可包含比本文所展示更多或更少的存储体组。存储体组中的每一者包含多个存储体581(例如，BK0到BK3)。存储体可包含存储器阵列530的多个行及列。存储体中的每一者可包含多个感测放大器577。
感测放大器577中的每一者可耦合到多个数据线575。多个数据线575可耦合到锁存器571。图5中展示的锁存器571是NOR保持锁存器。然而，锁存器571也可为可由控制电路系统控制的其它类型的锁存器。锁存器571可包含NOT门573-1及NOR门573-2。NOT门572-1的结果可作为输入提供到NOR门573-2。NOT门573-2还可从控制器接收信号。来自控制器的信号可传送对受抑制行的读取的检测。对受抑制行的读取可包含对应于受抑制行的存取命令。因而，控制电路系统可通过向NOR门573-2提供信号来设置存储在锁存器571中的值。尽管图5及6中显示单个锁存器，但存储器装置520可包含多个锁存器，使得锁存器的数量等于数据线的数量。
图6是根据本公开的数个实施例的呈存储器装置620的形式的设备的框图，所述存储器装置包含存储器阵列及多个锁存器。存储器装置620类似于图5中的存储器装置520。存储器装置620包含存储器阵列530。存储器装置包含存储体组679及存储体681，其中存储体组中的每一者由多个存储体681组成。
存储体中的每一者包含多个感测电路系统677。感测电路系统677耦合到与锁存器671耦合的数据线675。
锁存器671可用伪随机数产生器提供的随机数更新。锁存器671中的每一者包含多个AND门673-1及673-4以及多个NOR门673-2及673-3。AND门673-1可接收指示到受抑制行的读取命令是否已被检测到的信号。举例来说，信号可指示到受保护区的未经授权存取命令是否已被检测到。AND门673-1还可从伪随机数产生器接收信号。举例来说，AND门673-1可接收LSFR的输出的反相。AND门673-4可接收指示到受抑制行的读取命令是否已被检测到。AND门673-4还可接收LSFR的输出。NOR门673-2可接收来自AND门673-1的输出及NOR门673-3的输出。NOR门673-2可耦合到数据线，使得数据线及来自NOR门673-3的输出合并以提供NOR门673-2的输入。NOR门673-2的输出可提供为到NOR门673-3的输入。NOR门673-3还可接收AND门673-4的输出作为输入。
图7说明计算机系统740的实例机器，在计算机系统740内可执行用于致使所述机器执行本文所论述的各种方法的一组指令。在各种实施例中，计算机系统740可对应于主机系统(例如，图1的系统110)，其包含、耦合到或利用存储器子系统(例如，图1的存储器装置120)，或者可用以执行控制器(例如，图1的控制器140，包含图2的寄存器224、226、228，及231)的操作。在替代实施例中，所述机器可连接(例如，联网)到LAN、内联网、外联网及/或因特网中的其它机器。所述计算机可在客户端-服务器网络环境中以服务器或客户端机器的身份操作，在对等(或分布式)网络环境中作为对等机器操作，或在云计算基础设施或环境中作为服务器或客户端机器操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥或能够执行指定将由所述机器采取的动作的一组指令(循序或以其它方式)的任何机器。此外，虽然说明单个机器，但是术语“机器”也应被认为包含机器的任何集合，其个别地或共同地执行一组(或多组)指令以执行本文所论述的方法中的任一者或多者。
实例计算机系统740包含处理装置702、主存储器704(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器706(例如，快闪存储器、静态随机存取存储器(SRAM)等)及数据存储器装置718，其经由总线730彼此通信。
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或者是实施其它指令集的处理器，或者是实施指令集的组合的处理器。处理装置702也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似者。处理装置702经配置以执行用于执行本文所论述的操作及步骤的指令726。计算机系统740可进一步包含用于通过网络720进行通信的网络接口装置708。
数据存储系统718可包含机器可读存储媒体724(也称为计算机可读媒体)，在其上存储体现本文所描述的方法或功能中的任一者或多者的一或多组指令726或软件。在由计算机系统740执行指令726期间，指令726也可全部或至少部分地驻留在主存储器704内及/或处理装置702内，主存储器704及处理装置702也构成机器可读存储媒体。
在一个实施例中，指令726包含用以实施对应于图1的控制器140的功能性的指令。尽管在实例实施例中将机器可读存储媒体724展示为单个媒体，但是术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”也应被认为包含能够存储或编码一组指令以供机器执行并且致使机器执行本公开的方法中的任一者或多者的任何媒体。因此，术语“机器可读存储媒体”应被认为包含(但不限于)固态存储器、光学媒体及磁性媒体。
尽管本文已经说明及描述特定的实施例，但是所属领域的一般技术人员将了解，经计算以实现相同结果的布置可代替所展示的特定实施例。本公开希望涵盖本公开的各种实施例的调适或变化。应了解，上述描述已以说明性方式而非限制性方式进行。所属领域的技术人员在审阅上文描述之后将明白上文实施例的组合及未在本文中明确描述的其它实施例。本公开的各种实施例的范围包含使用上述结构及方法的其它应用。因此，应参考所附权利要求书连同此权利要求书所授权的等效物的全范围确定本公开的各种实施例的范围。
在前述具体实施方式中，出于简化本公开的目的，将各种特征群组在单个实施例中。本公开的此方法不应解释为反映本公开的所揭示实施例必须使用多于在每一权利要求中明确叙述的特征的意图。而是，如所附权利要求书反映，发明标的物存在于少于单个所揭示实施例的全部特征。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (20)

1.一种设备，其包括：
存储器阵列；及
控制电路系统，其耦合到所述存储器阵列且经配置以：
接收以所述存储器阵列内特定地址为目标的存取命令；
响应于确定所述所接收存取命令未经授权存取所述特定地址，更新经配置以响应于存取命令的接收而从所述存储器阵列提供数据的多个数据线。
2.根据权利要求1所述的设备，其进一步包括：
第一寄存器，其经配置以指示所述特定地址当前是否受到保护；
第二寄存器，其经配置以存储界定存储器阵列的区的地址；
第三寄存器，其经配置以存储用于确定是否允许所述存取命令存取所述区的密钥；且
其中所述控制电路系统进一步经配置以：
确定所述特定地址在所述存储器阵列的所述区中；
确定与所述所接收存取命令相关联的所接收密钥与存储在所述第三寄存器中的所述密钥匹配；及
响应于确定所述特定地址对应于所述区并且所述所密钥与所述所存储密钥不匹配，确定所述所接收存取命令未经授权存取所述特定地址。
3.根据权利要求1所述的设备，其中所述控制电路系统进一步经配置以：
复位耦合到所述多个数据线的多个锁存器以更新所述多个数据线；且
其中所述多个锁存器经配置以输出已知值。
4.根据权利要求1到3中任一权利要求所述的设备，其中所述多个锁存器包括NOR保持器锁存器，且其中所述NOR保持器锁存器中的每一者包含反相器门及NOR门。
5.根据权利要求1到3中任一权利要求所述的设备，其中所述锁存器中的每一者耦合到多个NOR门及多个AND门。
6.根据权利要求1到3中任一权利要求所述的设备，其中所述控制电路系统进一步经配置以响应于所述存取命令的接收而向所述多个锁存器中的每一者提供信号及所述信号的反相。
7.根据权利要求1到3中任一权利要求所述的设备，其中所述控制电路系统进一步经配置以响应于所述存取命令的接收而向所述多个锁存器中的每一者提供伪随机信号及所述伪随机信号的反相。
8.根据权利要求1所述的设备，其中所述控制电路系统进一步经配置以更新所述多个数据线以通过所述多个数据线提供数据模式。
9.根据权利要求8所述的设备，其中所述数据模式对于多个存取命令是相同的。
10.根据权利要求9所述的设备，其中所述数据模式对于所述多个存取命令中的每一者是不同的。
11.一种方法，包括：
在存储器装置处接收以存储器阵列的地址为目标的存取命令；
确定所述地址是否在由第一寄存器指示的所述存储器阵列的区内；
响应于确定所述地址在所述区内，确定与所述存取命令相关联的第一密钥是否与存储在所述存储器装置的第二寄存器中的第二密钥匹配；
响应于确定所述第一密钥与所述第二密钥匹配，在耦合到所述存储器阵列的数据线上输出存储在所述地址处的数据；及
响应于确定所述第一密钥与第二密钥不匹配：
防止在处理所述存取命令时激活对应于所述地址的所述存储器阵列的存取线；及
在不激活对应于所述地址的所述存储器阵列的所述存取线的情况下，在耦合到所述存储器阵列的所述数据线上输出数据模式。
12.根据权利要求11所述的方法，其中所述存取命令是读取命令，且其中响应于确定所述地址在所述区内并且所述第一密钥与所述第二密钥不匹配而处理所述读取命令包括：
修改存储在耦合到所述数据线的相应保持器锁存器中的数据以产生将在数据线上输出的所述数据模式。
13.根据权利要求12所述的方法，其中修改存储在所述相应保持器锁存器中的所述数据包括强制所述相应保持器锁存器处于特定状态，使得固定数据模式在所述数据线上输出。
14.根据权利要求13所述的方法，其中所述相应保持器锁存器包括NOR门，且其中强制所述相应保持器锁存器处于所述特定状态包括响应于确定所述地址在所述区内并且所述第一密钥与所述第二密钥不匹配而向所述NOR门提供特定输入信号。
15.根据权利要求11到14中任一权利要求所述的方法，其中修改存储在所述相应保持器锁存器中的所述数据包括强制所述相应保持器锁存器处于相应状态使得非固定数据模式在数据线上输出。
16.根据权利要求15所述的方法，其进一步包括：
利用线性反馈移位寄存器(LFSR)的值来修改存储在所述相应保持器锁存器中的数据；及
基于以下中的至少一者来更新所述LFSR值：
由所述存储器装置接收特定命令；及
经过的时间间隔。
17.一种系统，其包括：
主机，其包括经配置以执行操作系统(OS)的处理资源；及
存储器装置，其经配置以：
响应于所接收存取命令，确定对应于所述存取命令的地址是否在存储器阵列的区内；
响应于确定所述地址在所述区内，确定与所述存取命令相关联的所接收密钥是否与存储在寄存器中的密钥匹配；
响应于确定所述所接收密钥与存储在所述寄存器中的所述密钥匹配，允许对所述存储器阵列的所述地址的存取；及
响应于确定所述所接收密钥与存储在所述寄存器中的所述密钥不匹配：
在激活多个感测放大器之后更新多个数据线，其中响应于处理所述存取命令而激活所述多个感测放大器。
18.根据权利要求17所述的系统，其中所述存储器装置进一步经配置以，响应于确定所述所接收密钥与存储在所述寄存器中的所述密钥不匹配，避免激活所述存储器阵列的行，其中所述行对应于所述地址。
19.根据权利要求17到18中任一权利要求所述的系统，其中所述存储器装置经配置以用数据更新所述多个数据线，并且经由所述多个数据线向所述主机提供所述数据。
20.根据权利要求17到18中任一权利要求所述的系统，其中所述存储器装置经配置以响应于确定所述所接收密钥与存储在所述寄存器中的所述密钥不匹配而向所述主机提供所述数据。
CN202080022074.9A 2019-03-22 2020-02-11 用于数据产生的数据线更新 Active CN113597600B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/361,864 US10921996B2 (en) 2019-03-22 2019-03-22 Data lines updating for data generation
US16/361,864 2019-03-22
PCT/US2020/017580 WO2020197653A1 (en) 2019-03-22 2020-02-11 Data lines updating for data generation

Publications (2)

Publication Number Publication Date
CN113597600A true CN113597600A (zh) 2021-11-02
CN113597600B CN113597600B (zh) 2022-08-05

Family

ID=72515776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080022074.9A Active CN113597600B (zh) 2019-03-22 2020-02-11 用于数据产生的数据线更新

Country Status (5)

Country Link
US (3) US10921996B2 (zh)
EP (1) EP3942421A4 (zh)
KR (1) KR20210131430A (zh)
CN (1) CN113597600B (zh)
WO (1) WO2020197653A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11030124B2 (en) 2019-11-07 2021-06-08 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11132470B2 (en) * 2019-11-07 2021-09-28 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11182308B2 (en) * 2019-11-07 2021-11-23 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US10877541B1 (en) * 2019-12-30 2020-12-29 Micron Technology, Inc. Power delivery timing for memory
US11334258B2 (en) * 2020-06-10 2022-05-17 Marvell Asia Pte Ltd System and method for memory region protection
WO2023027984A2 (en) * 2021-08-23 2023-03-02 Rambus Inc. Address mapping for improved reliability

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050033970A1 (en) * 2003-08-05 2005-02-10 Dell Products L. P. System and method for securing access to memory modules
CN102541765A (zh) * 2010-09-30 2012-07-04 美光科技公司 处理器主存储器的存储器内容的安全保护
US20140325176A1 (en) * 2005-01-19 2014-10-30 Micron Technology, Inc. Security memory access method and apparatus
CN106462509A (zh) * 2014-04-08 2017-02-22 美光科技公司 用于保全存取保护方案的设备及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5628023A (en) * 1993-04-19 1997-05-06 International Business Machines Corporation Virtual storage computer system having methods and apparatus for providing token-controlled access to protected pages of memory via a token-accessible view
KR0137105B1 (ko) 1993-06-17 1998-04-29 모리시다 요이치 데이터 전송회로, 데이터선 구동회로, 증폭회로, 반도체 집적회로 및 반도체 기억장치
US5914906A (en) 1995-12-20 1999-06-22 International Business Machines Corporation Field programmable memory array
JP2001051904A (ja) * 1999-08-11 2001-02-23 Hitachi Ltd 不揮発性半導体メモリを用いた外部記憶装置
US6578122B2 (en) * 2001-03-01 2003-06-10 International Business Machines Corporation Using an access key to protect and point to regions in windows for infiniband
US6445640B1 (en) 2001-03-23 2002-09-03 Sun Microsystems, Inc. Method and apparatus for invalidating memory array write operations
JP3951687B2 (ja) 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
US20040255145A1 (en) * 2003-05-06 2004-12-16 Jerry Chow Memory protection systems and methods for writable memory
US8402241B2 (en) * 2007-10-02 2013-03-19 Advanced Micro Devices, Inc. Method and apparatus to control access to device enable features
KR102068485B1 (ko) 2012-11-30 2020-01-21 삼성전자주식회사 불 휘발성 메모리 모듈 및 그것의 동작 방법
WO2015116077A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Access controlled memory region
US9734095B2 (en) 2015-09-01 2017-08-15 International Business Machines Corporation Nonvolatile memory data security
US10303899B2 (en) * 2016-08-11 2019-05-28 Intel Corporation Secure public cloud with protected guest-verified host control
US10387336B2 (en) * 2017-03-24 2019-08-20 Micron Technology, Inc. Memory protection based on system state

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050033970A1 (en) * 2003-08-05 2005-02-10 Dell Products L. P. System and method for securing access to memory modules
US20140325176A1 (en) * 2005-01-19 2014-10-30 Micron Technology, Inc. Security memory access method and apparatus
CN102541765A (zh) * 2010-09-30 2012-07-04 美光科技公司 处理器主存储器的存储器内容的安全保护
CN106462509A (zh) * 2014-04-08 2017-02-22 美光科技公司 用于保全存取保护方案的设备及方法

Also Published As

Publication number Publication date
US10921996B2 (en) 2021-02-16
US20200301590A1 (en) 2020-09-24
US11379124B2 (en) 2022-07-05
US20210165584A1 (en) 2021-06-03
EP3942421A4 (en) 2022-11-30
US20220334735A1 (en) 2022-10-20
US11669251B2 (en) 2023-06-06
EP3942421A1 (en) 2022-01-26
KR20210131430A (ko) 2021-11-02
CN113597600B (zh) 2022-08-05
WO2020197653A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
US20240134677A1 (en) Protected regions management of memory
CN113597600B (zh) 用于数据产生的数据线更新
US11748276B2 (en) Refresh and access modes for memory
CN113261059B (zh) 用于安全存储器的非永久解锁
US11644982B2 (en) Unauthorized access command logging for memory
US11126453B2 (en) Protected regions management of memory
US20240143196A1 (en) Unauthorized memory access mitigation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant