CN113574514A - 单线总线(SuBUS)从属电路及相关装置 - Google Patents

单线总线(SuBUS)从属电路及相关装置 Download PDF

Info

Publication number
CN113574514A
CN113574514A CN202080020865.8A CN202080020865A CN113574514A CN 113574514 A CN113574514 A CN 113574514A CN 202080020865 A CN202080020865 A CN 202080020865A CN 113574514 A CN113574514 A CN 113574514A
Authority
CN
China
Prior art keywords
slave
subus
circuit
predefined
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080020865.8A
Other languages
English (en)
Inventor
克里斯托弗·特龙·恩戈
亚历山大·韦恩·希耶塔拉
普尼特·帕雷什·尼普纳吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Qorvo US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qorvo US Inc filed Critical Qorvo US Inc
Publication of CN113574514A publication Critical patent/CN113574514A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

提供一种单线总线(SuBUS)从属电路。所述SuBUS从属电路经由SuBUS联接到SuBUS桥电路，并且可以被配置成执行可能阻止SuBUS上的通信的从属任务。值得注意的是，SuBUS从属电路可能没有配备准确定时基准源，所述准确定时基准源能够确定终止从属任务的精确定时和解除阻止SuBUS。相反，SuBUS从属电路被配置成终止从属任务，并且基于从序列开始训练序列导出的自主确定的从属自激振荡器计数来解除阻止SuBUS，所述序列开始训练序列在预定义SuBUS操作的任何SuBUS电报之前，即使SuBUS操作与从属任务完全无关。因此，可以从SuBUS从属电路中消除准确定时基准源，从而有助于降低成本和SuBUS从属电路中的电流损耗。

Description

单线总线(SuBUS)从属电路及相关装置
技术领域
本公开的技术总体涉及一种被配置成基于单线通信总线进行操作的装置。
背景技术
当今社会，移动通信装置变得越来越普遍。这些移动通信设备的普及在一定程度上由现在此类设备上所实现的许多功能驱动。此类设备的处理能力的提高意味着移动通信设备已经从纯粹的通信工具发展成为能够增强用户体验的复杂移动多媒体中心。
重新定义的用户体验要求无线通信技术(例如Wi-Fi、长期演进(LTE)和第五代新无线电(5G-NR)提供更高的数据速率。为了在移动通信设备中实现更高的数据速率，射频(RF)信号可以首先由收发器电路基于选定的调制和编码方案(MCS)进行调制，然后由功率放大器放大后从天线辐射。在许多无线通信设备中，功率放大器和天线通常位于射频前端(RFFE)电路中，所述电路经由RFFE总线通信联接到收发器电路，如
Figure BDA0003259296310000011
射频前端控制接口联盟规范2.1版(以下称为“RFFE规范”)中所定义的。
在这点上，图1是RFFE规范中定义的示例性RFFE总线结构10的示意图。RFFE总线结构10包括通过RFFE总线16联接到多个RFFE从设备14(1)-14(N)的RFFE主设备12。根据RFFE规范，RFFE总线16是双线串行总线，其包括数据线18和时钟线20，用于分别传送双向数据信号SDATA和时钟信号SCLK。
值得注意的是，并非所有通信都需要像RFFE总线16那样的双线串行总线。在某种情况下，单线串行总线可能足以或者甚至是期望的在电路之间执行某种类型的通信。因此，可以在无线通信设备中提供与RFFE总线16并行或独立于其的单线总线。此外，使单线总线与RFFE总线16兼容可能也是期望的。
发明内容
具体实施方式中公开的方面包括单线总线(SuBUS)从属电路和相关装置。所述SuBUS从属电路经由SuBUS联接到SuBUS桥电路，并且可以被配置成执行可能阻止SuBUS上的通信的从属任务(例如，阻抗测量和非易失性存储器读取)。在这点上，可能需要SuBUS及时解除阻止SuBUS，使得SuBUS桥电路可以恢复与SuBUS从属电路的通信。值得注意的是，SuBUS从属电路可能没有配备准确定时基准源，所述准确定时基准源能够确定终止从属任务的精确定时和解除阻止SuBUS。相反，SuBUS从属电路被配置成基于自主确定的从属自激振荡器(FRO)计数来终止从属任务并解除阻止SuBUS。在本文讨论的示例中，SuBUS从属电路被配置成从序列开始(SOS)训练序列中导出从属FRO计数，所述序列开始训练序列在预定义SuBUS操作(例如，寄存器读取和寄存器写入)的任何SuBUS电报之前，即使SuBUS操作与从属任务完全无关。因此，可以从SuBUS从属电路中消除准确定时基准源，从而有助于降低成本和SuBUS从属电路中的电流损耗。
在一个方面，提供一种SuBUS从属电路。SuBUS从属电路包括联接到SuBUS的前端电路。前端电路被配置成接收对应于同步间隔并且在对应于预定义SuBUS操作的SuBUS电报之前的SOS训练序列。SuBUS从属电路还包括联接到前端电路的数字控制电路。数字控制电路被配置成在同步间隔期间对多个FRO脉冲进行计数。数字控制电路还被配置成基于同步间隔期间计数的所述多个FRO脉冲来确定预定义从属任务间隔期间的从属FRO计数。数字控制电路还被配置成控制前端电路在预定义从属任务间隔期间，独立于预定义SuBUS操作来启用从属任务。数字控制电路还被配置成响应于从属FRO计数指示预定义从属任务间隔结束，控制前端电路禁用所述从属任务。
在另一方面，提供一种SuBUS装置。SuBUS装置包括SuBUS桥电路。SuBUS装置还包括联接到SuBUS桥电路的SuBUS。SuBUS装置还包括SuBUS从属电路。SuBUS从属电路包括联接到SuBUS的前端电路。前端电路被配置成接收对应于同步间隔并且在对应于预定义SuBUS操作的SuBUS电报之前的SOS训练序列。SuBUS从属电路还包括联接到前端电路的数字控制电路。数字控制电路被配置成在同步间隔期间对多个FRO脉冲进行计数。数字控制电路还被配置成基于同步间隔期间计数的所述多个FRO脉冲来确定预定义从属任务间隔期间的从属FRO计数。数字控制电路还被配置成控制前端电路在预定义从属任务间隔期间，独立于预定义SuBUS操作来启用从属任务。数字控制电路还被配置成响应于从属FRO计数指示预定义从属任务间隔结束，控制前端电路禁用所述从属任务。
在结合附图阅读以下具体实施方式之后，本领域的技术人员将理解本公开的范围并实现其附加方面。
附图说明
结合在本说明书中并成为本说明书的一部分的附图示出了本公开的几个方面，并且与描述一起用于解释本公开的原理。
图1是在射频(RF)前端控制接口的
Figure BDA0003259296310000031
联盟规范2.1版中定义的示例性射频前端(RFFE)总线结构的示意图。
图2A是示例性单线总线(SuBUS)架构的示意图，其中SuBUS桥电路被配置成通过具有单线的SuBUS与SuBUS从属电路通信。
图2B是提供通过图2A的SuBUS通信的一个或多个SuBUS电报的示例性图示的示意图。
图2C是提供出现在图2B的每个SuBUS电报中的序列开始(SOS)训练序列的示例性图示的示意图。
图3是根据本公开的实施例配置的示例性SuBUS从属电路的示意图。
图4是包含图3的SuBUS从属电路的示例性SuBUS装置的示意图。
具体实施方式
下面阐述的实施例表示使本领域技术人员能够实践实施例的必要信息，并且示出了实践实施例的最佳模式。在根据附图阅读以下描述时，本领域技术人员将理解本公开的概念，并且将认识到本文中未特别提出的这些概念的应用。应当理解，这些概念和应用落入本公开和所附权利要求的范围内。
应当理解的是，尽管术语“第一”、“第二”等在本文中可以用来描述各种元件，但是这些元件不应该被这些术语限制。这些术语仅用于区分一种元件与另一元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括一个或多个相关联所列项目的任何和所有组合。
应当理解的是，当诸如层、区域或衬底之类的元件被称为在另一元件“上”或延伸到另一元件“上”时，其可以直接在另一元件上或直接延伸到另一元件上，或者还可以存在中间元件。相反，当元件被称为“直接在”另一元件“上”或“直接”延伸到另一元件“上”时，则不存在中间元件。同样，应当理解的是，当诸如层、区域或衬底之类的元件被称为在另一元件“上方”或在另一元件“上方”延伸时，它可以直接在另一元件上方或直接在另一元件“上方”延伸，或者也可以存在中间元件。相反，当元件被称为“直接”在另一元件“上方”或“直接”延伸到另一元件“上方”时，则不存在中间元件。还应当理解的是，当元件被称为“连接”或“联接”至另一元件时，其可以直接连接或联接至另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接联接”至另一元件时，则不存在中间元件。
在本文中可以使用如“在……下方”或“在……上方”或“上”或“下”或“水平”或“垂直”之类的相对性术语来描述附图中所示的一个元件、层或区域与另一元件、层或区域的关系。应当理解的是，这些术语以及以上讨论的那些术语旨在包括除附图中描绘的方位之外的设备的不同方位。
在本文中所使用的术语仅是为了描述特定实施例的目的而并不旨在限制本公开。如本文中所使用的，单数形式的“一”、“一个”以及“所述”旨在也包括复数形式，除非上下文以其他方式明确指出。应当进一步理解的是，当在本文中使用时，术语“包含(comprises)”、“包含(comprising)”，“包括(includes)”和/或“包括(including)”指定存在所述特征、整数、步骤、操作、元件和/或部件，但是并不排除存在或增加一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组。
除非另有定义，否则本文中所使用的所有术语(包括技术术语和科学术语)具有和本公开所属技术领域的普通技术人员所通常理解的含义相同的含义。应当进一步理解的是，除非在本文中明确地定义，否则在本文中使用的术语应被解释为具有与本说明书和相关领域的背景中的含义一致的含义，并且不应以理想化或过度正式的意义来解释。
具体实施方式中公开的方面包括单线总线(SuBUS)从属电路和相关装置。所述SuBUS从属电路经由SuBUS联接到SuBUS桥电路，并且可以被配置成执行可能阻止SuBUS上的通信的从属任务(例如，阻抗测量和非易失性存储器读取)。在这点上，可能需要SuBUS及时解除阻止SuBUS，使得SuBUS桥电路可以恢复与SuBUS从属电路的通信。值得注意的是，SuBUS从属电路可能没有配备准确定时基准源，所述准确定时基准源能够确定终止从属任务的精确定时和解除阻止SuBUS。相反，SuBUS从属电路被配置成基于自主确定的从属自激振荡器(FRO)计数来终止从属任务并解除阻止SuBUS。在本文讨论的示例中，SuBUS从属电路被配置成从序列开始(SOS)训练序列中导出从属FRO计数，所述序列开始训练序列在预定义SuBUS操作(例如，寄存器读取和寄存器写入)的任何SuBUS电报之前，即使SuBUS操作与从属任务完全无关。因此，可以从SuBUS从属电路中消除准确定时基准源，从而有助于降低成本和SuBUS从属电路中的电流损耗。
在讨论本公开的SuBUS从属电路和相关SuBUS装置之前，首先参考图2A至图2C介绍SuBUS结构，以帮助理解SuBUS的基本操作原理。下面参考图3开始讨论本公开的SuBUS从属电路的具体示例性方面。
在这点上，图2A是示例性SuBUS架构22的示意图，其中SuBUS桥电路24被配置成通过具有单线30的SuBUS 28与一个或多个SuBUS从属电路26(1)-26(M)通信。SuBUS桥接电路24被配置成通过传送SuBUS电报在SuBUS 28上发起与SuBUS从属电路26(1)-26(M)的通信。
图2B是提供通过图2A的SuBUS 28通信的一个或多个SuBUS电报32、34的示例性图示的示意图。每个SuBUS电报32、34包括SOS训练序列36和SuBUS命令序列38。SuBUS命令序列38可以对应于用于传送数据有效载荷的预定义SuBUS操作(例如，寄存器读取或寄存器写入)。
在图2A中，SOS训练序列36总是在SuBUS命令序列38之前，并且总是从SuBUS桥电路24传送到SuBUS从属电路26(1)-26(M)。图2C是提供在图2B的每个SuBUS电报32、34中的SOS训练序列36的示例性图示的示意图。
SOS训练序列36是一个独特的序列，它可能从来不会与SuBUS命令序列38中的任何比特组合一起出现。SuBUS从属电路26(1)-26(M)中的每一个被配置成总是监视SOS训练序列36，所述序列发出SuBUS电报32、34开始的信号。SOS训练序列36对应于同步间隔40，所述同步间隔被配置成在SuBUS从属电路26(1)-26(M)中中的每一个中设定脉冲定时(例如，用于读取、确认和其他功能)。例如，同步间隔40可以包括多个FRO脉冲42，并且SuBUS从属电路26(1)-26(M)中的每一个可以被配置成基于FRO脉冲42建立相应的定时基础。关于与图2A至图2C的SuBUS架构22相关的更详细信息，请参考标题为“总线接口系统(BUS INTERFACESYSTEM)”的美国专利第10,185,683 B2号、标题为“总线接口系统的写入技术(WRITETECHNIQUE FOR BUS INTERFACE SYSTEM)”的美国专利申请公开第2015/0193298 A1号和标题为“总线接口系统的读取技术(READ TECHNIQUE FOR BUS INTERFACE SYSTEM)”的美国专利申请公开第2015/0193297 A1号，这些专利的公开内容通过引用方式整体并入本文。
返回参考图2B，在SuBUS电报32之后的SuBUS电报34可以通过快速充电时段44与SuBUS电报32分开，所述快速充电时段在时间T1开始，并且在时间T2结束(T2＞T1)。在这点上，在时间T1完成SuBUS电报32之后，SuBUS桥电路24将抑制传送SuBUS电报34，直到时间T2。因此，可能期望配置一个或多个SuBUS从属电路26(1)-26(M)来执行某些从属特定任务。
在这点上，图3是根据本公开的实施例配置的示例性SuBUS从属电路46的示意图。在非限制性示例中，可以在图2A的SuBUS架构22中提S供uBUS从属电路46，作为SuBUS从属电路26(1)-26(M)中的任何一个。因此，图2A至图2C中的元件结合图3进行参考，并且此处将不再重复描述。
在非限制性示例中，SuBUS从属电路46可以包括前端电路48、数字控制电路50和模拟电路52。前端电路48联接到SuBUS 54，例如图2A中的SuBUS 28。在这点上，前端电路48可以被配置成接收图2B中的SuBUS电报32、34，并且因此在每个SuBUS电报32、34中监测图2C的SOS训练序列36。数字控制电路50和模拟电路52可以各自联接到前端电路48。
在图2B中，SuBUS从属电路46可以被配置成在快速充电时段44期间执行从属任务。如图2B所述，在快速充电时段44之前的SuBUS电报32和在快速充电时段44之后的SuBUS电报34可以各自对应于预定义SuBUS操作(例如，寄存器读取和寄存器写入)。在本文讨论的示例中，SuBUS从属电路46可以被配置成独立于和SuBUS电报32、34相关联的预定义SuBUS操作(与其无关)在快速充电时段44期间执行从属任务。在一个非限制性示例中，SuBUS从属电路46可以被配置成在快速充电时段44期间执行阻抗测量操作。在另一个非限制性示例中，SuBUS从属电路46可以被配置成在快速充电时段44期间执行非易失性存储器读取操作。应当理解，SuBUS从属电路46可以被配置成执行与和SuBUS电报32、34相关联的预定义SuBUS操作无关的附加从属任务。
如下文详细讨论的，当SuBUS从属电路46在快速充电时段44期间执行从属任务时前端电路48可以阻止SuBUS 54。在这点上，SuBUS从属电路46需要在T2时间之前解除阻止SuBUS 54，使得SuBUS桥电路24可以传送SuBUS电报34。值得注意的是，考虑到成本和/或电流损耗(例如，实现更低的成本和/或更低的电流损耗)，SuBUS从属电路46可以不配备晶体振荡器或者甚至校准振荡器。因此，相对于SuBUS桥电路24中的更高准确定时基准，SuBUS从属电路46可能无法建立准确定时基准。在这点上，即使SuBUS从属电路46可能知道快速充电时段44的持续时间，SuBUS从属电路46可能也难以在时间T2之前解除阻止SuBUS 54。进一步地，由于SuBUS 54被前端电路48阻止，因此SuBUS桥电路24不可能向SuBUS从属电路46提供明确的触发来解除阻止SuBUS 54。因此，SuBUS从属电路46可能需要在可接受的准确度内(例如，基于SOS训练序列36中的FRO脉冲42)确定时间T2。例如，即使与SuBUS电报32相关联的SuBUS操作与在快速充电时段44期间由SuBUS从属电路46执行的特定从属任务完全无关，SuBUS从属电路46也可以基于SuBUS电报32中的SOS训练序列36建立本地定时基准。
在这点上，数字控制电路50可以被配置成在图2C的SOS训练序列36中的同步间隔40期间对FRO脉冲42进行计数，以确定FRO脉冲计数(CFRO)。随后，数字控制电路50可以基于FRO脉冲计数(CFRO)确定在预定义从属任务间隔(例如，快速充电时段44)期间的从属FRO计数(CFRO-S)。因此，数字控制电路50可以使用从属FRO计数(CFRO-S)来帮助确定用于解除阻止SuBUS 54的时间(例如，时间T2)。数字控制电路50可以被配置成基于以下等式(等式1)来确定从属FRO计数(CFRO-S)。
Figure BDA0003259296310000071
在一个非限制性示例中，SuBUS桥电路24具有56.7兆赫(MHz)的参考时钟频率，并且以十六(16)的过采样比(OSV)工作。因此，同步间隔40约等于555.55(＝2*16/56.7)纳秒(ns)。如果SuBUS桥电路24以78MHz产生FRO脉冲42，则在同步间隔40期间可能有43个(＝下限(555.55ns*78MHz))FRO脉冲42。因此，例如，如果预定义从属任务间隔是100毫秒(ms)，则从属FRO计数(CFRO-S)可以基于等式(等式1)确定为7,740,008。
在非限制性示例中，数字控制电路50包括数字控制器56、解调器58和定时器60。数字控制器56可以控制前端电路48在时间T1阻止SuBUS 54，使得SuBUS从属电路46可以开始执行从属任务。例如，解调器58可以被配置成基于SuBUS电报32中的SOS训练序列36来确定FRO计数(CFRO)。因此，解调器58可以基于等式(等式1)来导出从属FRO计数(CFRO-S)。
定时器60可以被配置成基于从属FRO计数(CFRO-S)来确定解除阻止SuBUS 54的时间(例如，时间T2)。在非限制性示例中，解调器58可以被配置成经由初始化信号62来初始化定时器60。定时器60可以被配置成基于从属FRO计数(CFRO-S)来确定预定义从属任务间隔的结束，并且向数字控制器56提供指示信号64来指示预定义从属任务间隔结束。
在一个示例中，定时器60可以被初始化为零(0)，然后递增计数。在这点上，当定时器60等于从属FRO计数(CFRO-S)时，定时器60可以提供指示信号64，指示预定义从属任务间隔结束。在另一个示例中，定时器60可以被初始化为从属FRO计数(CFRO-S)，然后递减计数。在这点上，当定时器60等于0时，定时器60可以提供指示信号64，指示预定义从属任务间隔结束。
响应于接收到指示预定义从属任务间隔结束的指示信号64，数字控制器56可以控制前端电路48来解除阻止SuBUS 54。因此，SuBUS桥接电路24可以传送后续的SuBUS电报，例如图2B中的SuBUS电报34。
在预定义从属任务间隔期间，SuBUS从属电路46可以被配置成执行阻抗测量操作。在这点上，模拟电路52可以包括阻抗传感器66，其被配置成执行联接电路67(例如，天线电路)的阻抗测量。在预定义从属任务间隔期间，SuBUS从属电路46还可以被配置成执行非易失性存储器读取操作。在这点上，模拟电路52可以包括存储器控制器68，其被配置成从非易失性存储器69读取，所述非易失性存储器可以位于SuBUS从属电路46、模拟电路52、数字控制电路50和/或联接到存储器控制器68的任何其他电路中。
值得注意的是，阻抗传感器66和/或存储器控制器68在预定义从属任务间隔(例如，100ms)期间可能需要较高的充电电流(例如，高达100mA)来执行阻抗测量任务和/或非易失性存储器读取任务。然而，SuBUS从属电路46可能不能在预定义从属任务间隔内提供较高的充电电流。因此，SuBUS从属电路46可能需要经由SuBUS 54从SuBUS桥电路汲取较高的充电电流。
在这点上，图4是包括图3的SuBUS从属电路46和经由SuBUS 54联接到SuBUS从属电路46的SuBUS桥电路72的示例性SuBUS装置70的示意图。图3和图4之间的共同元件以共同的元件编号示出，并且在此将不再对其重复描述。
前端电路48可以包括快速充电路径74和低电流路径76。快速充电路径74包括第一开关S1，并且低电流路径76包括第二开关S2。SuBUS桥电路72可以包括联接到第一电压VIO的第三开关S3。在非限制性示例中，SuBUS桥电路72可以被配置成在图2B中的快速充电时段44期间闭合第三开关S3，以对SuBUS从属电路46充电，并且当快速充电时段44结束时断开第三开关S3。换句话说，SuBUS桥电路72可以被配置成在时间T1自动闭合第三开关S3，并在时间T2断开第三开关S3。
数字控制电路50可以控制前端电路48在预定从属任务间隔(例如，时间T1)开始时闭合第一开关S1，同时断开第二开关S2，使得SuBUS从属电路46可以经由SuBUS 54从SuBUS桥电路72汲取较高的充电电流。因此，SuBUS从属电路46产生接近第一电压VIO的第二电压VDD。第二电压VDD可以对保持电容器78充电，从而提供较高的充电电流，以使模拟电路52能够在预定义从属任务间隔期间执行从属任务。
相比之下，数字控制电路50可以控制前端电路48响应于从属FRO计数(CFRO-S)指示预定义从属任务间隔结束(例如，在时间T2或之前)断开第一开关S1，同时闭合第二开关S2。因此，SuBUS从属电路46可以经由低电流路径76汲取比较高充电电流低的低充电电流。
本领域技术人员将认识到对本公开实施例的改进和修改。所有此类改进和修改都被认为在本文公开的概念和所附权利要求的范围内。

Claims (22)

1.一种单线总线(SuBUS)从属电路，包括：
前端电路，联接到SuBUS，并且被配置成接收对应于同步间隔并在对应于预定义SuBUS操作的SuBUS电报之前的序列开始(SOS)训练序列；和
数字控制电路，联接到所述前端电路，并且被配置成：
在所述同步间隔期间对多个自激振荡器(FRO)脉冲进行计数；
基于在所述同步间隔期间计数的所述多个FRO脉冲，确定在预定义从属任务间隔期间的从属FRO计数；
控制所述前端电路在所述预定义从属任务间隔期间，独立于所述预定义SuBUS操作来启用从属任务；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，控制所述前端电路禁用所述从属任务。
2.根据权利要求1所述的SuBUS从属电路，其中所述数字控制电路还被配置成：
控制所述前端电路在所述预定义从属任务间隔期间启用阻抗测量操作；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，控制所述前端电路禁用所述阻抗测量操作。
3.根据权利要求1所述的SuBUS从属电路，其中所述数字控制电路还被配置成：
控制所述前端电路在所述预定义从属任务间隔期间启用非易失性存储器读取操作；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，控制所述前端电路禁用所述非易失性存储器读取操作。
4.根据权利要求1所述的SuBUS从属电路，其中所述数字控制电路包括：
数字控制器，被配置成：
控制所述前端电路在所述预定义从属任务间隔期间启用所述从属任务；并且
响应于接收到指示信号，控制所述前端电路禁用所述从属任务；和
定时器，被配置成响应于所述从属FRO计数指示所述预定义从属任务间隔结束，向所述数字控制器提供所述指示信号。
5.根据权利要求4所述的SuBUS从属电路，其中所述数字控制电路还包括解调器，所述解调器被配置成：
对所述同步间隔期间的所述多个FRO脉冲进行计数；并且
基于所述同步间隔期间的所述多个FRO脉冲的所述计数，导出所述预定义从属任务间隔期间的所述从属FRO计数。
6.根据权利要求1所述的SuBUS从属电路，还包括模拟电路，所述模拟电路被配置成在所述预定义从属任务间隔期间执行所述从属任务。
7.根据权利要求6所述的从属电路，其中：
所述模拟电路包括阻抗传感器，所述阻抗传感器被配置成在所述预定义从属任务间隔期间执行阻抗测量操作；并且
所述数字控制电路还被配置成：
控制所述前端电路启用所述阻抗传感器以在所述预定义从属任务间隔期间执行所述阻抗测量操作；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，控制所述前端电路禁用所述阻抗测量操作。
8.根据权利要求6所述的SuBUS从属电路，其中：
所述模拟电路包括存储器控制器，所述存储器控制器被配置成在所述预定义从属任务间隔期间执行非易失性存储器读取操作；并且
所述数字控制电路还被配置成：
控制所述前端电路启用所述存储器控制器以在所述预定义从属任务间隔期间执行所述非易失性存储器读取操作；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，控制所述前端电路禁用所述非易失性存储器读取操作。
9.根据权利要求6所述的SuBUS从属电路，其中所述数字控制电路还被配置成控制所述前端电路向所述模拟电路提供较高的充电电流，用于在所述预定义从属任务间隔期间执行所述从属任务。
10.根据权利要求9所述的SuBUS从属电路，其中所述前端电路包括：
快速充电路径，包括第一开关，所述快速充电路径被配置成经由所述SuBUS汲取所述较高的充电电流，并且向所述模拟电路提供所述较高的充电电流，用于在所述预定义从属任务间隔期间执行所述从属任务；和
低电流路径，包括第二开关，并且被配置成在所述预定义从属任务间隔之外经由所述SuBUS汲取较低的充电电流。
11.根据权利要求10所述的SuBUS从属电路，其中所述数字控制电路还被配置成：
闭合所述第一开关并断开所述第二开关，以从所述SuBUS向所述模拟电路提供所述较高的充电电流，用于在所述预定义从属任务间隔期间执行所述从属任务；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，断开所述第一开关并闭合所述第二开关。
12.一种单线总线(SuBUS)装置，包括：
SuBUS桥电路；
联接到所述SuBUS桥电路的SuBUS；以及
SuBUS从属电路，包括：
前端电路，联接到所述SuBUS，并且被配置成接收对应于同步间隔且在对应于预定义SuBUS操作的SuBUS电报之前的序列开始(SOS)训练序列；和
数字控制电路，联接到所述前端电路，并且被配置成：
在所述同步间隔期间对多个自激振荡器(FRO)脉冲进行计数；
基于在所述同步间隔期间计数的所述多个FRO脉冲，确定在预定义从属任务间隔期间的从属FRO计数；
控制所述前端电路在所述预定义从属任务间隔期间，独立于所述预定义SuBUS操作来启用从属任务；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，控制所述前端电路禁用所述从属任务。
13.根据权利要求12所述的SuBUS装置，其中所述数字控制电路还被配置成：
控制所述前端电路在所述预定义从属任务间隔期间启用阻抗测量操作；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，控制所述前端电路禁用所述阻抗测量操作。
14.根据权利要求12所述的SuBUS装置，其中所述数字控制电路还被配置成：
控制所述前端电路在所述预定义从属任务间隔期间启用非易失性存储器读取操作；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，控制所述前端电路禁用所述非易失性存储器读取操作。
15.根据权利要求12所述的SuBUS装置，其中所述数字控制电路包括：
数字控制器，被配置成：
控制所述前端电路在所述预定义从属任务间隔期间启用所述从属任务；并且
响应于接收到指示信号，控制所述前端电路禁用所述从属任务；和
定时器，被配置成响应于所述从属FRO计数指示所述预定义从属任务间隔结束，向所述数字控制器提供所述指示信号。
16.根据权利要求15所述的SuBUS装置，其中所述数字控制电路还包括解调器，所述解调器被配置成：
对所述同步间隔期间的所述多个FRO脉冲进行计数；并且
基于所述同步间隔期间的所述多个FRO脉冲的所述计数，导出所述预定义从属任务间隔期间的所述从属FRO计数。
17.根据权利要求12所述的SuBUS装置，其中所述SuBUS从属电路还包括模拟电路，所述模拟电路被配置成在所述预定义从属任务间隔期间执行所述从属任务。
18.根据权利要求17所述的SuBUS装置，其中：
所述模拟电路包括阻抗传感器，所述阻抗传感器被配置成在所述预定义从属任务间隔期间执行阻抗测量操作；并且
所述数字控制电路还被配置成：
控制所述前端电路启用所述阻抗传感器以在所述预定义从属任务间隔期间执行所述阻抗测量操作；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，控制所述前端电路禁用所述阻抗测量操作。
19.根据权利要求17所述的SuBUS装置，其中：
所述模拟电路包括存储器控制器，所述存储器控制器被配置成在所述预定义从属任务间隔期间执行非易失性存储器读取操作；并且
所述数字控制电路还被配置成：
控制所述前端电路启用所述存储器控制器以在所述预定义从属任务间隔期间执行所述非易失性存储器读取操作；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，控制所述前端电路禁用所述非易失性存储器读取操作。
20.根据权利要求17所述的SuBUS装置，其中所述数字控制电路还被配置成控制所述前端电路向所述模拟电路提供较高的充电电流，用于在所述预定义从属任务间隔期间执行所述从属任务。
21.根据权利要求20所述的SuBUS装置，其中所述前端电路包括：
快速充电路径，包括第一开关，所述快速充电路径被配置成经由所述SuBUS从所述SuBUS桥电路汲取所述较高的充电电流，并且向所述模拟电路提供所述较高的充电电流，用于在所述预定义从属任务间隔期间执行所述从属任务；和
低电流路径，包括第二开关，并且被配置成在所述预定义从属任务间隔之外经由所述SuBUS汲取较低的充电电流。
22.根据权利要求21所述的SuBUS装置，其中所述数字控制电路还被配置成：
闭合所述第一开关并断开所述第二开关，以从所述SuBUS向所述模拟电路提供所述较高的充电电流，用于在所述预定义从属任务间隔期间执行所述从属任务；并且
响应于所述从属FRO计数指示所述预定义从属任务间隔结束，断开所述第一开关并闭合所述第二开关。
CN202080020865.8A 2019-01-16 2020-01-08 单线总线(SuBUS)从属电路及相关装置 Pending CN113574514A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962793336P 2019-01-16 2019-01-16
US62/793,336 2019-01-16
US16/407,397 US10599601B1 (en) 2019-01-16 2019-05-09 Single-wire bus (SuBUS) slave circuit and related apparatus
US16/407,397 2019-05-09
PCT/US2020/012702 WO2020150054A1 (en) 2019-01-16 2020-01-08 Single-wire bus, subus, slave circuit and related apparatus

Publications (1)

Publication Number Publication Date
CN113574514A true CN113574514A (zh) 2021-10-29

Family

ID=69902365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080020865.8A Pending CN113574514A (zh) 2019-01-16 2020-01-08 单线总线(SuBUS)从属电路及相关装置

Country Status (5)

Country Link
US (2) US10599601B1 (zh)
EP (1) EP3912052A1 (zh)
KR (1) KR20210124266A (zh)
CN (1) CN113574514A (zh)
WO (1) WO2020150054A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11226924B2 (en) * 2019-04-24 2022-01-18 Qorvo Us, Inc. Single-wire bus apparatus supporting slave-initiated operation in a master circuit
US10983942B1 (en) 2019-12-11 2021-04-20 Qorvo Us, Inc. Multi-master hybrid bus apparatus
US11711107B2 (en) 2020-11-10 2023-07-25 Qorvo Us, Inc. Systems and methods for antenna impedance matching
US11409677B2 (en) 2020-11-11 2022-08-09 Qorvo Us, Inc. Bus slave circuit and related single-wire bus apparatus
US11489695B2 (en) 2020-11-24 2022-11-01 Qorvo Us, Inc. Full-duplex communications over a single-wire bus
US11706048B1 (en) 2021-12-16 2023-07-18 Qorvo Us, Inc. Multi-protocol bus circuit

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060031618A1 (en) * 2004-05-20 2006-02-09 Hansquine David W Single wire and three wire bus interoperability
CN101501607A (zh) * 2006-07-28 2009-08-05 Arm有限公司 具有主单元和从属单元的数据处理设备中的电源管理
US20100122103A1 (en) * 2008-11-07 2010-05-13 Micron Technology, Inc. Configurable digital and analog input/output interface in a memory device
CN102591834A (zh) * 2010-12-02 2012-07-18 捷讯研究有限公司 单线总线系统
US20140112339A1 (en) * 2012-10-22 2014-04-24 Robert J. Safranek High performance interconnect
CN103870415A (zh) * 2012-12-13 2014-06-18 德州仪器公司 用于在总线上执行事务的方法及系统
CN104350700A (zh) * 2012-05-29 2015-02-11 飞思卡尔半导体公司 用于串行通信设备的时钟
US20150074306A1 (en) * 2013-09-11 2015-03-12 Texas Instruments Incorporated Single Wire Communications Interface and Protocol
US20150193373A1 (en) * 2013-12-18 2015-07-09 Rf Micro Devices, Inc. Start of sequence detection for one wire bus
US20170277651A1 (en) * 2016-03-24 2017-09-28 Qorvo Us, Inc. Addressing of slave devices on a single wire communications bus through register map address selection

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3953835A (en) 1974-01-18 1976-04-27 Honeywell Information Systems, Inc. Method and apparatus for adapting a data processing port to receive and transmit different frequency signals
DE4230913C2 (de) 1992-09-16 1994-09-15 Itt Ind Gmbh Deutsche Verfahren und Schaltungsanordnung für ein serielles Bus-System mit einer Eindrahtverbindung
US5459660A (en) * 1993-12-22 1995-10-17 Chrysler Corporation Circuit and method for interfacing with vehicle computer
EP0663637A1 (fr) * 1994-01-12 1995-07-19 T.R.T. Telecommunications Radioelectriques Et Telephoniques Support de communication pour équipement électronique à plusieurs processeurs répartis
JPH0898284A (ja) * 1994-07-25 1996-04-12 Nippondenso Co Ltd データ受信装置，送信装置および通信装置
US5621897A (en) 1995-04-13 1997-04-15 International Business Machines Corporation Method and apparatus for arbitrating for a bus to enable split transaction bus protocols
US5978860A (en) 1995-06-07 1999-11-02 Dell Usa, L.P. System and method for disabling and re-enabling at least one peripheral device in a computer system by masking a device-configuration-space-access-signal with a disable or re-enable signal
US5734847A (en) 1995-06-15 1998-03-31 Intel Corporation Method and apparatus for enabling intelligent I/O subsystems using PCI I/O devices
EP0852032A1 (en) * 1995-07-20 1998-07-08 Dallas Semiconductor Corporation Single chip microprocessor, math co-processor, random number generator, real-time clock and ram having a one-wire interface
US5774680A (en) 1995-12-11 1998-06-30 Compaq Computer Corporation Interfacing direct memory access devices to a non-ISA bus
US6141708A (en) 1998-06-15 2000-10-31 Compaq Computer Corporation Host bridge configured to mask a portion of peripheral devices coupled to a bus further downstream of the host bridge from a host processor
US6247138B1 (en) 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
US6189063B1 (en) 1997-09-30 2001-02-13 Texas Instruments Incorporated Method and apparatus for intelligent configuration register access on a PCI to PCI bridge
US6292705B1 (en) 1998-09-29 2001-09-18 Conexant Systems, Inc. Method and apparatus for address transfers, system serialization, and centralized cache and transaction control, in a symetric multiprocessor system
GB9727452D0 (en) 1997-12-31 1998-02-25 Northern Telecom Ltd Method and apparatus for replicating operations on data
US6397279B1 (en) 1998-01-07 2002-05-28 Vlsi Technology, Inc. Smart retry system that reduces wasted bus transactions associated with master retries
US6094699A (en) 1998-02-13 2000-07-25 Mylex Corporation Apparatus and method for coupling devices to a PCI-to-PCI bridge in an intelligent I/O controller
US6308255B1 (en) 1998-05-26 2001-10-23 Advanced Micro Devices, Inc. Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system
US6360291B1 (en) 1999-02-01 2002-03-19 Compaq Computer Corporation System and method for hiding peripheral devices in a computer system
US7197589B1 (en) 1999-05-21 2007-03-27 Silicon Graphics, Inc. System and method for providing access to a bus
US20010050713A1 (en) 2000-01-28 2001-12-13 Naoki Kubo Device and method for generating timing signals of different kinds
US6985990B2 (en) 2002-03-29 2006-01-10 International Business Machines Corporation System and method for implementing private devices on a secondary peripheral component interface
WO2003096036A1 (en) 2002-05-08 2003-11-20 Semtech Corporation Single-wire communication bus for miniature low-power systems
US20050185665A1 (en) 2002-07-18 2005-08-25 Andrea Uboldi Management method for a bidirectional and simultaneous exchange of digital signals and a corresponding interface for a bidirectional and simultaneous communication
TWI236264B (en) 2002-09-05 2005-07-11 Winbond Electronics Corp Single wire serial communication protocol method and circuit
US6744395B1 (en) 2002-11-27 2004-06-01 International Business Machines Corporation Power-scalable asynchronous architecture for a wave-pipelined analog to digital converter
US7075822B2 (en) 2002-12-31 2006-07-11 Intel Corporation High bandwidth datapath load and test of multi-level memory cells
US7685320B1 (en) 2003-04-11 2010-03-23 Zilker Labs, Inc. Autonomous sequencing and fault spreading
US6948023B2 (en) 2003-05-02 2005-09-20 Atop Technologies, Inc. Transmission interface conversion device
US7109694B2 (en) 2003-07-14 2006-09-19 International Rectifier Corporation Digital multiphase control system
US7729427B2 (en) * 2004-02-24 2010-06-01 Intersil Americas Inc. Pseudo-synchronous one wire bidirectional bus interface
KR100641706B1 (ko) 2004-11-03 2006-11-03 주식회사 하이닉스반도체 온칩 셀프 테스트 회로 및 신호 왜곡 셀프 테스트 방법
US7260661B2 (en) 2004-09-03 2007-08-21 Intel Corporation Processing replies to request packets in an advanced switching context
ATE458852T1 (de) 2004-11-10 2010-03-15 Koninkl Philips Electronics Nv Verfahren und vorrichtung zur durchführung einer datenübertragung in zwei richtungen mit einem einzeldraht
US7373444B2 (en) 2005-04-15 2008-05-13 Kabushiki Kaisha Toshiba Systems and methods for manipulating entries in a command buffer using tag information
US7740008B2 (en) 2007-10-23 2010-06-22 International Engine Intellectual Property Company, Llc Multiple height fluid mixer and method of use
US7752365B2 (en) 2008-04-01 2010-07-06 Kyocera Corporation Bi-directional single conductor interrupt line for communication bus
KR101007046B1 (ko) 2008-04-23 2011-01-12 주식회사 애트랩 오동작시 자동 복원할 수 있는 통신 시스템 및 이의 복원방법
FR2934390B1 (fr) * 2008-07-22 2010-08-13 St Microelectronics Rousset Transmission multicanaux sur un bus unifilaire
JP5332905B2 (ja) 2009-05-26 2013-11-06 富士通セミコンダクター株式会社 バス制御システムおよび半導体集積回路
JP4788804B2 (ja) 2009-06-01 2011-10-05 株式会社デンソー 電子制御装置
US8489786B2 (en) 2009-11-09 2013-07-16 Stmicroelectronics International N.V. Acknowledgement management technique for supported command set of SMBUS/PMBUS slave applications
FR2963451B1 (fr) 2010-07-27 2012-12-07 St Microelectronics Rousset Authentification d'une communication multiprotocole
FR2963449B1 (fr) * 2010-07-27 2013-01-25 St Microelectronics Rousset Conversion d'un bus bifilaire en bus unifilaire
FR2963519B1 (fr) 2010-07-27 2012-08-03 St Microelectronics Rousset Protocole de communication sur bus unifilaire
US8775707B2 (en) 2010-12-02 2014-07-08 Blackberry Limited Single wire bus system
US8887022B2 (en) 2011-03-04 2014-11-11 Infineon Technologies Austria Ag Reliable data transmission with reduced bit error rate
US20120303836A1 (en) 2011-05-23 2012-11-29 Rf Micro Devices, Inc. Slave id configuration
US8832331B2 (en) 2011-08-29 2014-09-09 Ati Technologies Ulc Data modification for device communication channel packets
EP4180981A1 (en) 2011-10-05 2023-05-17 Analog Devices, Inc. Two-wire communication system for high-speed data and power distribution
US9274999B2 (en) 2011-11-22 2016-03-01 Pixart Imaging Inc. Communication system and optical navigation device
GB2499699A (en) 2011-12-14 2013-08-28 Wolfson Ltd Digital data transmission involving the position of and duration of data pulses within transfer periods
KR101720134B1 (ko) 2011-12-21 2017-03-28 한국전자통신연구원 버스 브리지 장치
US8964698B2 (en) 2012-04-09 2015-02-24 Telefonaktiebolaget L M Ericsson (Publ) Link failure detection and interworking system relocation in circuit switched fallback
CN103368015B (zh) 2012-04-10 2016-08-17 泰科电子(上海)有限公司 智能连接器与总线控制器
US8787990B2 (en) 2012-05-09 2014-07-22 Blackberry Limited System and method for controlling electromagnetic interference in portable electronic devices having a radio frequency subsystem
AU2013270397B2 (en) 2012-06-01 2015-11-12 Blackberry Limited Universal synchronization engine based on probabilistic methods for guarantee of lock in multiformat audio systems
US9519612B2 (en) 2013-04-04 2016-12-13 Qorvo Us, Inc. Serial bus buffer with noise reduction
US9569386B2 (en) * 2013-04-16 2017-02-14 Nxp B.V. Method and system for single-line inter-integrated circuit (I2C) bus
US9780645B2 (en) 2013-06-25 2017-10-03 Enphase Energy, Inc. Method and apparatus for providing power conversion using an interleaved flyback converter with reactive power control
US9276623B2 (en) 2013-08-20 2016-03-01 Aviacomm Inc. Cost effective multiband RF front-end architecture for mobile applications
US9690725B2 (en) * 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
US9720872B2 (en) 2013-10-10 2017-08-01 Qorvo Us, Inc. Auto-configuration of devices based upon configuration of serial input pins and supply
US9495318B2 (en) 2013-11-25 2016-11-15 Apple Inc. Synchronizing transactions for a single master over multiple busses
US10049026B2 (en) 2013-12-18 2018-08-14 Qorvo Us, Inc. Group write technique for a bus interface system
US10540226B2 (en) 2013-12-18 2020-01-21 Qorvo Us, Inc. Write technique for a bus interface system
US10528502B2 (en) 2013-12-18 2020-01-07 Qorvo Us, Inc. Power management system for a bus interface system
US10185683B2 (en) 2013-12-18 2019-01-22 Qorvo Us, Inc. Bus interface system
US10282269B2 (en) 2013-12-18 2019-05-07 Qorvo Us, Inc. Read technique for a bus interface system
US9652451B2 (en) 2014-05-08 2017-05-16 Marvin Elder Natural language query
US9430321B2 (en) 2014-05-13 2016-08-30 Netapp, Inc. Reconstructing data stored across archival data storage devices
US20160050513A1 (en) 2014-08-15 2016-02-18 Aviacomm Inc. Rf front-end architecture for machine-to-machine applications
US9785605B2 (en) 2014-11-05 2017-10-10 Qualcomm Incorporated Predefined static enumeration for dynamic enumeration buses
US9946677B2 (en) * 2015-02-12 2018-04-17 Atmel Corporation Managing single-wire communications
US9755821B2 (en) * 2015-04-02 2017-09-05 Samsung Electronics Co., Ltd. Device including single wire interface and data processing system including the same
US10579128B2 (en) 2016-03-01 2020-03-03 Qorvo Us, Inc. Switching power supply for subus slaves
US10198384B2 (en) 2016-03-01 2019-02-05 Qorvo Us, Inc. One wire bus to RFFE translation system
US10176130B2 (en) * 2016-03-30 2019-01-08 Qorvo Us, Inc. Slave device identification on a single wire communications bus
US10558607B2 (en) 2017-02-01 2020-02-11 Qorvo Us, Inc. Bus interface system for power extraction
US11614947B2 (en) * 2018-02-23 2023-03-28 Untether Ai Corporation Computational memory
US11176075B2 (en) 2018-11-08 2021-11-16 Qorvo Us, Inc. Hybrid bus hub circuit and related apparatus

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060031618A1 (en) * 2004-05-20 2006-02-09 Hansquine David W Single wire and three wire bus interoperability
CN101501607A (zh) * 2006-07-28 2009-08-05 Arm有限公司 具有主单元和从属单元的数据处理设备中的电源管理
US20100122103A1 (en) * 2008-11-07 2010-05-13 Micron Technology, Inc. Configurable digital and analog input/output interface in a memory device
CN102591834A (zh) * 2010-12-02 2012-07-18 捷讯研究有限公司 单线总线系统
CN104350700A (zh) * 2012-05-29 2015-02-11 飞思卡尔半导体公司 用于串行通信设备的时钟
US20140112339A1 (en) * 2012-10-22 2014-04-24 Robert J. Safranek High performance interconnect
CN103870415A (zh) * 2012-12-13 2014-06-18 德州仪器公司 用于在总线上执行事务的方法及系统
US20150074306A1 (en) * 2013-09-11 2015-03-12 Texas Instruments Incorporated Single Wire Communications Interface and Protocol
US20150193373A1 (en) * 2013-12-18 2015-07-09 Rf Micro Devices, Inc. Start of sequence detection for one wire bus
US20170277651A1 (en) * 2016-03-24 2017-09-28 Qorvo Us, Inc. Addressing of slave devices on a single wire communications bus through register map address selection

Also Published As

Publication number Publication date
US10599601B1 (en) 2020-03-24
KR20210124266A (ko) 2021-10-14
WO2020150054A1 (en) 2020-07-23
US11106615B2 (en) 2021-08-31
US20200226089A1 (en) 2020-07-16
EP3912052A1 (en) 2021-11-24

Similar Documents

Publication Publication Date Title
CN113574514A (zh) 单线总线(SuBUS)从属电路及相关装置
JP7258199B2 (ja) 多相クロックデータ復元回路較正
US10042797B2 (en) Voltage mode and current mode device enumeration
EP1311936B1 (en) Method and device for local clock generation using universal serial bus downstream received signals dp and dm
KR102030878B1 (ko) 극고주파 시스템 및 그 동작 방법
US9639500B2 (en) Single wire bus communication protocol
US7873858B2 (en) Clock signal generation device and method
KR20160140847A (ko) 집적회로간 (i2c) 버스상에서 인-밴드로 여분의 정보를 전송하는 방법들
EP3273359B1 (en) Configurable clock tree
EP3423950B1 (en) Digital signaling schemes for line multiplexed uart flow control
US20170104607A1 (en) Methods to avoid i2c void message in i3c
US20170212850A1 (en) Priority-based data communication over multiple communication buses
US9910819B2 (en) Two-wire serial interface and protocol
US20200083875A1 (en) Master read from slave over pulse-width modulated half-duplex 1-wire bus
US6694394B1 (en) Physical layer and data link interface with PHY detection
US7257079B1 (en) Physical layer and data link interface with adaptive speed
EP1155536A1 (en) Interface between baseband device and rf transceiver
US10833632B1 (en) Temperature-reporting oscillator
US6782001B1 (en) Physical layer and data link interface with reset/sync sharing
US12003346B2 (en) System and method for dual-port communication and power delivery
US20210218595A1 (en) System and method for dual-port communication and power delivery
US20220308893A1 (en) Host device, slave device, and data transfer system
Martín Galicia Telemetry, Tracking and Command Board Design of a CubeSat
WO2013128228A1 (en) Method and system for instructing a communication unit to perform a predefined processing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: North Carolina

Applicant after: QORVO US, Inc.

Address before: North Carolina

Applicant before: QORVO US, Inc.