CN113555475B - Uvled外延结构及其制备方法、uvled芯片 - Google Patents

Uvled外延结构及其制备方法、uvled芯片 Download PDF

Info

Publication number
CN113555475B
CN113555475B CN202110817760.1A CN202110817760A CN113555475B CN 113555475 B CN113555475 B CN 113555475B CN 202110817760 A CN202110817760 A CN 202110817760A CN 113555475 B CN113555475 B CN 113555475B
Authority
CN
China
Prior art keywords
layer
uvled
well layer
well
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110817760.1A
Other languages
English (en)
Other versions
CN113555475A (zh
Inventor
蔡武
康建
陈向东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuanrong Photoelectric Technology Co ltd
Original Assignee
Yuanrong Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuanrong Photoelectric Technology Co ltd filed Critical Yuanrong Photoelectric Technology Co ltd
Priority to CN202110817760.1A priority Critical patent/CN113555475B/zh
Publication of CN113555475A publication Critical patent/CN113555475A/zh
Application granted granted Critical
Publication of CN113555475B publication Critical patent/CN113555475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

本发明提供一种UVLED外延结构及其制备方法、UVLED芯片，其中，本发明提供的一种UVLED外延结构，包括依次层叠设置的：衬底、缓冲层、非掺层、N型导电层、应力释放层、有源层、电子阻挡层、P型导电层和金属接触层，所述有源层包括T个周期依次层叠设置的第一阱层、第二阱层、第三阱层和垒层，其中，3≤T≤12。本发明提供的UVLED外延结构及其制备方法、UVLED芯片，用以至少提高UVALED的发光效率。

Description

UVLED外延结构及其制备方法、UVLED芯片
技术领域
本发明涉及半导体光电子技术领域，尤其涉及一种UVLED外延结构及其制备方法、UVLED芯片。
背景技术
随着科学技术的不断发展，各种各样的LED(Light Emitting Diode，发光二极管)可以直接把电能转化为光能，已广泛应用于人们的日常生活、工作以及工业中。UVLED外延结构是可加热至适当温度的衬底结构，其材料是半导体照明产业技术发展的基石，UVLED芯片一般是通过对LED外延片进一步加工制作形成。
紫外光(ultraviolet，简称UV)辐射划分为A波段(320～400nm)、B波段(275～320nm)和C波段(200～275nm)，并分别称之为UVA、UVB和UVC，波长在360nm～400nm段UVALED芯片在的市场占有率越来越高，在照明、杀菌、医疗、印刷、检测、光固化、诱虫等领域具有重大应用价值，但相比于作为三原色的蓝绿光，紫外光LED的发光效率偏低，且随着波长变短，In组分下降，量子点效应变弱，同时阱垒的禁带宽度差变小，发光效率下降更为明显。
所以如何解决UV LED的发光效率低是行业内亟需解决的技术问题。
发明内容
本发明提供一种UVLED外延结构及其制备方法、UVLED芯片，用以至少提高UVALED的发光效率。
为了实现上述目的，本发明提供一种UVLED外延结构，包括依次层叠设置的：衬底、缓冲层、非掺层、N型导电层、应力释放层、有源层、电子阻挡层、P型导电层和金属接触层，所述有源层包括T个周期依次层叠设置的第一阱层、第二阱层、第三阱层和垒层，其中，3≤T≤12。
本发明提供的UVLED外延结构中，有源层包括3到12个周期依次层叠设置的第一阱层、第二阱层、第三阱层和垒层，可以减小有源层生长时产生的应力，提高有源层的生长质量，可缓解量子阱内应力，量子阱和量子垒的阱垒界面的晶体质量能够得到大幅度的改善，提升所述半导体芯片的光效增加铟量子点比例，从整体上提高了内量子效率、有源层的晶体质量以及提高发光效率。
在一种可能实施的方式中，所述第一阱层为Alx1Iny1Ga(1-x1-y1)N层，其中，0.01<x1<0.10，0.01<y1<0.10。
在一种可能实施的方式中，所述第二阱层为Iny2Ga(1-y2)N层，其中，0.01<y2<0.10。
在一种可能实施的方式中，所述第三阱层为Alx3Iny3Ga(1-x3-y3)N层，其中，0.01<x3<0.10，0.01<y3<0.10。
在一种可能实施的方式中，所述垒层为Alx4Ga(1-x4)N层，其中，0.05<x4<0.20。
在一种可能实施的方式中，y2＞y1，y2＞y3。
在一种可能实施的方式中，x4＞x1，x4＞x3。
在一种可能实施的方式中，所述第一阱层的厚度为0.5nm～2.0nm；和/或所述第二阱层的厚度为0.5nm～4.0nm；和/或所述第三阱层的厚度为0.5nm～2.0nm；和/或所述垒层的厚度为5.0nm～15.0nm。
在一种可能实施的方式中，所述第一阱层的能带间隙≥所述第二阱层的能带间隙；和/或
所述第三阱层的能带间隙≥所述第二阱层的能带间隙。
本发明还提供一种UVLED芯片，包括上述的UVLED外延结构，UVLED芯片发射的光的峰值波长为360nm～400nm。
由于本发明提供的一种UVLED芯片，采用了上述UVLED外延结构，因而发光效率高。
本发明还提供一种UVLED外延结构的制备方法，用于制备上述的UVLED外延结构，所述制备方法包括：
提供衬底；
在所述衬底上向上依次设置缓冲层、非掺层、N型导电层、应力释放层；
在所述应力释放层上重复设置T个有源层，有源层包括依次层叠设置的第一阱层、第二阱层、第三阱层和垒层，其中，3≤T≤12；
在所述有源层上向上依次设置电子阻挡层、P型导电层和金属接触层。
本发明提供的UVLED外延结构的制备方法，通过控制第一阱层、第二阱层、第三阱层和垒层这四层中Al/In组分变化，可实现调整量子阱和量子垒的禁带宽度，增强量子点效应，进而实现更高的发光效率。
除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例提供的一种UVLED外延结构及其制备方法、UVLED芯片所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作进一步详细的说明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的UVLED外延结构的示意图；
图2为本发明实施例提供的UVLED外延结构装置中有源层的能带示意图；
图3为本发明为本发明实施例一至实施例五中提供的UVLED外延结构的制备方法的流程图；
图4为本发明实施例提供的UVLED外延结构装置中有源层的生长中TMGa的流量随时间变化示意图；
图5为本发明实施例提供的UVLED外延结构装置中有源层的生长TMIn的流量随时间变化示意图；
图6为本发明实施例提供的UVLED外延结构装置中有源层的生长TMAl的流量随时间变化示意图。
附图标记说明：
10-衬底；
20-缓冲层；
30-非掺层；
40-N型导电层；
50-应力释放层；
60-有源层；
70-电子阻挡层；
80-P型导电层；
90-金属接触层；
61-第一阱层；
62-第二阱层；
63-第三阱层；
64-垒层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
氮化镓(GaN)基半导体材料是继硅和砷化镓之后的第三代半导体材料，由于GaN基材料可以发射从紫外光到可见光的整个波段。UVLED芯片的性能很大程度上取决于有源层60的性能。氮化镓(GaN)量子阱结构本身的物理性质限制了UVLED芯片性能的提升，有源层生长时产生的应力影响有源层晶体质量，进而使量子点效应变弱，发光效率下降。特别是，波长在360nm～400nm段UVALED芯片发光效率偏低，In组分和Al组分的配比对UVALED芯片发光效率有着显著的影响，通过提高In组分来提高发光效率的同时，却存在着难以保证紫外光量子阱和量子垒的禁带宽度的问题。
鉴于上述背景，本发明提供的一种UVLED外延结构，参考图1所示，包括依次层叠设置的：衬底10、缓冲层20、非掺层30、N型导电层40、应力释放层50、有源层60、电子阻挡层70、P型导电层80和金属接触层90，有源层60包括T个周期依次层叠设置的第一阱层61、第二阱层62、第三阱层63和垒层64，其中，3≤T≤12。
本发明实施例提供的一种UVLED外延结构，有源层60包括3到12个周期依次层叠设置的第一阱层61、第二阱层62、第三阱层63和垒层64，可以减小有源层60生长时产生的应力，提高有源层60的生长质量，可缓解量子阱内应力，量子阱和量子垒的阱垒界面的晶体质量能够得到大幅度的改善，提升半导体芯片的光效增加铟量子点比例，从整体上提高了内量子效率、有源层60的晶体质量以及提高发光效率，也能够保证紫外光量子阱和量子垒的禁带宽度。
在一种可能实施的方式中，衬底10可以采用蓝宝石(Al2O3)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、氧化锌(ZnO)、硅(Si)、磷化镓(GaP)、磷化铟(InP)以及锗(Ge)中的至少一种。
在一种可能实施的方式中，衬底10可以采用蓝宝石(Al2O3)，例如，可以是图形化蓝宝石衬底10，图形化蓝宝石衬底10也可以是镜面蓝宝石衬底10。
在一种可能实施的方式中，N型导电层40含有N型杂质，例如可以是硅(Si)、锗(Ge)、锡(Sn)、碲(Te)、氧(O)、碳(C)等元素，通过掺杂N型杂质以提高载流子浓度。
在一种可能实施的方式中，P型导电层80和金属接触层90含有P型杂质，例如可以是镁(Mg)、锌(Zn)、铍(Be)、钙(Ca)等元素，通过掺杂P型杂质以提高载流子浓度。
容易理解的是，T取整数，T的数值范围为：3≤T≤12，即T可以为3至12之间的任意整数，例如T可以为3、4、5、6、7、8或10。
在一种可能实施的方式中，第一阱层61为Alx1Iny1Ga(1-x1-y1)N层，其中，0.01<x1<0.10，0.01<y1<0.10，例如x1可以为0.03、0.05或0.08；例如y1可以为0.03、0.05或0.08。
在一种可能实施的方式中，第二阱层62为Iny2Ga(1-y2)N层，其中，0.01<y2<0.10。Iny2Ga(1-y2)N层的生长厚度随着周期数量的增加逐渐增加或者逐渐变薄，In组分随着周期的增加逐渐增加或逐渐减小。例如y2可以为0.03、0.05或0.08。
在一种可能实施的方式中，第三阱层63为Alx3Iny3Ga(1-x3-y3)N层，其中，0.01<x3<0.10，0.01<y3<0.10。例如x3可以为0.03、0.05或0.08。例如y3可以为0.03、0.05或0.08。
在一种可能实施的方式中，垒层64为Alx4Ga(1-x4)N层，其中，0.05<x4<0.20。例如x4可以为0.03、0.05或0.08。
本实施例中，有源层60中第一阱层61、第二阱层62以及第三阱层63各自所包含的元素种类不同，并且各个元素的组分相同或不同，使得采用本实施例中提供的第一阱层61、第二阱层62、第三阱层63以及垒层64的结构，最终加工成的UVLED芯片，提高了In组分，提高了量子点效应，提高了发光效率，同时也能够保证紫外光量子阱和量子垒的禁带宽度，确保发出的光为所需的紫外光。
参考图2所示为本实施例提供的UVLED外延结构装置中有源层60的能带示意图，第一阱层61、第二阱层62、第三阱层63以及垒层64分别为Alx1Iny1Ga(1-x1-y1)N层、Iny2Ga(1-y2)N层、Alx3Iny3Ga(1-x3-y3)N层、Alx4Ga(1-x4)N层，其中0.01<x1<0.10、0.01<y1<0.10、0.01<y2<0.10、0.01<x3<0.10、0.01<y3<0.10、0.05<y4<0.20。通过控制第一阱层61、第二阱层62、第三阱层63和垒层64这四层中Al/In组分变化，可实现调整量子阱和量子垒的禁带宽度。
在一种可能实施的方式中，y2＞y1；y2＞y3。
在一种可能实施的方式中，x4＞x1；x4＞x3。
在一种可能实施的方式中第一阱层61的厚度为0.5nm～2.0nm，例如第一阱层61的厚度可以为0.5nm、0.8nm、1.0nm、1.5nm或2.0nm。和/或第二阱层62的厚度为0.5nm～4.0nm，例如第二阱层62的厚度可以为0.5nm、0.8nm、1.0nm、2.0nm、3.0nm或4.0nm。和/或第三阱层63的厚度为0.5nm～2.0nm，例如，第三阱层63的厚度可以为0.5nm、0.8nm、1.0nm、1.5nm或2.0nm。和/或垒层64的厚度为5.0nm～15.0nm，例如垒层64的厚度可以为5.0nm、6.0nm、8.0nm、10.0nm、12.0nm、13.0nm或15.0nm。
在一种可能实施的方式中，第一阱层61的厚度为0.5nm～2.0nm，第二阱层62的厚度为0.5nm～4.0nm，第三阱层63的厚度为0.5nm～2.0nm，垒层64的厚度为5.0nm～15.0nm。
在一种可能实施的方式中，第一阱层61的能带间隙≥第二阱层62的能带间隙；和/或第三阱层63的能带间隙≥第二阱层62的能带间隙。不同能带间隙的第一阱层61、第二阱层62以及第三阱层63可分别实现不同的增益中心波长，可以很好的控制UVLED外延结构生长的质量。
缓冲层20位于衬底10和非掺层30之间。缓冲层20保持在位于衬底10和非掺层30之间，避免发生晶格失配的问题，有利于保证本实施例提供的一种UVLED外延结构加工成UVLED芯片的稳定性和可靠性。
在一种可能实施的方式中，缓冲层20可以是氮化镓缓冲层。
本实施例中的电子阻挡层70可以达到有源层60和P型导电层80之间的晶格匹配，有效降低电子泄漏，提高发光效率。
为了减少有源层60中由于晶格失配产生的应力，在N型导电层40和有源层60之间设置应力释放层50，可以减小有源层60的应力，提高电子和空穴在有源层60的复合机率，提高发光亮度。
非掺层30指的是非故意掺杂氮化镓(GaN)层。
缓冲层20、非掺层30、N型导电层40、应力释放层50、有源层60、电子阻挡层70、P型导电层80、金属接触层90的生长材料基于氮化物的III-V族半导体层，例如氮化镓(GaN)、氮化铟(InN)、氮化铝(AlN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、铝铟镓氮(AlInGaN)等。
本实施例提供的一种UVLED外延结构，通过调整有源层60中第一阱层61、第二阱层62和第三阱层63和垒层64的厚度、Al组分的量、In组分的量可调控禁带宽度，调节内应力，调整Al/In组分，增强量子点效应，进而实现更高的发光效率，并且可以实现确保禁带宽度为所需的紫外光对应的禁带宽度。
本实施例提供的一种UVLED外延结构，提高第一阱层61和第三阱层63的导入，在禁带宽度不变，即发光波长不变的情况下，实现有源层60更高的In组分，加强量子点效应，提升发光强度。
本实施例提供的一种UVLED外延结构，有源层中的第一阱层61、第二阱层62和第三阱层63这三个阱层通过Al/In组分及厚度搭配调整，可实现峰值波长为360nm～400nm的UVLED芯片高亮度发光。
本发明还提供一种UVLED外延结构的制备方法，用于制备上述的UVLED外延结构。参考图3所示为本实施例一至实施例五中提供的UVLED外延结构的制备方法的流程图，其制备方法包括：
S10、提供衬底10；将衬底10放入一金属有机化合物气相外延沉淀设备中
S20、在衬底10上向上依次设置缓冲层20、非掺层30、N型导电层40、应力释放层50；
在一种可能实施的方式中，于衬底10上依次沉积生长缓冲层20、非掺层30、N型导电层40、应力释放层50。
S30、在应力释放层50上重复设置T个有源层60，有源层60包括依次层叠设置的第一阱层61、第二阱层62、第三阱层63和垒层64，其中，3≤T≤12；
S40、在有源层60上向上依次设置电子阻挡层70、P型导电层80和金属接触层90。
本发明提供的一种UVLED外延结构的制备方法，通过调节Al/In组分，增强量子点效应，进而实现更高的发光效率。
本实施例采用的沉淀设备为K465i金属有机化学气相沉积(Metal-organicChemical Vapor Deposition，MOCVD)设备，可以实现不同功能层生长的精准控制，并且生长过程中受到的污染较小，采用高纯氢气H2、高纯N2或高纯H2/N2混气做载气，高纯氨(NH3)做N源，金属有机物三甲基镓(TMGa)或三乙基镓(TEGa)做镓源，三甲基铟(TMIn)做铟源，三甲基铝(TMAl)做铝源，N型掺杂剂为200ppm硅烷(SiH4)，P型掺杂剂为二茂镁(Cp2Mg)，衬底10为C面的图形化蓝宝石衬底。
图4所示为本发明实施例提供的UVLED外延结构装置中有源层的生长中TMGa流量随时间变化示意图；图5所示为本发明实施例提供的UVLED外延结构装置中有源层的生长中TMIn流量随时间变化示意图；图6所示为本发明实施例提供的UVLED外延结构装置中有源层的生长中TMAl流量随时间变化示意图。在应力释放层50上沉积生长有源层60，有源层60为循环T个周期并依次设置的第一阱层61、第二阱层62、第三阱层63和垒层64。S30中，第一阱层61、第二阱层62、第三阱层63以及垒层64的TMGa/TMIn/TMAl三种源的流量变化可参照图4、图5和图6所示。
实施例一
有源层60为在高纯氢气H2、高纯N2或高纯H2/N2混气做载气的环境中生长5个周期，即第一阱层61、第二阱层62、第三阱层63以及垒层64的重复层叠5层。
在一种可能实施的方式中，可以将三乙基镓(TEGa)的流量设定为120sccm，将三甲基铟(TMIn)的流量设定为200sccm，将三甲基铝(TMAl)的流量设定为10sccm，在200Torr的压力、生长温度为840℃的条件下，生长2min～5min，控制第一阱层61的生长厚度为1.0nm，第一阱层61为Alx1Iny1Ga(1-x1-y1)N层，其中x1可以为0.02，y1可以为0.025。
在一种可能实施的方式中，S30中，可以将三乙基镓(TEGa)的流量设定为120sccm，将三甲基铟(TMIn)的流量设定为100sccm，将三甲基铝(TMAl)的流量设定为0sccm，在200Torr的压力、生长温度为840℃条件下，生长2min～5min，控制第二阱层62的生长厚度为1.5nm，第二阱层62为Iny2Ga(1-y2)N层，其中y2可以为0.015。
在一种可能实施的方式中，S30中，可以将三乙基镓(TEGa)的流量设定为120sccm，三甲基铟(TMIn)的流量设定为200sccm，三甲基铝(TMAl)的流量设定为10sccm，在200Torr的压力、生长温度为840℃条件下，生长2min～5min，控制第三阱层63的生长厚度为1.0nm，第三阱层63为Alx3Iny3Ga(1-x3-y3)N层，其中x3可以为0.02，y3可以为0.025；
在一种可能实施的方式中，S30中，可以将三乙基镓(TEGa)流量设定为360sccm，将三甲基铟(TMIn)的流量设定为0sccm，将三甲基铝(TMAl)的流量设定为50sccm，在200Torr的压力、生长温度为920℃的条件下，生长4min～5min，控制垒层64的生长厚度为12.0nm，垒层64为Alx4Ga(1-x4)N层，其中x4可以为0.08。
S40中，在有源层60上从下往上依次沉积生长电子阻挡层70、P型导电层80和金属接触层90，UVLED外延结构装置生长完成，按常规正装工艺加工成45mil*45mil的UVLED芯片，在350mA的驱动下，制成的UVLED芯片发射的光的峰值波长为370.2nm，光功率为375mW，正向电压为3.32V。
为了体现本方案能够提高发光效率，选用现有的UVLED外延结构作为对比例，选用的现有的UVLED外延结构中，除了有源层60之外其余各层的结构以及生长条件均与本实施例一相同，按与实施例一相同的芯片工艺加工成45mil*45mil的UVLED芯片，同样在350mA的驱动下，现有的UVLED外延结构制成的UVLED芯片发射的光的峰值波长为370.6nm，光功率为352mW，正向电压为3.29V。
通过对比可知，本发明实施例一的光功率较现有的UVLED外延结构提高了约6.5％，正向电压仅上升0.03V，因而，发光效率有明显提升。
实施例二
有源层60为在高纯氢气H2、高纯N2或高纯H2/N2混气做载气的环境中生长5个周期，即第一阱层61、第二阱层62、第三阱层63以及垒层64的重复层叠5层。
将第一阱层61的三甲基铟(TMIn)的流量设定为100sccm，将三甲基铝(TMAl)的流量设定为15sccm，在200Torr的压力、生长温度为840℃的条件下，生长2min～5min，控制第一阱层61的生长厚度为1.0nm，第一阱层61为Alx1Iny1Ga(1-x1-y1)N，其中x1可以为0.025，y1可以为0.015；
将第三阱层63的三甲基铟(TMIn)的流量设定为100sccm，将三甲基铝(TMAl)的流量设定为15sccm，在200Torr的压力、生长温度为840℃的条件下，生长2min～5min，控制第三阱层63的生长厚度为1.0nm，第三阱层63为Alx1Iny1Ga(1-x1-y1)N，其中x1可以为0.025，y1可以为0.015。
实施例二与实施例一相比，第二阱层62以及垒层64不变，减小了第一阱层61和第三阱层63中In组分，增加了第一阱层61和第三阱层63中的Al组分。
按与实施例一相同的UVLED芯片工艺加工成45mil*45mil的UVLED芯片，在350mA的驱动下，制成的UVLED芯片发射的光的峰值波长368.8nm，光功率357mW，正向电压3.36V。与实施例一对比，第一阱层61和第三阱层63中In组分下降，Al组分增加后，量子阱的平均禁带宽度展宽，波长变短；同时因量子阱内In组分的下降，量子点效应减弱，整体发光强度下降。与作为对比例的现有的UVLED外延结构加工的UVLED芯片作对比，其峰值波长稍稍变短，光功率也是提升的，发光效率也得到了提升。
实施例三
有源层60为在高纯氢气H2、高纯N2或高纯H2/N2混气做载气的环境中生长5个周期，即第一阱层61、第二阱层62、第三阱层63以及垒层64的重复层叠5层。
将第一阱层61的三甲基铟(TMIn)的流量设定为300sccm，将三甲基铝(TMAl)的流量设定为15sccm，在200Torr的压力、生长温度为840℃的条件下，生长2min～5min，控制第一阱层61的生长厚度为1.0nm，第一阱层61为Alx1Iny1Ga(1-x1-y1)N，其中x1可以为0.025，y1可以为0.033。
将第三阱层63的三甲基铟(TMIn)的流量设定为300sccm，将三甲基铝(TMAl)的流量设定为15sccm，在200Torr的压力、生长温度为840℃的条件下，生长2min～5min，控制第三阱层63的生长厚度为1.0nm，第三阱层63为Alx1Iny1Ga(1-x1-y1)N，其中x1可以为0.025，y1可以为0.033。
实施例三与实施例一相比，第二阱层62以及垒层64不变，同时增加了第一阱层61和第三阱层63中In组分和Al组分；按与实施例一相同的UVLED芯片工艺加工成45mil*45mil的UVLED芯片，在350mA驱动下，制成的UVLED芯片发射的光的峰值波长371.8nm，光功率382mW，正向电压3.31V。与实施例一相比，第一阱层61和第三阱层63中In组分和Al组分同时增加后，量子阱的平均禁带宽度略有变窄，波长稍长；同时因量子阱内In组分的上升，量子点效应增强，整体发光强度略高。与作为对比例的现有的UVLED外延结构加工的UVLED芯片作对比，其峰值波长稍变长，光功率明显提升，量子点效应增强，整体发光效率也得到了提升。
实施例四
有源层60为在高纯氢气H2、高纯N2或高纯H2/N2混气做载气的环境中生长5个周期，即第一阱层61、第二阱层62、第三阱层63以及垒层64的重复层叠5层。
第一阱层61、第二阱层62和第三阱层63的生长方法同实施例一，差异在于第一阱层61、第二阱层62和第三阱层63的生长厚度分别为0.8nm、1.9nm、0.8nm，
实施例四与实施例一相比，垒层64不变，减薄了第一阱层61和第三阱层63的厚度，加厚了第二阱层62的厚度，同时保证第一阱层61、第二阱层62和第三阱层63的总厚度不变；按与实施例一相同的UVLED芯片工艺加工成45mil*45mil的UVLED芯片，在350mA驱动下，制成的UVLED芯片发射的光的峰值波长370.7nm，光功率359mW，正向电压3.30V。与实施例一相比，减薄第一阱层61和第三阱层63的厚度并补偿到第二阱层62的厚度后，量子阱中In组分和Al组分同时下降，量子阱的平均禁带宽度基本不变，波长基本持平；同时因量子阱内In组分的下降，量子点效应减弱，整体发光强度偏低。与作为对比例的现有的UVLED外延结构加工的UVLED芯片作对比，其峰值波长基本不变，光功率也是提升的，发光效率也得到了提升。
实施例五
有源层60为在高纯氢气H2、高纯N2或高纯H2/N2混气做载气的环境中生长5个周期，即第一阱层61、第二阱层62、第三阱层63以及垒层64的重复层叠5层。
第一阱层61、第二阱层62和第三阱层63的生长方法同实施例一，差异在于第一阱层61、第二阱层62和第三阱层63的生长厚度分别为1.2nm、1.1nm、1.2nm。
实施例五与实施例一相比，垒层64不变，加厚了第一阱层61和第三阱层63的厚度，减薄了第二阱层62的厚度，同时保证第一阱层61、第二阱层62和第三阱层63的总厚度不变；按与实施例一相同的UVLED芯片工艺加工成45mil*45mil的UVLED芯片，在350mA驱动下，制成的UVLED芯片发射的光的峰值波长为370.1nm，光功率365mW，正向电压3.33V。在总厚度不变的前提下，增加第一阱层61和第三阱层63的厚度并减薄第二阱层62的厚度后，量子阱中In组分和Al组分同时上升，量子阱的平均禁带宽度基本不变，波长基本持平；虽然量子阱内In组分有所上升，量子点效应变强，但因量子阱中Al组分上升，在较低的生长温度下，量子阱整体的膜质变差，整体发光强度反而偏低些。与作为对比例的现有的UVLED外延结构加工的UVLED芯片作对比，其峰值波长基本不变，光功率明显提升，发光效率也得到了提升。
以上五个实施例证明了本发明能做到通过调整有源层60中第一阱层61、第二阱层62和第三阱层63和垒层64的厚度、Al组分、In组分来调控禁带宽度，调节内应力，在确保峰值波长基本不变的情况下，调整Al/In组分，增强量子点效应，进而实现更高的发光效率。
本发明还提供一种UVLED芯片，包括上述UVLED外延结构，以及依次成形在UVLED外延结构上的电流阻挡层、透明导电层和连接电极，UVLED芯片发射的光的峰值波长为360nm～400nm。
连接电极包括N型电极和P型电极，其中，N型电极电连接N型导电层40，P型电极电连接P型导电层80，自N型电极注入到UVLED芯片的电流经N型导电层40进入到有源层60，和自P型电极注入到UVLED芯片的电流经P型导电层80进入到有源层60，并在有源层60内复合以产生光线。
电流阻挡层用于使得电流阻挡层下方的有源层60因缺少电流注入而不能被有效激发，透明导电层用于增加电流扩散，N型电极和P型电极可以是通过孔洞和透明导电层做欧姆接触。
由于本发明提供的一种UVLED芯片，采用了上述UVLED外延结构，因而其发光效率高。
这里需要说明的是，本申请涉及的数值和数值范围为近似值，受制造工艺的影响，可能会存在一定范围的误差，这部分误差本领域技术人员可以认为忽略不计。
在本发明的描述中，需要理解的是，所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是机械连接，也可以是电连接或者可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (7)

1.一种UVLED外延结构，包括依次层叠设置的：衬底(10)、缓冲层(20)、非掺层(30)、N型导电层(40)、应力释放层(50)、有源层(60)、电子阻挡层(70)、P型导电层(80)和金属接触层(90)，其特征在于，所述有源层(60)包括T个周期依次层叠设置的第一阱层(61)、第二阱层(62)、第三阱层(63)和垒层(64)，其中，3≤T≤5；
所述第一阱层(61)为Alx1Iny1Ga(1-x1-y1)N层，所述第二阱层(62)为Iny2Ga(1-y2)N层，所述第三阱层(63)为Alx3Iny3Ga(1-x3-y3)N层，所述垒层(64)为Alx4Ga(1-x4)N层；其中，0.01<x1<0.10，0.01<y1<0.10，0.01<y2<0.10，0.01<x3<0.10，0.01<y3<0.10，0.05<x4<0.20。
2.根据权利要求1所述的UVLED外延结构，其特征在于，y2＞y1，y2＞y3。
3.根据权利要求1-2任一所述的UVLED外延结构，其特征在于，x4＞x1，x4＞x3。
4.根据权利要求1-2任一所述的UVLED外延结构，其特征在于，所述第一阱层(61)的厚度为0.5nm～2.0nm；和/或
所述第二阱层(62)的厚度为0.5nm～4.0nm；和/或
所述第三阱层(63)的厚度为0.5nm～2.0nm；和/或
所述垒层(64)的厚度为5.0nm～15.0nm。
5.根据权利要求1-2任一所述的UVLED外延结构，其特征在于，所述第一阱层(61)的能带间隙≥所述第二阱层(62)的能带间隙；和/或
所述第三阱层(63)的能带间隙≥所述第二阱层(62)的能带间隙。
6.一种UVLED芯片，其特征在于，包括权利要求1-5任一项所述的UVLED外延结构，UVLED芯片发射的光的峰值波长为360nm～400nm。
7.一种UVLED外延结构的制备方法，其特征在于，用于制备权利要求1-5任一项所述的UVLED外延结构，所述制备方法包括：
提供衬底(10)；
在所述衬底(10)上向上依次设置缓冲层(20)、非掺层(30)、N型导电层(40)、应力释放层(50)；
在所述应力释放层(50)上重复设置T个有源层(60)，有源层(60)包括依次层叠设置的第一阱层(61)、第二阱层(62)、第三阱层(63)和垒层(64)，其中，3≤T≤5；
在所述有源层(60)上向上依次设置电子阻挡层(70)、P型导电层(80)和金属接触层(90)。
CN202110817760.1A 2021-07-20 2021-07-20 Uvled外延结构及其制备方法、uvled芯片 Active CN113555475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110817760.1A CN113555475B (zh) 2021-07-20 2021-07-20 Uvled外延结构及其制备方法、uvled芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110817760.1A CN113555475B (zh) 2021-07-20 2021-07-20 Uvled外延结构及其制备方法、uvled芯片

Publications (2)

Publication Number Publication Date
CN113555475A CN113555475A (zh) 2021-10-26
CN113555475B true CN113555475B (zh) 2023-01-24

Family

ID=78132226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110817760.1A Active CN113555475B (zh) 2021-07-20 2021-07-20 Uvled外延结构及其制备方法、uvled芯片

Country Status (1)

Country Link
CN (1) CN113555475B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002103814A1 (en) * 2001-06-15 2002-12-27 Cree, Inc. Gan based led formed on a sic substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202678396U (zh) * 2012-06-21 2013-01-16 江门市奥伦德光电有限公司 一种新型多量子阱发光二极管
CN106057996A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州）有限公司 一种发光二极管的外延片及其生长方法
CN109755361A (zh) * 2017-11-07 2019-05-14 山东浪潮华光光电子股份有限公司 一种提高势阱质量的led外延结构及其制备方法
CN109860356A (zh) * 2018-11-19 2019-06-07 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN111916538B (zh) * 2020-08-12 2024-03-26 山东大学 一种InGaN/GaN多量子阱基红光LED结构的制备方法
CN112103375B (zh) * 2020-09-23 2023-08-01 湘能华磊光电股份有限公司 适用于紫外led的外延生长方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002103814A1 (en) * 2001-06-15 2002-12-27 Cree, Inc. Gan based led formed on a sic substrate

Also Published As

Publication number Publication date
CN113555475A (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US8148713B2 (en) Method for fabrication of semipolar (Al, In, Ga, B)N based light emitting diodes
US8299452B2 (en) Method for fabrication of semipolar (Al, In, Ga, B)N based light emitting diodes
US8415654B2 (en) Low resistance ultraviolet light emitting device and method of fabricating the same
US7547910B2 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
EP2985792B1 (en) Ultraviolet light-emitting device
CN110112273B (zh) 一种深紫外led外延结构及其制备方法和深紫外led
WO2010024436A1 (ja) 半導体装置
US20110220867A1 (en) Superlattice free ultraviolet emitter
JP2007281257A (ja) Ｉｉｉ族窒化物半導体発光素子
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
US20130009187A1 (en) Nitride-based semiconductor device and method for fabricating the same
US20120138891A1 (en) METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES
Mukai et al. Nitride light-emitting diodes
CN111293198B (zh) 氮化铝系发光二极管结构及其制作方法
JP2008118049A (ja) ＧａＮ系半導体発光素子
JP5777196B2 (ja) 窒化物半導体発光素子の製造方法
US8164109B2 (en) Nitride semiconductor element and method for producing the same
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
CN113555475B (zh) Uvled外延结构及其制备方法、uvled芯片
JPH09116130A (ja) ３−５族化合物半導体とその製造方法および発光素子
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
CN110050330B (zh) Iii族氮化物半导体
KR101321936B1 (ko) ｐ형 ＺｎＯ층을 구비하는 발광다이오드 및 그 제조방법
KR101140679B1 (ko) 질화갈륨계 화합물 반도체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant