CN113535616A - 计算机可读取存储介质、控制闪存装置存取的方法及装置 - Google Patents

计算机可读取存储介质、控制闪存装置存取的方法及装置 Download PDF

Info

Publication number
CN113535616A
CN113535616A CN202010496601.1A CN202010496601A CN113535616A CN 113535616 A CN113535616 A CN 113535616A CN 202010496601 A CN202010496601 A CN 202010496601A CN 113535616 A CN113535616 A CN 113535616A
Authority
CN
China
Prior art keywords
flash memory
memory device
host
write command
controlling access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010496601.1A
Other languages
English (en)
Other versions
CN113535616B (zh
Inventor
张竣杰
黄兴郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to US17/150,244 priority Critical patent/US11385906B2/en
Publication of CN113535616A publication Critical patent/CN113535616A/zh
Application granted granted Critical
Publication of CN113535616B publication Critical patent/CN113535616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种计算机可读取存储介质、控制闪存装置存取的方法及装置，其中该控制闪存装置存取的方法由桥接集成电路的处理单元执行，包含：从主机端接收主机写入命令；在执行主机写入命令后，根据已经写入闪存装置的数据的长度和/或已经执行过的主机写入命令的数量来判断闪存装置是否需要进入休眠状态；以及当所述长度和/或数量满足触发条件时，指示闪存装置进入休眠状态。本发明可避免闪存装置因大量的数据写入操作而过热所造成的装置失效。

Description

计算机可读取存储介质、控制闪存装置存取的方法及装置
技术领域
本发明涉及存储装置，尤指一种计算机可读取存储介质、控制闪存装置存取的方法及装置。
背景技术
通用串行总线(Universal Serial Bus，USB)存储盘是一种数据存储装置，包含整合了USB接口的闪存，通常是可卸除、可重复写入，而且很小。存储容量可以从16千兆字节(Gigabytes，GB)到1兆兆字节(Terabytes，TB)不等。USB存储盘通常用于做计算机文件的存储、数据备份等。然而，随着闪存的数据存取速度提升，USB存储盘的温度可能高于可容许的操作范围，造成读取或写入命令在执行时发生不可预期的错误。因此，本发明提出一种计算机可读取存储介质、控制闪存装置存取的方法及装置，用于解决如上所述的问题。
发明内容
有鉴于此，如何减轻或消除上述相关领域的缺陷，实为有待解决的问题。
本发明涉及一种控制闪存装置存取的计算机可读取存储介质，用于存储能够被桥接集成电路的处理单元加载并执行的程序代码，并且所述程序代码被所述处理单元执行时实现以下所述的步骤：从主机端接收主机写入命令；在执行主机写入命令后，根据已经写入闪存装置的数据的长度和/或已经执行过的主机写入命令的数量来判断闪存装置是否需要进入休眠状态；以及当所述长度和/或数量满足触发条件时，指示闪存装置进入休眠状态。
本发明还涉及一种控制闪存装置存取的方法，由桥接集成电路的处理单元执行。所述方法包含：从主机端接收主机写入命令；在执行主机写入命令后，根据已经写入闪存装置的数据的长度和/或已经执行过的主机写入命令的数量来判断闪存装置是否需要进入休眠状态；以及当所述长度和/或数量满足触发条件时，指示闪存装置进入休眠状态。
本发明还涉及一种控制闪存装置存取的装置，包含：主机接口，耦接主机端；装置接口，耦接闪存装置；以及处理单元，耦接主机接口和装置接口。处理单元通过主机接口从主机端接收主机写入命令；在执行主机写入命令后，根据已经写入闪存装置的数据的长度和/或已经执行过的主机写入命令的数量来判断闪存装置是否需要进入休眠状态；以及当所述长度和/或数量满足触发条件时，通过装置接口指示闪存装置进入休眠状态。
上述实施例的优点之一，通过如上所示的控制机制，避免闪存装置因大量的数据写入操作而过热所造成的装置失效。
本发明的其他优点将配合以下的说明和附图进行更详细的解说。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为依据本发明实施例的通用串行总线存储盘的使用示意图。
图2为依据本发明实施例的通用串行总线存储盘的外观示意图。
图3为依据本发明实施例的通用串行总线存储盘的外观示意图。
图4为依据本发明实施例的主机端和通用串行总线存储盘的框图。
图5为依据本发明实施例的桥接集成电路和外部组件的框图。
图6为依据本发明实施例的控制闪存装置存取的方法流程图。
其中，附图中符号的简单说明如下：
110：计算机主机；115：USB端口；130：USB存储盘；210、310：USB连接器；230、330：母板；250：桥接IC；260：卡槽；270：闪存卡；280：闪存控制器；370：闪存存储器；410：闪存模块；430：中央处理器；510：总线架构；530：处理单元；550：RAM；570：主机接口；580：装置接口；S610～S690：方法步骤。
具体实施方式
以下将配合相关附图来说明本发明的实施例。在这些附图中，相同的标号表示相同或类似的组件或方法流程。
必须了解的是，使用于本说明书中的“包含”、“包括”等词，是用于表示存在特定的技术特征、数值、方法步骤、作业处理、组件和/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、组件、组件，或以上的任意组合。
本发明中使用如“第一”、“第二”、“第三”等词是用来修饰权利要求中的组件，并非用来表示之间具有优先权顺序，先行关系，或者是一个组件先于另一个组件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字的组件。
必须了解的是，当组件描述为“连接”或“耦接”至另一组件时，可以是直接连结、或耦接至其他组件，可能出现中间组件。相反地，当组件描述为“直接连接”或“直接耦接”至另一组件时，其中不存在任何中间组件。用于描述组件之间关系的其他词语也可以类似方式解读，例如“介于”相对于“直接介于”，或者“邻接”相对于“直接邻接”等等。
参考图1。使用者将通用串行总线(Universal Serial Bus，USB)存储盘(USBMemory Drive)130插入计算机主机110的USB端口115后，可从计算机主机110中的存储装置备份数据到USB存储盘130，复制USB存储盘130中的数据到计算机主机110中的存储装置，或者执行其他数据存取操作。USB存储盘130包含大容量的NAND闪存卡，可以从16千兆字节(Gigabytes，GB)到1兆兆字节(Terabytes，TB)不等。随着存取速度的提升，NAND闪存卡在数据存取时容易发热。然而，为了携带方便，USB存储盘130会被制造到尽可能小而造成散热不易，造成NAND闪存卡会因为温度过高而让数据存取发生不可预期的错误，甚至让NAND闪存卡失效。NAND闪存卡失效可能会让计算机主机110在数据存取的过程中因得不到USB存储盘130的响应而误以为USB存储盘130毁损。虽然本发明实施例描述USB接口连接上计算机主机110作为示例，所属技术领域人员也可以应用到使用其他接口连接上计算机主机110的存储盘，例如IEEE1394等，本发明并不因此局限。于另一些实施例中，所属技术领域人员可将计算机主机110替代地实施为笔记本计算机(Laptop PC)、平板计算机、移动电话、数字相机、数字摄影机等电子产品，本发明并不因此局限。
为解决如上所述的问题，在一些实施方式中，USB存储盘130中可加上温度监控集成电路(Integrate Circuit，IC)，用于侦测USB存储盘130在数据存取时的温度，并且在温度超过阈值时执行避免NAND闪存装置失效的操作。
然而，增加温度监控集成电路会增加USB存储盘的成本。因此，本发明实施例提出一种技术方案，应用在没有设置温度监控集成电路的USB存储盘中。由于数据写入操作需要大量的电力而容易让USB存储盘130的温度上升，因此，本发明实施例监督过去已经执行的数据写入操作，并且当数据写入操作达到默认的条件时，执行避免NAND闪存卡失效的操作。
详细来说，参考图2的上半部分(A)，USB存储盘130包含USB连接器210和母板230，母板230的一端连接USB连接器210。母板230的一面上设置桥接集成电路(Bridge IC)250，桥接IC 250通过母板230中的电路耦接USB连接器210。参考图2的下半部分(B)，母板230的另一面上设置卡槽260，而闪存卡270可被放置入卡槽260中并通过母板230中的电路耦接桥接IC 250。闪存卡270包含闪存控制器280和闪存模块。通常，母板230的尺寸小于3厘米乘2厘米时会发生散热不易的情形。
参考图3。USB存储盘130包含USB连接器310和削去同侧两角矩形的母板330，母板330的窄端连接USB连接器310。母板330的一面上设置桥接集成电路250和闪存存储器(Flash Memory)370，桥接IC 250通过母板330中的电路耦接USB连接器310和闪存存储器370。闪存存储器370使用球栅阵列(Ball Grid Array，BGA)封装，包含闪存控制器280和闪存模块。
闪存卡270和闪存存储器370可统称为闪存装置(Flash Storage)，并且USB存储盘130中可配置其他类型的NAND闪存作为闪存装置，本发明并不因此局限。
参考图4。计算机主机(以下简称主机端)110包含中央处理器430，而USB存储盘(以下简称存储盘)130包含桥接IC 250。闪存卡270或闪存存储器370包含闪存控制器280及闪存模块410。从一方面来说，桥接IC 250扮演中央处理器430的装置端角色，可通过USB通信协议和中央处理器330通信。从另一方面来说，桥接IC 250扮演闪存卡270或闪存存储器370的主机端角色，可通过快速外设组件互联(peripheral component interconnectexpress，PCI-E)、通用闪存存储(Universal Flash Storage，UFS)、嵌入式多媒体卡(Embedded Multi-Media Card，eMMC)等接口和闪存控制器280通信。闪存控制器280和闪存模块410可以双倍数据率(Double Data Rate，DDR)通信协议彼此通信，例如，开放NAND闪存(Open NAND Flash Interface，ONFI)、双倍数据率开关(DDR Toggle)或其他通信协议。中央处理器330可使用多种方式实施，如使用通用硬件(例如，单处理器、具有并行处理能力的多处理器、图形处理器或其他具有运算能力的处理器)，并且在执行软件以及/或固件指令时，提供之后描述的功能。
参考图5。桥接IC 250包含处理单元530、随机存取存储器(Random AccessMemory，RAM)550、主机接口570、装置接口580，并且这些组件530、550、570和580以总线架构(Bus Architecture)510彼此耦接。总线架构510用于让组件530、550、570和580之间能够传递数据、地址、控制信号等。处理单元530可使用多种方式实施，如使用通用硬件(例如，单处理器、具有并行处理能力的多处理器、图形处理器或其他具有运算能力的处理器)，并且在执行软件以及/或固件指令时，提供之后描述的功能。处理单元530通过主机接口570从主机端110接收主机命令，例如读取命令(Read Command)、写入命令(Write Command)、抹除命令(Erase Command)等，调度并执行这些命令。RAM 550可实施为动态随机存取存储器(Dynamic Random Access Memory，DRAM)、静态随机存取存储器(Static Random AccessMemory，SRAM)或上述两者的结合，用于配置空间作为数据缓冲区，存储从主机端110读取并即将写入闪存卡270或闪存存储器370的用户数据(也可称为主机数据)，以及从闪存卡270或闪存存储器370读取并即将输出给主机端110的用户数据。RAM550另可存储执行过程中需要的数据，例如，变量、数据表等。
闪存模块410提供大量的存储空间，通常是数百个GB，甚至是数个TB，用于存储大量的用户数据，例如高分辨率图片、影片等。闪存模块410中包含控制电路以及存储器数组，存储器数组中的存储单元可包含单层式单元(Single Level Cells，SLCs)、多层式单元(Multiple Level Cells，MLCs)、三层式单元(Triple Level Cells，TLCs)、四层式单元(Quad-Level Cells，QLCs)或上述的任意组合。处理单元530通过装置接口580与闪存控制器280通信，用于写入指定逻辑位置的用户数据，以及读取指定逻辑位置的用户数据，逻辑位置可以逻辑区块地址(Logical Block Address，LBA)表示。
为了解决如上所述的问题，本发明实施例提出一种控制闪存装置存取的方法，由处理单元530加载和执行相关固件或软件指令时实施，用于降低闪存装置于执行主机写入命令时发生过热的可能性。在执行主机写入命令后，根据多少长度的数据已经写入闪存装置和/或多少个主机写入命令已经执行过的信息来判断闪存装置是否需要进入休眠状态(Hibernate State)。当所述信息满足触发条件时，指示闪存装置进入休眠状态，使得闪存装置能够降温并且避免失效。之后，当下一个命令进入时，再唤醒闪存装置。USB存储盘130应用本发明的算法将不会让使用者感受到太大的效能差异，但却能大幅降低因为温度过高而卡住的风险。参考图6，详细步骤说明如下：
步骤S610：设定关于写入数据长度和已执行主机写入命令的触发条件。一般来说，触发条件可设为目前的主机写入命令请求写入n-K字节或更多的数据，以及已经累积处理了m个用于请求写入n-K字节或更多的数据的主机写入命令，其中m和n为大于0的整数。为响应闪存装置的容量或者USB存储盘130的尺寸，变量“n”和“m”可被更改。在一些实施例中，变量“n”设为96并且变量“m”设为4至7中的任意整数。在另一些实施例中，变量“n”设为32并且变量“m”设为15至25中的任意整数。处理单元530可将变量“n”和“m”存储在RAM 550中，作为默认值。此外，处理单元530可在RAM 550中维护计数值“cmd_count”，用于记录已经累积处理多少个请求写入n-K字节或更多数据的主机写入命令，并初始为0。
步骤S620：通过主机接口570从主机端110接收写入命令(也可称为主机写入命令)。
步骤S630：判断闪存装置是否进入休眠状态。如果是，则进行步骤S650的处理。否则，进行步骤S660的处理。处理单元530可在RAM 550维护状态标志(Status Flag)，用于记录闪存装置是否进入休眠状态的信息。举例来说，每当处理单元530通过装置接口580指示闪存控制器280让闪存装置进入休眠状态时，将状态标志设为“1”。每当处理单元530通过装置接口580指示闪存控制器280唤醒闪存装置时，将状态标志设为“0”。处理单元530可侦测状态标志的值来完成步骤S630的判断。在这里需要注意的是，当主机端110进入S3/S4状态时，也会通过桥接IC 250来指示闪存装置进入休眠状态。
步骤S650：唤醒闪存装置。处理单元530可通过装置接口580发出一系列指令给闪存控制器280，请求让闪存装置离开休眠状态(Un-hibernate)。举例来说，离开休眠状态的技术细节可参考2017年9月13日发表的UniPro标准的版本1.8“Specification for UniProVersion 1.8”的9.5.2节。当闪存装置成功离开休眠状态时，处理单元530将RAM 550中的状态标志更改为“0”。
步骤S660：指示闪存装置执行写入命令。处理单元530可通过装置接口580发出指令给闪存控制器280，请求写入特定逻辑区块地址的数据。如果写入的数据长度等于或大于n-K字节，处理单元530将RAM 550中的计数值“cmd_count”加1。
步骤S670：判断是否满足触发条件。如果是，则进行步骤S690的处理。否则，进行步骤S680的处理。处理单元530可侦测计数值“cmd_count”是否等于或大于变量“m”。当计数值“cmd_count”等于或大于变量“m”时，代表触发条件满足。
步骤S680：让闪存装置待在闲置状态(Idle State)。当闪存装置执行完写入命令且没有任何背景操作需要执行时，会自动进入闲置状态，等待下个命令的进入或者背景操作的启动。也就是说，在步骤S680，处理单元530不通过装置接口580发出指令给闪存控制器280，使得闪存装置可以待在闲置状态。
步骤S690：指示闪存装置进入休眠状态。处理单元530可通过装置接口580发出一系列指令给闪存控制器280，请求让闪存装置进入休眠状态。举例来说，进入休眠状态的技术细节可参考2017年9月13日发表的UniPro标准的版本1.8“Specification for UniProVersion 1.8”的9.5.1节。当闪存装置成功进入休眠状态时，处理单元530将RAM 550中的状态标志更改为“1”。当闪存装置进入休眠状态时，桥接IC 250和闪存控制器280之间以及闪存控制器280和闪存模块410之间会少有信息交换，并且闪存控制器280和闪存模块410中的组件也几乎不工作，使得USB存储盘130的温度可以下降。在闪存装置进入休眠状态后，处理单元530还可将计数值“cmd_count”重设为0，用于重新累计主机写入命令的数目。
本发明所述的方法中的全部或部分步骤可以由计算机程序实现，例如特定硬件的驱动程序、或软件程序。此外，也可实现于如上所示的其他类型程序。所属技术领域中的技术人员可将本发明实施例的方法撰写成程序代码，为求简明不再加以描述。依据本发明实施例方法实施的计算机程序可存储于适当的计算机可读取存储介质，例如DVD、CD-ROM、U盘、硬盘，也可置于可通过网络(例如，互联网，或其他适当介质)存取的网络服务器。
虽然图4至图5中包含了以上描述的组件，但不排除在不违反发明的精神下，使用更多其他的附加组件，以达成更佳的技术效果。此外，虽然图6流程图采用指定的顺序来执行，但是在不违反发明精神的情况下，所属技术领域的技术人员可以在达到相同效果的前提下，修改这些步骤之间的顺序，所以，本发明并不局限于仅使用如上所述的顺序。此外，所属技术领域的技术人员也可以将若干步骤整合为一个步骤，或者是除了这些步骤外，循序或并行地执行更多步骤，本发明也不应因此而局限。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (12)

1.一种计算机可读取存储介质，用于存储能够被桥接集成电路的处理单元执行的程序代码，其特征在于，所述程序代码被所述处理单元执行时实现以下步骤：
从主机端接收主机写入命令；
在执行所述主机写入命令后，根据已经写入闪存装置的数据的长度和/或已经执行过的主机写入命令的数量来判断闪存装置是否需要进入休眠状态；以及
当所述长度和/或数量满足触发条件时，指示所述闪存装置进入所述休眠状态。
2.一种控制闪存装置存取的方法，由桥接集成电路的处理单元执行，其特征在于，所述控制闪存装置存取的方法包含：
从主机端接收主机写入命令；
在执行所述主机写入命令后，根据已经写入闪存装置的数据的长度和/或已经执行过的主机写入命令的数量来判断闪存装置是否需要进入休眠状态；以及
当所述长度和/或数量满足触发条件时，指示所述闪存装置进入所述休眠状态。
3.如权利要求2所述的控制闪存装置存取的方法，其特征在于，所述触发条件为所述主机写入命令请求写入n-K字节或更多的数据，以及已经累积处理了m个用于请求写入n-K字节或更多的数据的主机写入命令，其中m和n为大于0的整数。
4.如权利要求3所述的控制闪存装置存取的方法，其特征在于，n设为96，并且m设为4至7中的任意整数。
5.如权利要求3所述的控制闪存装置存取的方法，其特征在于，n设为32，并且m设为15至25中的任意整数。
6.一种控制闪存装置存取的装置，其特征在于，包含：
主机接口，耦接主机端；
装置接口，耦接闪存装置；以及
处理单元，耦接所述主机接口和所述装置接口，用于通过所述主机接口从所述主机端接收主机写入命令；在执行所述主机写入命令后，根据已经写入闪存装置的数据的长度和/或已经执行过的主机写入命令的数量来判断闪存装置是否需要进入休眠状态；以及当所述长度和/或数量满足触发条件时，通过所述装置接口指示所述闪存装置进入所述休眠状态。
7.如权利要求6所述的控制闪存装置存取的装置，其特征在于，所述触发条件为所述主机写入命令请求写入n-K字节或更多的数据，以及已经累积处理了m个用于请求写入n-K字节或更多的数据的主机写入命令，其中m和n为大于0的整数。
8.如权利要求7所述的控制闪存装置存取的装置，其特征在于，n设为96，并且m设为4至7中的任意整数。
9.如权利要求7所述的控制闪存装置存取的装置，其特征在于，n设为32，并且m设为15至25中的任意整数。
10.如权利要求6至9中任一项所述的控制闪存装置存取的装置，其特征在于，所述控制闪存装置存取的装置和所述闪存装置设置在母板上，并组合成存储盘。
11.如权利要求10所述的控制闪存装置存取的装置，其特征在于，所述闪存装置为闪存卡，并且母板的尺寸小于3厘米乘2厘米。
12.如权利要求10所述的控制闪存装置存取的装置，其特征在于，所述闪存装置为使用球栅阵列封装的闪存存储器。
CN202010496601.1A 2020-04-13 2020-06-03 计算机可读取存储介质、控制闪存装置存取的方法及装置 Active CN113535616B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/150,244 US11385906B2 (en) 2020-04-13 2021-01-15 Computer program product and method and apparatus for controlling access to flash storage

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063009128P 2020-04-13 2020-04-13
US63/009,128 2020-04-13

Publications (2)

Publication Number Publication Date
CN113535616A true CN113535616A (zh) 2021-10-22
CN113535616B CN113535616B (zh) 2023-09-22

Family

ID=78094254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010496601.1A Active CN113535616B (zh) 2020-04-13 2020-06-03 计算机可读取存储介质、控制闪存装置存取的方法及装置

Country Status (2)

Country Link
CN (1) CN113535616B (zh)
TW (1) TWI760760B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116236000B (zh) * 2021-12-08 2024-12-10 比亚迪精密制造有限公司 电子烟的数据存储控制方法、电子烟及计算机可读存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130297894A1 (en) * 2011-08-09 2013-11-07 Lsi Corporation I/o device and computing host interoperation
CN103475514A (zh) * 2013-09-03 2013-12-25 华为技术有限公司 无bmc的节点、集群系统及bios修复和升级方法
TW201525866A (zh) * 2013-12-26 2015-07-01 Phison Electronics Corp 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
US20150182230A1 (en) * 2012-05-23 2015-07-02 Stryker Corporation Battery and control module for both energizing and controlling a powered surgical tool that is releasably attached to the module
US10175995B1 (en) * 2016-03-25 2019-01-08 Amazon Technologies, Inc. Device hibernation control
CN110275882A (zh) * 2019-05-08 2019-09-24 平安科技（深圳）有限公司 基于hbase的数据写入方法、系统、装置及可读存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130070251A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 브릿지 칩셋 및 그것을 포함하는 데이터 저장 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130297894A1 (en) * 2011-08-09 2013-11-07 Lsi Corporation I/o device and computing host interoperation
US20150182230A1 (en) * 2012-05-23 2015-07-02 Stryker Corporation Battery and control module for both energizing and controlling a powered surgical tool that is releasably attached to the module
CN103475514A (zh) * 2013-09-03 2013-12-25 华为技术有限公司 无bmc的节点、集群系统及bios修复和升级方法
TW201525866A (zh) * 2013-12-26 2015-07-01 Phison Electronics Corp 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
US10175995B1 (en) * 2016-03-25 2019-01-08 Amazon Technologies, Inc. Device hibernation control
CN110275882A (zh) * 2019-05-08 2019-09-24 平安科技（深圳）有限公司 基于hbase的数据写入方法、系统、装置及可读存储介质

Also Published As

Publication number Publication date
TWI760760B (zh) 2022-04-11
CN113535616B (zh) 2023-09-22
TW202139023A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
US11216323B2 (en) Solid state memory system with low power error correction mechanism and method of operation thereof
CN111506516B (zh) 数据存储装置及数据存储装置的操作方法
US8151036B2 (en) Memory controller, memory system, and access control method of flash memory
TWI703571B (zh) 數據儲存裝置及其操作方法
KR102744550B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111324551A (zh) 数据存储装置及其操作方法
CN105389122B (zh) 数据储存器件的操作方法
CN101494086A (zh) 快闪存储器储存装置、快闪存储器控制器及其切换方法
JP2021125248A (ja) コントローラ、コントローラの動作方法及びそれを含む保存装置
CN111984441A (zh) 瞬间断电回复处理方法及装置以及计算机可读取存储介质
US11385906B2 (en) Computer program product and method and apparatus for controlling access to flash storage
US11487638B2 (en) Computer program product and method and apparatus for controlling access to flash memory card
CN113535616B (zh) 计算机可读取存储介质、控制闪存装置存取的方法及装置
CN108399929B (zh) 数据存储装置及其操作方法
TWI738235B (zh) 用來進行恢復管理的方法以及記憶裝置及其控制器以及電子裝置
TWI727985B (zh) 資料儲存裝置及其操作方法
CN108417232B (zh) 数据存储装置及其操作方法
TWI708250B (zh) 控制閃存卡存取的電腦程式產品及方法及裝置
KR102697889B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20240231962A1 (en) Notifications for avoiding thermal shutdown
US20240184679A1 (en) Storage device and throttling operation method thereof
US12067265B2 (en) Idle power mode for external storage device
JP7571214B2 (ja) 情報処理装置、および、制御方法
KR102746970B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
TWI741296B (zh) 瞬間斷電回復處理方法及裝置以及電腦程式產品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant