CN113534552B - 阵列基板的制作方法、阵列基板以及显示装置 - Google Patents
阵列基板的制作方法、阵列基板以及显示装置 Download PDFInfo
- Publication number
- CN113534552B CN113534552B CN202110830447.1A CN202110830447A CN113534552B CN 113534552 B CN113534552 B CN 113534552B CN 202110830447 A CN202110830447 A CN 202110830447A CN 113534552 B CN113534552 B CN 113534552B
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- substrate
- layer
- data line
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
本发明实施例公开一种阵列基板的制作方法、阵列基板以及显示装置。在一具体实施方式中,该制作方法包括:在基板上依次形成公共电极、栅线、有源层、以及数据线;在数据线上形成像素电极材料层;图案化像素电极材料层形成像素电极子材料层,包括缝隙区域;在像素电极子材料层上形成第二光刻胶层;自基板的远离第二光刻胶层的一侧对第二光刻胶层进行曝光并显影,以形成像素电极的保护层,数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等;形成像素电极;去除保护层。该实施方式通过利用第二光刻胶层的曝光显影形成保护层,使得数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等,避免了信号串扰。
Description
技术领域
本发明涉及显示技术领域。更具体地,涉及一种阵列基板的制作方法、阵列基板以及显示装置。
背景技术
随着显示领域技术的不断进步,面板技术和分辨率等硬指标在不断更新,以电视为例,已经从2K到4K并逐渐发展到了8K时代。8K电视是具有超高分辨率的高清电视机,能够带给消费者绝佳的用户使用体验,视觉听觉方面的优异表现也使得它的发展情景被看好。
V-Cross Talk(电压串扰,简称V-CT)是产品品质评价的重点项目,主要受晶体管TFT特性和像素电极与数据线之间的耦合电容(Cpd)耦合作用共同影响。目前,即使在大尺寸屏幕中1+5掩模产品经过数次测试,薄膜晶体管(Thin Film Transistor,TFT)特性优化(关断电流Ioff降低)或者Cpd降低方案已接近极限,但因为单位面积像素数量增加,液晶存储电容过小,放大了Cpd耦合的影响,导致像素电压无法保持,导致V-CT仍有发生。
发明内容
本发明的目的在于提供一种,以解决现有技术存在的问题中的至少一个。
为达到上述目的,本发明采用下述技术方案:
本发明第一方面提供了一种阵列基板的制作方法,包括:
在基板上依次形成公共电极、栅线、有源层、以及数据线,其中,栅线在基板上的正投影与数据线在基板上的正投影限定出阵列排布的多个像素区域,公共电极在基板上的正投影落在像素区域中;
在数据线上形成像素电极材料层;
图案化像素电极材料层形成像素电极子材料层,像素电极子材料层与像素区域对应的区域中包括缝隙区域;
在像素电极子材料层上形成第二光刻胶层;
自基板的远离第二光刻胶层的一侧对第二光刻胶层进行曝光并显影,以形成保护待形成的像素电极的保护层,其中,数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等;
对像素电极子材料层进行刻蚀以形成像素电极;以及
去除保护层。
在一些可选的实施例中,自基板的远离第二光刻胶层的一侧对第二光刻胶层进行曝光并显影,以形成保护待形成的像素电极的保护层进一步包括:
基于数据线的遮挡和光线的发散作用,自基板的远离第二光刻胶层的一侧对第二光刻胶层进行曝光并显影,以形成保护层。
在一些可选的实施例中,图案化像素电极材料层形成像素电极子材料层进一步包括:
在像素电极材料层上形成第一光刻胶层;
对第一光刻胶层进行曝光和显影露出像素电极材料层的待形成缝隙区域的区域;
对像素电极材料层进行刻蚀形成像素电极子材料层,像素电极子材料层与像素区域对应的区域中包缝隙区域。
在一些可选的实施例中,第一光刻胶层的材料为正性光刻胶或者负性光刻胶,第二光刻胶层为负性光刻胶。
在一些可选的实施例中,像素电极为包括缝隙区域的镂空形电极。
在一些可选的实施例中,在基板上依次形成公共电极、栅线、有源层、以及数据线进一步包括:
形成驱动像素电极的驱动晶体管,
其中,驱动晶体管邻近栅极和数据线的交叉区域,驱动晶体管包括第一极、第二极和控制极,控制极共用栅线,第一极和第二极与数据线同层设置,第一极与数据线电连接,第二极与像素电极电连接。
在一些可选的实施例中,
公共电极和像素电极的材料为氧化铟锡。
在一些可选的实施例中,在基板上依次形成公共电极、栅线、有源层、以及数据线之后,在数据线上形成像素电极材料层之前,还包括:
在数据线上形成钝化层。
本发明第二方面提供一种阵列基板,包括:依次形成在基板上的公共电极、栅线、有源层、数据线以及像素电极,
其中,栅线在基板上的正投影与数据线在所述基板上的正投影限定出阵列排布的多个像素区域,公共电极和像素电极在基板上的正投影落在像素区域中,
其中,数据线在基板上的正投影到相邻两个像素电极的在基板上的正投影的距离相等。
本发明第三方面提供一种显示装置,包括上文所述的阵列基板。
本发明的有益效果如下:
本发明针对目前现有的问题,制定一种阵列基板的制作方法、阵列基板以及显示装置,并通过先利用第一光刻胶层形成像素电极的缝隙区域,再利用第二光刻胶通过在基板的远离第二光刻胶一侧进行曝光显影形成像素电极的保护层,使得数据线在所述基板上的正投影到相邻两个所述保护层在所述基板上的正投影的距离相等,从而最终刻蚀后形成像素电极,使得数据线距离相邻两个像素电极的距离相等,数据线与像素电极之间的耦合电容相同,该耦合电容效应导致的电压串扰问题,提高了显示面板显示的均一性,具有广泛的应用前景。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1至图3示出根据现有技术的阵列基板的制作方法的工艺流程图。
图4a和4b示出现有技术的阵列基板的制作方法存在的数据线便宜问题的示意图。
图5示出根据本发明的实施例的阵列基板的示意性俯视图。
图6至图13以图中示出图5的线AA′截取的剖视图视角示出根据本发明的实施例的阵列基板的制作方法的示意性流程图。
具体实施方式
为了更清楚地说明本发明,下面结合实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解,下面所具体描述的内容是说明性的而非限制性的,不应以此限制本发明的保护范围。
需要说明的是,本发明中描述的“具有”、“包含”、“包括”等均为开式的含义,即,当描述模块“具有”、“包含”或“包括”第一元件、第二元件和/或第三元件时,表示该模块除了第一元件、第二元件和/或第三元件外还包括其他的元件。
本发明中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上,也可以表示一层间接形成或设置在另一层上,即两层之间还存在其它的层。
需要说明的是,虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分,但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是,这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而,例如,下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分,而不背离本发明的教导。
在本发明中,除非另有说明,所采用的术语“同层设置”指的是两个层、部件、构件、元件或部分可以通过相同制备工艺(例如构图工艺等)形成,并且,这两个层、部件、构件、元件或部分一般由相同的材料形成。例如两个或更多个功能层同层设置指的是这些同层设置的功能层可以采用相同的材料层并利用相同制备工艺形成,从而可以简化显示基板的制备工艺。
经发明人研究发现,现有技术中,LCD液晶显示(LiquidCrystalDisplay,LCD)面板常用的1+5掩模制作的2层ITO的工艺制作驱动液晶偏转的电极层。具体工艺流程参照图1至图3所示,在基板101上分别形成公共电极层(1ITO层)103、栅线(未示出,以栅极绝缘层105标识)和有源层、数据线106、钝化层107、像素电极材料层109,并在像素电极材料层109上涂覆光刻胶111,通过掩模对光刻胶111进行曝光;基于显影后的光刻胶层111作为掩模对像素电极层109进行刻蚀形成像素电极110。但是,因为设备存在掩模对准的工艺误差,在形成像素电极110与数据线106将存在对位不准的问题,使得实际形成的阵列基板(图4b),与图4a示出的理想情况下数据线106与相邻两个像素电极110相等的距离关系相比,数据线106与相邻两个像素电极110之间的距离存在偏差,对于单位尺寸像素个数越多的阵列基板,这种偏差造成的数据线与像素电极的耦合电容Cpd效应影响越大,出现V-CT问题,导致画面显示不均衡,而设备的误差不可能为零,也就是说,现有技术的工艺方法,V-CT问题是不能彻底解决的。
针对以上问题至少之一,如图5所示,本发明一个实施例提供了一种阵列基板的制作方法,包括:
S1、在基板上依次形成公共电极、栅线、有源层、以及数据线,其中,栅线在基板上的正投影与数据线在基板上的正投影限定出阵列排布的多个像素区域,所述公共电极在所述基板上的正投影落在像素区域中;
S2、在数据线上形成像素电极材料层;
S3、图案化像素电极材料层形成像素电极子材料层,像素电极子材料层与像素区域对应的区域中包括缝隙区域;
S4、在像素电极子材料层上形成第二光刻胶层;
S5、自基板的远离第二光刻胶层的一侧对第二光刻胶层进行曝光并显影,以形成保护待形成的像素电极的保护层,其中,数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等;
S6、对像素电极子材料层进行刻蚀以形成像素电极;以及
S7、去除保护层。
在本实施例中,通过先利用第一光刻胶层形成像素电极的缝隙区域,再利用第二光刻胶通过在基板的远离第二光刻胶一侧进行曝光显影形成像素电极的保护层,使得数据线在所述基板上的正投影到相邻两个所述保护层在所述基板上的正投影的距离相等,从而最终刻蚀后形成像素电极,使得数据线距离相邻两个像素电极的距离相等,数据线与像素电极之间的耦合电容相同,该耦合电容效应导致的电压串扰问题,提高了显示面板显示的均一性,具有广泛的应用前景。
下面通过具体的示例描述本发明的制作方法。首先参照图6所示的示意性俯视图描述阵列基板具体结构关系。
如图6所示,阵列基板2包括多个栅线200和数据线206,栅线200与数据线206相互交叉限定出阵列排布的多个像素区域。像素电极210设置在像素区域中,即,像素电极210在阵列基板2的基板上的正投影落在像素区域中。为了提高像素电极的光透过率,显示效果,像素电极210为镂空形电极。本领域技术人员应理解,尽管图中示出之字形(Z-Inversioin)的像素电极210,但并不旨在限定于此,设计人员还可以根据需要设计或选择其他形状的镂空形电极结构,例如鱼鳞形电极等等。每个像素电极210对应一个公共电极,尽管在图6中未示出,公共电极同样设置在像素区域中。
阵列基板2还包括设置在邻近栅线200与数据线206的交叉区域的驱动晶体管208。驱动晶体管208可以为薄膜晶体管,用于驱动对应的像素电极210。驱动晶体管208包括第一极、第二极和控制极。其中,控制极共用栅线200,第一极和第二极与数据线206同层设置,第一极与数据线206电连接接收数据线206上的信号,第二极与像素电极210电连接以向像素电极210施加驱动电压信号,当驱动晶体管208导通时,将相应的数据线206上的信号施加至像素电极210。
如图6所示,在俯视图中,数据线206设置在像素电极210之间,在数据线206与相邻的两个像素电极210之间分别产生耦合电容Cpd,通过本发明的实施例的制作方法,能够使数据线206到相邻的两个像素电极210之间的距离相等,即使数据线206到相邻的两个像素电极210之间的耦合电容Cpd相等。
下面结合图7至图13详细描述阵列基板2的制作方法。
在步骤S1中,结合图6和图7所示,在提供的基板201上依次形成公共电极203、栅线200、有源层(未示出)、以及数据线206。基板201的材料可以为玻璃。栅线200与数据线206限定出阵列排布的像素区域,公共电极203设置在像素区域中,即,公共电极203在基板上的正投影落在像素区域中。
本领域技术人员应理解,为了重点示出制作方法对数据线206与像素电极210的结构关系的影响,截取剖视图的位置无法示出栅线200和有源层结构,应理解,在实际结构中,栅线200位于图7中示出的栅绝缘层205与基板201之间,根据具体位置需要位于公共电极203的上方或下方。同样地,可以理解,有源层也无法在剖视图中示出,有源层设置在栅线200上,以栅绝缘层205隔离。栅绝缘层205可以是一层也可以是多层结构,本发明不做具体限定。
其中,栅线和数据线材料包括铝、钛、钴等金属或者合金材料。在制备时,首先采用溅射或者蒸镀等方式形成一层栅线材料层,然后对栅线材料层进行构图工艺,以形成图案化的栅线200,数据线206同理。
有源层可以采用多晶硅和金属氧化物等材料,栅绝缘层205可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料。公共电极203的材料可以为金属氧化物。较为优选地,公共电极203的材料为氧化铟锡(ITO),因为其相较于其他金属氧化物更优良的透光性能,能够提高显示面板的显示效果。
本领域技术人员可以理解,有源层与数据线206之间还可以包括其他介质层,在形成栅线200、数据线206之后,相应地即在数据线206与栅线200的交叉区域附近形成了驱动晶体管208,驱动晶体管208的控制极为栅线200,第一极和第二极与数据线206同层设置,驱动晶体管208的第一极和第二极分别通过在介质层之中的过孔中填充的数据线206材料分别电连接至数据线206和待形成的像素电极位置。
在形成数据线206之后,制作方法还包括,在数据线206上形成钝化层207,钝化层207为无机材料层,用于保护其下方的各层免受水汽影响。
在步骤S2中,继续参照图7所示,在数据线206上形成像素电极材料层209。像素电极材料209的材料可以为金属氧化物,较为优选地,像素电极材料209的材料为ITO,因为其相较于其他金属氧化物更优良的透光性能,能够提高显示面板的显示效果。
在步骤S3中,参照图7至图9所示,图案化像素电极材料层209形成像素电极子材料层209-1,像素电极子材料层209-1与像素区域对应的区域中包括缝隙区域(即,图6所示的镂空形电极210中的缝隙区域)。
具体地,步骤S3进一步包括:
如图7所示,在像素电极材料层209上形成第一光刻胶层211-1,第一光刻胶层211-1的材料可以为正性光刻胶也可以为负性光刻胶,本示例中示出第一光刻胶的材料为正性光刻胶,本领域技术人员应理解,在该步骤中,使用正性光刻胶和负性光刻胶的区别仅在于后续曝光中所使用的掩模版的图案是互补的;
参照图7和图8所示,利用掩模版对第一光刻胶层211-1进行曝光和显影露出像素电极材料层209的待形成缝隙区域的区域,显影后,第一光刻胶层211-1中未被掩模版遮挡的部分被去除,保留剩余的光刻胶层211-2;
参照图9所示,利用剩余的光刻胶层211-2作为阻挡层对像素电极材料层209进行刻蚀形成像素电极子材料层209-1,像素电极子材料层209-1与像素区域对应的区域中包括缝隙区域。
在步骤S4中,参照图10所示,在像素电极子材料层209-1上形成第二光刻胶层211-3,第二光刻胶层211-3的材料为负性光刻胶。
在步骤S5中,参照图11和图12所示,自基板201的远离第二光刻胶层211-3的一侧对第二光刻胶层211-3进行曝光并显影,以形成保护待形成的像素电极210的保护层211-4,其中,数据线206在基板201上的正投影到相邻两个保护层211-4在基板201上的正投影的距离相等。
具体地,参照图11所示,自基板201的远离第二光刻胶层211-3的一侧对第二光刻胶层211-3以单位时间较少的光量进行弱曝光。在本发明中,弱曝光是指基于数据线206的遮挡作用和光线的发散作用使得第二光刻胶层211-3中与待形成像素电极对应的区域被固化,而其它区域仍处于软化状态。在本领域中,尽管弱曝光是相对强曝光的一个相对的概念,然而明确的是,当强曝光时,基于数据线206的遮挡,在第二光刻胶层中仅与数据线206对应的区域仍处于未被曝光的软化的状态,其它区域均被固化;而仅当弱曝光时,因为单位时间光量较少,光线在数据线206的遮挡下仍能够发散,而因为曝光时光量的均匀性,在数据线206两侧发散的光量必然是相等的,从而能够使得曝光后,第二光刻胶层211-3中被固化的区域在基板201上的正投影距离数据线206在基板201上的正投影的距离相等。也就是说,以基于数据线的遮挡作用和光线的发散作用使得爹光刻胶层211-3中与数据线对应的区域以外的区域仍处于软化状态来限定弱曝光是含义明确的。
在本发明中,理论上,能够满足该距离相等即可以解决V-CT的问题,至于光线经过发散后所覆盖的范围,本领域技术人员应理解,在实际设计中,可以根据具体产品的设计指标中数据线的厚度和宽度、以及数据线的材料,具体选择单位时间的光量,使得形成的未固化的区域可以达到待形成的像素电极的边界位置。
也就是说,参照图12所示,在显影后将形成保护待形成的像素电极210的保护层211-4,数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等。
在步骤S6中,参照图13所示,对像素电极子材料层209-1进行刻蚀以形成像素电极210。本领域技术人员应理解,形成的像素电极210为镂空形电极。在步骤S7中,去除保护层211-4。
通过以上设置,本发明的实施例中,通过利用数据线的遮挡和光线的发散作用,通过在数据线上涂覆负性的第二光刻胶层,在基板的原理第二光刻胶层的背面进行弱曝光,从而使得仅与待形成的像素电极对应的区域的第二光刻胶层被固化形成保护层,而再利用该保护层为阻挡对像素电极子材料层进行刻蚀时,必然使得数据线在基板上的正投影距离相邻的两个像素电极的距离完全相等,解决了设备对准工艺即使在极限控制下依然不能够解决的对准偏差问题,避免了像素电极与数据线之间的耦合电容Cpd不均等导致的电压串扰,提高了显示的均一性,具有广泛的应用前景。
相应于阵列基板的制作方法,如图6所示,本发明的实施例还提供一种:阵列基板,包括:依次形成在基板上的公共电极、栅线、有源层、数据线以及像素电极,
其中,栅线在基板上的正投影与数据线在基板上的正投影限定出阵列排布的多个像素区域,公共电极和像素电极在基板上的正投影落在像素区域中,
特别地,其中,数据线在基板上的正投影到相邻两个像素电极的在基板上的正投影的距离相等。
在本实施例中,通过先利用第一光刻胶层形成像素电极的缝隙区域,再利用第二光刻胶通过在基板的远离第二光刻胶一侧进行曝光显影形成像素电极的保护层,使得数据线在所述基板上的正投影到相邻两个所述保护层在所述基板上的正投影的距离相等,从而最终刻蚀后形成像素电极,使得数据线距离相邻两个像素电极的距离相等,数据线与像素电极之间的耦合电容相同,该耦合电容效应导致的电压串扰问题,提高了显示面板显示的均一性,具有广泛的应用前景。
基于同一发明构思,本发明的实施例还提供一种显示装置,包括上文实施所述的阵列基板。
由于本申请实施例提供的显示装置中包括的阵列基板与上述几种实施例提供的阵列基板相对应,因此在前实施方式也适用于本实施例,在本实施例中不再详细描述。
在本实施例中,显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、车载显示器、数码相框或导航仪等任何具有显示功能的产品或部件。
本发明针对目前现有的问题,制定一种阵列基板的制作方法、阵列基板以及显示装置,并通过先利用第一光刻胶层形成像素电极的缝隙区域,再利用第二光刻胶通过在基板的远离第二光刻胶一侧进行曝光显影形成像素电极的保护层,使得数据线在所述基板上的正投影到相邻两个所述保护层在所述基板上的正投影的距离相等,从而最终刻蚀后形成像素电极,使得数据线距离相邻两个像素电极的距离相等,数据线与像素电极之间的耦合电容相同,该耦合电容效应导致的电压串扰问题,提高了显示面板显示的均一性,具有广泛的应用前景。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定,对于本领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动,这里无法对所有的实施方式予以穷举,凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (10)
1.一种阵列基板的制作方法,其特征在于,包括:
在基板上依次形成公共电极、栅线、有源层、以及数据线,其中,所述栅线在所述基板上的正投影与所述数据线在所述基板上的正投影限定出阵列排布的多个像素区域,所述公共电极在所述基板上的正投影落在所述像素区域中;
在所述数据线上形成像素电极材料层;
图案化所述像素电极材料层形成像素电极子材料层,所述像素电极子材料层与所述像素区域对应的区域中包括缝隙区域;
在所述像素电极子材料层上形成第二光刻胶层;
自所述基板的远离所述第二光刻胶层的一侧对所述第二光刻胶层以单位时间较少的光量进行弱曝光并显影,以形成保护待形成的所述像素电极的保护层,其中,所述数据线在所述基板上的正投影到相邻两个所述保护层在所述基板上的正投影的距离相等;
对所述像素电极子材料层进行刻蚀以形成所述像素电极;以及
去除所述保护层。
2.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述自所述基板的远离所述第二光刻胶层的一侧对所述第二光刻胶层进行曝光并显影,以形成保护待形成的所述像素电极的保护层进一步包括:
基于所述数据线的遮挡和光线的发散作用,自所述基板的远离所述第二光刻胶层的一侧对所述第二光刻胶层进行曝光并显影,以形成所述保护层。
3.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述图案化所述像素电极材料层形成像素电极子材料层进一步包括:
在所述像素电极材料层上形成第一光刻胶层;
对所述第一光刻胶层进行曝光和显影露出所述像素电极材料层的待形成所述缝隙区域的区域;
对所述像素电极材料层进行刻蚀形成所述像素电极子材料层,所述像素电极子材料层与所述像素区域对应的区域中包括所述缝隙区域。
4.根据权利要求3所述的阵列基板的制作方法,其特征在于,所述第一光刻胶层的材料为正性光刻胶或者负性光刻胶,所述第二光刻胶层为负性光刻胶。
5.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述像素电极为包括所述缝隙区域的镂空形电极。
6.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述在基板上依次形成公共电极、栅线、有源层、以及数据线进一步包括:
形成驱动所述像素电极的驱动晶体管,
其中,所述驱动晶体管邻近栅极和所述数据线的交叉区域,所述驱动晶体管包括第一极、第二极和控制极,所述控制极共用所述栅线,所述第一极和所述第二极与所述数据线同层设置,所述第一极与所述数据线电连接,所述第二极与所述像素电极电连接。
7.根据权利要求1-6中任意一项所述的阵列基板的制作方法,其特征在于,
所述公共电极和所述像素电极的材料为氧化铟锡。
8.根据权利要求1所述的阵列基板的制作方法,其特征在于,在所述在基板上依次形成公共电极、栅线、有源层、以及数据线之后,所述在所述数据线上形成像素电极材料层之前,还包括:
在所述数据线上形成钝化层。
9.一种利用权利要求1-8中任一项所述的制作方法制作的阵列基板,包括:依次形成在基板上的公共电极、栅线、有源层、数据线以及像素电极,
其中,所述栅线在所述基板上的正投影与所述数据线在所述基板上的正投影限定出阵列排布的多个像素区域,所述公共电极和所述像素电极在所述基板上的正投影落在所述像素区域中,其特征在于,
其中,所述数据线在所述基板上的正投影到相邻两个像素电极的在所述基板上的正投影的距离相等。
10.一种显示装置,其特征在于,包括权利要求9所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110830447.1A CN113534552B (zh) | 2021-07-22 | 2021-07-22 | 阵列基板的制作方法、阵列基板以及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110830447.1A CN113534552B (zh) | 2021-07-22 | 2021-07-22 | 阵列基板的制作方法、阵列基板以及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113534552A CN113534552A (zh) | 2021-10-22 |
CN113534552B true CN113534552B (zh) | 2023-03-28 |
Family
ID=78120474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110830447.1A Active CN113534552B (zh) | 2021-07-22 | 2021-07-22 | 阵列基板的制作方法、阵列基板以及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113534552B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114924437B (zh) * | 2022-05-20 | 2024-01-12 | 北京京东方技术开发有限公司 | 阵列基板及其制备方法、显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09152591A (ja) * | 1995-11-30 | 1997-06-10 | Toshiba Electron Eng Corp | 液晶表示素子の製造方法 |
KR20000076864A (ko) * | 1999-03-16 | 2000-12-26 | 마츠시타 덴끼 산교 가부시키가이샤 | 능동 소자 어레이 기판의 제조 방법 |
KR101258903B1 (ko) * | 2012-02-24 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 액정표시장치 제조방법 |
CN106933054B (zh) * | 2015-12-31 | 2019-12-24 | 上海微电子装备(集团)股份有限公司 | 一种图形化工艺方法 |
CN107039009B (zh) * | 2017-04-20 | 2019-02-12 | 厦门天马微电子有限公司 | 一种像素结构和阵列基板 |
CN108254983B (zh) * | 2018-01-12 | 2022-04-22 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、触控显示装置 |
CN112447760B (zh) * | 2019-08-27 | 2024-03-15 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、液晶显示面板及显示装置 |
-
2021
- 2021-07-22 CN CN202110830447.1A patent/CN113534552B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113534552A (zh) | 2021-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8085353B2 (en) | Thin film transistor array panel having a pixel electrode including a first subpixel electrode and a second subpixel electrode connected to the drain electrode of the thin film transistor and a third subpixel electrode capacitively coupled to a coupling electrode extended from the drain electrode | |
US7483090B2 (en) | Liquid crystal display having first and second subpixel electrodes connected to coupling electrode through respective contact holes and third subpixel electrode separated from the first two but capacitively coupled thereto | |
US6927814B2 (en) | Array substrate for LCD and method of fabricating the same | |
TWI416733B (zh) | 薄膜電晶體陣列面板及具有此面板之液晶顯示器 | |
US7999880B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
JP2004110054A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置 | |
US7352431B2 (en) | Liquid crystal display and manufacturing method thereof | |
US20060087598A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
US20060192906A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR101870986B1 (ko) | 박막 트랜지스터 어레이 기판 제조방법 | |
KR101992884B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
JP2004348130A (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
US7852444B2 (en) | Liquid crystal display and thin film transistor array panel usable with the liquid crystal display | |
JP2005018079A (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
US7474363B2 (en) | Liquid crystal display and panel therefor | |
KR100519372B1 (ko) | 액정표시장치 및 그 제조방법 | |
CN113534552B (zh) | 阵列基板的制作方法、阵列基板以及显示装置 | |
US20070040976A1 (en) | Liquid crystal display and method of manufacturing the same | |
US20060131582A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
JP2004085720A (ja) | アクティブマトリクス基板、反射透過型液晶表示パネル、および反射透過型液晶表示装置 | |
KR20130033676A (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
KR101889440B1 (ko) | 박막 트랜지스터 액정표시장치 및 이의 제조방법 | |
US7563655B2 (en) | Method of fabricating the liquid crystal display device | |
KR100652063B1 (ko) | 액정표시소자 및 그 제조방법 | |
JP2001092378A (ja) | アクティブマトリクス基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |