CN113495790A - 用于使飞行器的计算单元同步的方法和系统 - Google Patents

用于使飞行器的计算单元同步的方法和系统 Download PDF

Info

Publication number
CN113495790A
CN113495790A CN202110322795.8A CN202110322795A CN113495790A CN 113495790 A CN113495790 A CN 113495790A CN 202110322795 A CN202110322795 A CN 202110322795A CN 113495790 A CN113495790 A CN 113495790A
Authority
CN
China
Prior art keywords
synchronization
units
unit
computing
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110322795.8A
Other languages
English (en)
Inventor
C·弗拉希奇
B·德沙耶斯
F·维雅德
L·拉芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Operations SAS
Original Assignee
Airbus Operations SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Airbus Operations SAS filed Critical Airbus Operations SAS
Publication of CN113495790A publication Critical patent/CN113495790A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64D—EQUIPMENT FOR FITTING IN OR TO AIRCRAFT; FLIGHT SUITS; PARACHUTES; ARRANGEMENT OR MOUNTING OF POWER PLANTS OR PROPULSION TRANSMISSIONS IN AIRCRAFT
    • B64D45/00—Aircraft indicators or protectors not otherwise provided for
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D1/00—Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots
    • G05D1/0055—Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots with safety arrangements
    • G05D1/0077—Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots with safety arrangements using redundant signals or controls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1679—Temporal synchronisation or re-synchronisation of redundant processing components at clock signal level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Automation & Control Theory (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本公开涉及用于使飞行器的计算单元同步的方法和系统。同步系统(1)包括：生成单元(12)，基于来自独立时钟(13)的数据生成同步脉冲，同步脉冲被周期性地生成；传输链路(22A)，将同步脉冲传输到每个计算单元(3)；和在每个计算单元(3)中的控制元件(23A)，将接收到的同步脉冲与由计算单元(3)的内部时钟(9A)生成的脉冲进行比较，并据此得出存在一致性或缺乏一致性的结论；每个计算单元(3)的调度器(7A)在接收到同步脉冲时触发实施分区(P1A至PNA)的序列，且仅当相应计算单元的控制元件(23A)得出存在一致性的结论时才这样做，因此同步系统(1)能够可靠且准确地使计算单元(3)同步，同时有助于计算单元(3)的操作可靠性。

Description

用于使飞行器的计算单元同步的方法和系统
技术领域
本发明涉及一种用于使飞行器的、特别是运输机的计算单元同步的方法和系统，所述计算单元被分组在一起成为计算单元集合。
背景技术
在本发明的上下文中，计算单元：
-可以各自对应于计算机，于是该计算单元集合代表计算机集合，该计算机集合包括例如主计算机和从计算机；或者
-可以对应于单个计算机的各种通道或各种模块，于是该(计算单元的)集合代表该计算机，并且计算单元对应于这些通道或模块。
另外，在本发明的上下文中，该计算单元集合中的计算单元至少部分地实施相同类型的分区。每个分区实施至少一个(软件)功能，例如，在飞行控制计算机的情况下，用于对控制面的致动器加以控制。
众所周知，飞行器、特别是运输机通常包括多个计算单元集合、并且特别是飞行控制计算机的集合，该飞行控制计算机的集合计算用于对飞行器的控制面的致动器加以控制的控制命令。通常，这些计算机中的一些计算机在控制模式(COM)下使用，并且其他计算机在监测模式(MON)下使用，监测模式下的计算机对在控制模式下的计算机的操作进行监测。这些计算机因此分布到COM/MON对中。
此外，飞行器的计算机中的一些计算机可以是双工类型的，也就是说，它们包括形成例如通道A和通道B的两个模块。在通道A和通道B中的每一个上重复由计算机实施的每个功能，其中，一个通道以控制模式(COM)起作用并且另一个通道以监测模式(MON)起作用。这使得可以执行COM/MON监测，在此期间，对于计算机实施的每个功能，以监测模式起作用的通道对以控制模式起作用的通道进行监测，以便检测该对通道的任何故障。
不管所讨论的架构如何，这样的计算单元集合中的计算单元必须能够被准确且可靠地同步，同时提供安全手段。
因此，需要这种同步。
发明内容
本发明的目的是满足这种需要。本发明涉及一种用于使飞行器的至少两个计算单元同步的系统，这两个计算单元能够实施多个相同的分区，每个所述计算单元至少包括调度器、内部时钟和软件平台，所述软件平台包括所述多个分区。
根据本发明，所述同步系统包括：
-生成单元，所述生成单元被配置为生成同步脉冲，所述生成单元与独立时钟相关联、并且包括用于基于来自所述时钟的数据生成校准后的同步脉冲的形式生成器，所述同步脉冲被周期性地生成；
-传输链路，所述传输链路被配置为将所述同步脉冲传输到每个所述计算单元；以及
-在每个所述计算单元中的控制元件，所述控制元件被配置为将由所述计算单元接收的同步脉冲与由所述计算单元的内部时钟生成的脉冲进行比较，并且据此基于所述比较得出存在一致性或缺乏一致性的结论，
并且每个所述计算单元的调度器被配置为在接收到所述同步脉冲时触发实施所述分区中的至少一些分区的序列，并且仅当相应计算单元的控制元件得出存在一致性的结论时才这样做。
因此，同步系统能够可靠且准确地使计算单元同步(特别是使用独立于计算单元的内部时钟的时钟)。
另外，借助于控制元件，仅在同步脉冲存在一致性的情况下才考虑同步，从而有助于计算单元的操作可靠性。具体地，有利地，所述同步系统被配置为当所述计算单元之一的控制元件得出缺乏一致性的结论时，停止考虑这一计算单元的处理操作。
此外，有利地，所述生成单元被配置为在从每个所述计算单元接收到可用性信息之后生成第一同步脉冲。
另外，在一个特定实施例中，所述同步系统包括延迟生成器，所述延迟生成器布置在所述生成单元与所述计算单元之间、并且被配置为向所述同步脉冲添加延迟，所述延迟根据用于接收所述同步脉冲的计算单元而不同，每个所述计算单元考虑具有从所述延迟生成器接收的相应延迟的同步脉冲。
此外，在一个特定实施例中，所述同步系统包括直接同步元件，所述直接同步元件被配置为使所述计算单元同步，以便使分区序列内的一个或多个分区同步。
本发明还涉及一种用于使飞行器的至少两个计算单元同步的方法，这两个计算单元能够实施多个相同的分区，每个所述计算单元至少包括调度器、内部时钟和软件平台，所述软件平台包含所述多个分区。
根据本发明，所述同步方法至少包括以下步骤序列，所述步骤序列被重复实施：
-由生成单元实施的生成同步脉冲的生成步骤，所述同步脉冲是基于来自与所述生成单元相关联的独立时钟的数据而生成的；
-由传输链路实施的将所述同步脉冲传输到每个所述计算单元的传输步骤；
-控制步骤、特别是针对每个所述计算单元的控制步骤，由控制单元实施的每个所述控制步骤包括将由所述计算单元接收的同步脉冲与由所述计算单元的内部时钟生成的脉冲进行比较，以及据此基于所述比较得出存在一致性或缺乏一致性的结论；以及
-触发步骤、特别是针对每个所述计算单元的触发步骤，由相应计算单元的调度器设置的每个所述触发步骤包括在接收到所述同步脉冲时触发实施所述分区中的至少一些分区的序列，以及仅当相应控制步骤得出存在一致性的结论时才这样做。
有利地，所述同步方法包括停止步骤：当与所述计算单元之一相关的控制步骤得出缺乏一致性的结论时，停止考虑这一计算单元的处理操作。
此外，有利地，所述生成步骤在从每个所述计算单元接收到可用性信息之后生成第一同步脉冲。
另外，在一个特定实施例中，所述同步方法包括由延迟生成器实施的向同步脉冲添加延迟的延迟生成步骤，所述延迟根据用于接收同步脉冲的计算单元而不同，并且每当由所述相应计算单元接收到具有相应延迟的同步脉冲时，考虑所述控制步骤和所述触发步骤。
此外，在一个特定实施例中，所述同步方法包括至少一个直接同步步骤：使所述计算单元同步，以便使分区序列内的一个或多个分区同步。
本发明还涉及：
-一种计算单元集合，其包括至少两个计算单元以及如上所述的同步系统，每个所述计算单元至少包括调度器、内部时钟和软件平台；以及/或者
-一种包括这样的计算单元集合的飞行器、特别是运输机。
附图说明
附图将使得容易理解如何能实施本发明。在这些图中，相同的附图标记表示相似的要素。
图1是配备有计算单元集合的飞行器的示意性透视图，所述计算单元集合设置有同步系统。
图2是具有两个计算单元的集合的一个示例的概观。
图3是设置有同步系统的主计算单元的一个特定实施例的概观。
图4是从计算单元的一个特定实施例的概观，该从计算单元形成与图3的主计算单元相同的计算单元集合的一部分。
图5示意性地展示了同步方法的主要步骤。
具体实施方式
说明本发明并且如下面参考图3和图4所描述的同步系统1形成如图1中以示例的方式示出的飞行器AC(特别是运输机)的计算单元集合2的一部分。
在一个特定实施例中，在图2中示出了集合2，该集合具有呈双平台形式的两个计算单元3和4。以下描述涉及具有两个计算单元3和4的这种示例，但是在本发明的上下文中，集合2可以包括两个以上的计算单元，例如三个、四个等计算单元。
在图2至图4所示的示例中，计算单元3被认为是主单元，而计算单元4被认为是从单元。
在本发明的上下文中，计算单元可以各自对应于：
-计算机，于是计算单元集合代表计算机集合；或者
-只同一个计算机的通道或模块，于是该(计算单元的)集合代表该计算机，并且计算单元对应于这些通道或模块。
如图3所示，计算单元3特别包括：
-平台5A，该平台包括特别用于管理程序执行的操作系统6A和经由链路8A连接到操作系统6A的调度器7A，调度器7A特别使得可以建立和控制分区实施序列；
-经由链路10A连接到操作系统6A的内部时钟9A；以及
-软件平台11A。
软件平台11A包括分区P1A、P2A、……、PNA，N是大于1的整数。
此外，如图4所示，计算单元4特别包括：
-平台5B，该平台包括特别用于管理程序执行的操作系统6B和经由链路8B连接到操作系统6B的调度器7B，调度器7B特别使得可以建立和控制分区实施序列；
-经由链路10B连接到操作系统6B的内部时钟9B；以及
-软件平台11B。
软件平台11B包括分区P1B、P2B、……、PNB，N是大于1的整数。
软件平台11B的分区P1B至PNB分别与软件平台11A的分区P1A至PNA相同。
这些分区P1A至PNA和P1B至PNB执行与飞行器AC上的计算单元3和4的集合2必须实施的常规功能相关的处理操作，例如诸如生成用于飞行器AC的控制面的控制命令。
另外，如图3所示，同步系统1包括生成单元12，该生成单元被配置为生成同步脉冲，该同步脉冲是电压脉冲。生成单元12与时钟13相关联，该生成单元经由链路14连接到该时钟。时钟13独立于计算单元3和4的内部时钟9A和9B。
生成单元12包括形式生成器15，该形式生成器用于基于来自所述时钟13的数据生成校准后的同步脉冲。
生成单元12还包括：
-接收元件16，该接收元件经由链路17A和17B链接到计算单元3和4的平台5A和5B，并且被配置为从每个计算单元3和4接收可用性信息。该可用性信息指示相应计算单元已准备好接收同步脉冲；以及
-脉冲生成器19，该脉冲生成器经由链路20和21分别连接到接收元件16和形式生成器15。脉冲生成器19生成脉冲，该脉冲在如以下说明的被传输之前由形式生成器15整形(或校准)。形式生成器15生成具有给定电形式或时间形式的同步脉冲，以便校正异步的计算单元3和4的分区的执行时间漂移。该同步脉冲由生成单元12传输。
当脉冲生成器19已经从所有计算单元3和4接收到可用性信息时，它生成脉冲。在一个特定实施例中，脉冲生成器19提供附加延迟，以保证正确地接收所有可用性信息。
生成单元12被配置为：
-在从每个计算单元3和4接收到可用性信息之后生成第一同步脉冲；并且
-周期性地、即以相同的时间间隔(例如每5毫秒)生成随后的同步脉冲(除了所述第一同步脉冲)。
同步系统1附加地包括：
-传输链路22A和22B，这些传输链路被配置为(周期性地)将同步脉冲传输到每个所述计算单元3和4；以及
-在每个所述计算单元3和4中的控制元件23A、23B。
计算单元3的控制元件23A将由生成单元12生成并经由传输链路22A接收的同步脉冲与由计算单元3的内部时钟9A生成的脉冲进行比较。基于该比较，控制元件23A得出如下所说明的存在一致性或缺乏一致性的结论。
同样，计算单元4的控制元件23B将由生成单元12生成并经由传输链路22B接收的同步脉冲与由计算单元4的内部时钟9B生成的脉冲进行比较。基于该比较，控制元件23B得出存在一致性或缺乏一致性的结论。
在本发明的上下文中，认为：
-如果同步脉冲和由内部时钟生成的脉冲具有相同的(时间)形式，则存在一致性；以及
-如果同步脉冲和由内部时钟生成的脉冲具有不同的(时间)形式，则缺乏一致性。
另外，计算单元3的调度器7A被配置为在接收到同步脉冲时经由链路25A触发实施分区P1A至PNA中的至少一些分区的序列，并且仅当计算单元3的控制元件23A得出存在一致性的结论时才这样做。
同样，计算单元4的调度器7B被配置为在接收到同步脉冲时经由链路25B触发实施分区P1B至PNB中的至少一些分区的序列，并且仅当计算单元4的控制元件23B得出存在一致性的结论时才这样做。
因此，每个调度器7A、7B一接收到同步脉冲就触发分区实施序列。当序列完成时，调度器7A、7B等待对随后的同步脉冲的接收，以触发另一分区实施序列。
此外，同步系统1被配置为：
-当计算单元3的控制元件23A得出缺乏一致性的结论时，停止考虑该计算单元3的处理操作。该信息可以经由链路18A传输到专用系统(未示出)；并且
-当计算单元4的控制元件23B得出缺乏一致性的结论时，停止考虑该计算单元4的处理操作。该信息可以经由链路18B传输到专用系统(未示出)。
可以以各种方式停止考虑计算单元的处理操作，例如通过停止计算单元的操作或者通过不考虑计算单元所生成的信息。这种停止大大有助于计算单元集合2的可靠性，特别是当这些计算单元是对飞行器AC的飞行安全有影响的计算单元(或计算机)、例如诸如飞行控制计算机时。
因此，如上所述，同步系统1能够实现对集合2中的计算单元3和4的可靠且有效的同步(特别是借助于时钟13，该时钟独立于计算单元3和4的内部时钟9A和9B)。另外，特别是借助于控制元件23A、23B，仅在同步脉冲存在一致性的情况下才考虑同步，从而有助于提高集合2(同步系统1形成该集合的一部分)的操作可靠性。
在图3和图4所示的特定实施例中，同步系统1被布置为在计算单元3附近。也可以考虑将其集成到计算单元3中，或者将其布置为在计算单元4附近或之中。此外，在一个特定实施例中，同步系统1可以被容纳在不同于所述计算单元3和4的专用模块中。
另外，在一个特定实施例中，同步系统1包括布置在生成单元12与计算单元3和4之间的延迟生成器26。该延迟生成器26被配置为向经由生成单元12的链路27接收的同步脉冲添加延迟。所添加的延迟根据用于接收同步脉冲的计算单元3和4而不同。每个计算单元3和4都考虑具有经由链路22A、22B从延迟生成器26接收的相应延迟的同步脉冲。这使得可以使计算单元3和4同步，同时使得可以以相同的周期性触发分区序列。该特征特别使得可以防止在实施相同分区的同时发生易于干扰计算单元3和4的事件(特别是外部事件)，并且可以防止生成集合2的所有计算单元3和4上该分区的错误处理操作。因此，此特征(生成时间偏移)为集合2的可靠性提供了额外的帮助。
优选地，仅在操作可靠性条件需要这种附加保护的情况下才实施该最后的特定实施例(其消耗计算资源)。
此外，在一个特定实施例中，同步系统1包括直接同步元件(未示出)。这些直接同步元件被配置为经由链路28来使集合2的计算单元3和4直接同步，该链路将计算单元3和4的操作系统6A和6B链接在一起。这些直接同步元件的目的是在给定时间使对分区序列内的一个或多个分区的触发同步，分区序列就其本身而言是在每个新的同步脉冲时被触发的。因此，这种直接(分区)同步是在同步脉冲的生成周期内以短时间间隔进行的。
如上所述，用于使计算单元3和4的集合2同步的同步系统1能够实施图5所示的同步方法。
该同步方法至少包括以下步骤序列，所述步骤序列被重复实施：
-由生成单元12实施的生成同步脉冲的生成步骤E1。同步脉冲是基于来自与生成单元12相关联的时钟13的数据而生成的。生成步骤E1在从每个计算单元3和4接收到可用性信息之后生成第一同步脉冲，并周期性地生成随后的同步脉冲；
-由传输链路22A和22B实施的将同步脉冲传输到每个计算单元3和4的传输步骤E2；
-控制步骤E3A和E3B，特别是针对计算每个单元3和4的控制步骤E3A、E3B。由控制单元23A、23B实施的每个控制步骤E3A和E3B包括将由计算单元3、4接收的同步脉冲与由计算单元3、4的内部时钟9A、9B生成的脉冲进行比较，并据此基于该比较得出存在一致性或缺乏一致性的结论；以及：
·一个或多个触发步骤E4A和E4B，特别是针对每个计算单元3和4的触发步骤。由计算单元3、4的调度器7A、7B设置的每个触发步骤E4A和E4B包括当相应控制步骤E3A、E3B得出存在一致性的结论时，在接收到同步脉冲时触发实施分区PA1至PNA、PB1至PNB中的至少一些分区的序列；或者
·一个或多个停止步骤E5A、E5B：当与计算单元3和4之一相关的控制步骤E3A、E3B得出缺乏一致性的结论时，停止考虑这一计算单元3、4的处理操作。
另外，在一个特定实施例中，同步方法包括延迟生成步骤E6A、E6B，该延迟生成步骤(由延迟生成器26)在生成步骤E1与传输步骤E2之间实施。由于此延迟生成步骤E6A、E6B是可选的，因此在图5中以虚线示出。该延迟生成步骤E6A、E6B包括向同步脉冲添加延迟。这些延迟根据用于接收同步脉冲的计算单元3和4而不同。每当由相应计算单元3、4接收到具有相应延迟的同步脉冲时，考虑控制步骤E3A、E3B和触发步骤E4A、E4B。
此外，在一个特定实施例中，同步方法包括至少一个直接同步步骤(未示出)：使计算单元3和4同步，以便使分区序列内的一个或多个分区同步。

Claims (12)

1.一种用于使飞行器的至少两个计算单元同步的系统，这两个计算单元(3，4)能够实施多个相同的分区(P1A至PNA，P1B至PNB)，每个所述计算单元(3，4)至少包括调度器(7A，7B)、内部时钟(9A，9B)和软件平台(11A，11B)，所述软件平台包括所述多个分区(P1A至PNA，P1B至PNB)，
其特征在于，所述同步系统包括：
-生成单元(12)，所述生成单元被配置为生成同步脉冲，所述生成单元(12)与独立时钟(13)相关联、并且包括用于基于来自所述时钟(13)的数据生成校准后的同步脉冲的形式生成器(15)，所述同步脉冲被周期性地生成；
-传输链路(22A，22B)，所述传输链路被配置为将所述同步脉冲传输到每个所述计算单元(3，4)；以及
-在每个所述计算单元(3，4)中的控制元件(23A，23B)，所述控制元件被配置为将由所述计算单元(3，4)接收的同步脉冲与由所述计算单元(3，4)的内部时钟(9A，9B)生成的脉冲进行比较，并且据此基于所述比较得出存在一致性或缺乏一致性的结论，
并且每个所述计算单元(3，4)的调度器(7A，7B)被配置为在接收到所述同步脉冲时触发实施所述分区(P1A至PNA，P1B至PNB)中的至少一些分区的序列，并且仅当相应计算单元(3，4)的控制元件(23A，23B)得出存在一致性的结论时才这样做。
2.根据权利要求1所述的系统，其特征在于，所述同步系统被配置为当所述计算单元(3，4)之一的控制元件(23A，23B)得出缺乏一致性的结论时，停止考虑这一计算单元(3，4)的处理操作。
3.根据权利要求1和2之一所述的系统，其特征在于，所述生成单元(12)被配置为在从每个所述计算单元(3，4)接收到可用性信息之后生成第一同步脉冲。
4.根据权利要求1至3中任一项所述的系统，其特征在于，所述同步系统包括延迟生成器(26)，所述延迟生成器布置在所述生成单元(12)与所述计算单元(3，4)之间、并且被配置为向所述同步脉冲添加延迟，所述延迟根据用于接收所述同步脉冲的所述计算单元(3，4)而不同，每个所述计算单元(3，4)考虑具有从所述延迟生成器(26)接收的相应延迟的同步脉冲。
5.根据权利要求1至4中任一项所述的系统，其特征在于，所述同步系统包括直接同步元件，所述直接同步元件被配置为使所述计算单元(3，4)同步，以便使分区序列内的一个或多个分区同步。
6.一种用于使飞行器的至少两个计算单元同步的方法，这两个计算单元(3，4)能够实施多个相同的分区(P1A至PNA，P1B至PNB)，每个所述计算单元(3，4)至少包括调度器(7A，7B)、内部时钟(9A，9B)和软件平台(11A，11B)，所述软件平台包括所述多个分区(P1A至PNA，P1B至PNB)，其特征在于，所述同步方法至少包括以下步骤序列，所述步骤序列被重复实施：
-由生成单元(12)实施的生成同步脉冲的生成步骤(E1)，所述同步脉冲是基于来自与所述生成单元(12)相关联的独立时钟(13)的数据而生成的；
-由传输链路(22A，22B)实施的将所述同步脉冲传输到每个所述计算单元(3，4)的传输步骤(E2)；
-控制步骤(E3A，E3B)、特别是针对每个所述计算单元(3，4)的控制步骤(E3A，E3B)，由控制单元(23A，23B)实施的每个所述控制步骤(E3A，E3B)包括将由所述计算单元(3，4)接收的同步脉冲与由所述计算单元(3，4)的内部时钟(9A，9B)生成的脉冲进行比较，以及据此基于所述比较得出存在一致性或缺乏一致性的结论；以及
-触发步骤(E4A，E4B)、特别是针对每个所述计算单元(3，4)的触发步骤(E4A，E4B)，由相应计算单元(3，4)的调度器(7A，7B)设置的每个所述触发步骤(E4A，E4B)包括在接收到所述同步脉冲时触发实施所述分区(P1A至PNA，P1B至PNB)中的至少一些分区的序列，以及仅当相应控制步骤(E3A，E3B)得出存在一致性的结论时才这样做。
7.根据权利要求6所述的方法，其特征在于，所述同步方法包括停止步骤(E5A，E5B)：当与所述计算单元(3，4)之一相关的控制步骤(E3A，E3B)得出缺乏一致性的结论时，停止考虑这一计算单元(3，4)的处理操作。
8.根据权利要求6和7之一所述的方法，其特征在于，所述生成步骤(E1)在从每个所述计算单元(3，4)接收到可用性信息之后生成第一同步脉冲。
9.根据权利要求6至8中任一项所述的方法，其特征在于，所述同步方法包括由延迟生成器(26)实施的向同步脉冲添加延迟的延迟生成步骤(E6A，E6B)，所述延迟根据用于接收所述同步脉冲的所述计算单元(3，4)而不同，并且每当由所述相应计算单元(3，4)接收到具有相应延迟的同步脉冲时，考虑所述控制步骤(E3A，E3B)和所述触发步骤(E4A，E4B)。
10.根据权利要求6至9中任一项所述的方法，其特征在于，所述同步方法包括至少一个直接同步步骤：使所述计算单元(3，4)同步，以便使分区序列内的一个或多个分区步同步。
11.一种计算单元集合，其特征在于：所述计算单元集合包括至少两个计算单元(3，4)以及根据权利要求1至5中任一项所述的同步系统(1)，每个所述计算单元(3，4)至少包括：调度器(7A，7B)、内部时钟(9A，9B)和软件平台(11A，11B)。
12.一种飞行器，其特征在于，所述飞行器包括根据权利要求11所述的计算单元(3，4)集合(2)。
CN202110322795.8A 2020-04-07 2021-03-25 用于使飞行器的计算单元同步的方法和系统 Pending CN113495790A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2003473A FR3108993A1 (fr) 2020-04-07 2020-04-07 Procédé et système de synchronisation d’unités de calcul d’un aéronef.
FR2003473 2020-04-07

Publications (1)

Publication Number Publication Date
CN113495790A true CN113495790A (zh) 2021-10-12

Family

ID=71575460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110322795.8A Pending CN113495790A (zh) 2020-04-07 2021-03-25 用于使飞行器的计算单元同步的方法和系统

Country Status (4)

Country Link
US (1) US11599141B2 (zh)
EP (1) EP3893081B1 (zh)
CN (1) CN113495790A (zh)
FR (1) FR3108993A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230222845A1 (en) * 2022-01-11 2023-07-13 Ford Global Technologies, Llc Vehicle managing system for managing vehicles to be tested- configured and method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU616213B2 (en) * 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
US6928583B2 (en) * 2001-04-11 2005-08-09 Stratus Technologies Bermuda Ltd. Apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep
DE10133652A1 (de) * 2001-07-11 2003-01-30 Siemens Ag Zentraleinheit für ein redundantes Automatisierungssystem
JP2004046599A (ja) * 2002-07-12 2004-02-12 Nec Corp フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム
US8799706B2 (en) * 2004-03-30 2014-08-05 Hewlett-Packard Development Company, L.P. Method and system of exchanging information between processors
FR2912526B1 (fr) * 2007-02-13 2009-04-17 Thales Sa Procede de maintien du synchronisme d'execution entre plusieurs processeurs asynchrones fonctionnant en parallele de maniere redondante.
US7996714B2 (en) * 2008-04-14 2011-08-09 Charles Stark Draper Laboratory, Inc. Systems and methods for redundancy management in fault tolerant computing
US9342358B2 (en) * 2012-09-14 2016-05-17 General Electric Company System and method for synchronizing processor instruction execution
FR3071688B1 (fr) * 2017-09-22 2019-09-27 Thales Procede de syncronisation d'un ensemble de dispositifs, programme d'ordinateur et systeme de syncronisation associes
FR3088897A1 (fr) * 2018-11-26 2020-05-29 Airbus Operations (S.A.S.) Système de commande de vol d’un aéronef.
JP7195941B2 (ja) * 2019-01-15 2022-12-26 キヤノン株式会社 情報処理装置及びその制御方法並びにプログラム

Also Published As

Publication number Publication date
US20210311522A1 (en) 2021-10-07
FR3108993A1 (fr) 2021-10-08
US11599141B2 (en) 2023-03-07
EP3893081A1 (fr) 2021-10-13
EP3893081B1 (fr) 2023-08-23

Similar Documents

Publication Publication Date Title
US4937741A (en) Synchronization of fault-tolerant parallel processing systems
US10095601B2 (en) Triple software redundancy fault tolerant framework architecture
EP2413484B1 (en) Safety control system
GB2268817B (en) A fault-tolerant computer system
Lee et al. Scheduling tool and algorithm for integrated modular avionics systems
CN113495790A (zh) 用于使飞行器的计算单元同步的方法和系统
CN105426171B (zh) 多个二取二系统的同步和切换方法、系统
CN105227289B (zh) 一种快速精确安全的时钟同步方法及系统
RU2439674C1 (ru) Способ формирования отказоустойчивой вычислительной системы и отказоустойчивая вычислительная система
KR20020070071A (ko) 정보처리장치 및 실시간 분산처리시스템
US20200065200A1 (en) Counter circuitry and methods
JP6040894B2 (ja) ログ生成装置、及びログ生成方法
Chen et al. Fault Tolerance and the {Five-Second} Rule
CN106445852B (zh) 一种基于自监控架构的任务间通讯装置与方法
CN112540918A (zh) 一种基于arinc659总线的多余度飞管计算机同步调试方法
WO2013154284A1 (ko) 분산 제어 시스템의 시간 동기화 장치 및 방법
RU2279707C2 (ru) Отказоустойчивое вычислительное устройство и способ функционирования подобного устройства
RU2460121C1 (ru) Резервированная двухпроцессорная вычислительная система
Paulitsch et al. FlexRay in aerospace and safety-sensitive systems
KR101310100B1 (ko) Ｃａｎ통신을 이용한 병렬 제어기
CN107526658B (zh) 在包括多个电子计算机的航空电子系统中保证公共信号接收的方法
CN106656396A (zh) 车载系统中时钟同步方法
SU1242966A1 (ru) Устройство дл контрол времени выполнени программ
Aysan et al. Schedulability Guarantees for Dependable Distributed Real-Time Systems under Error Bursts
RU2612569C2 (ru) Способ автоматического управления избыточностью неоднородной вычислительной системы и устройство для его реализации

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination