CN113489595A - 一种实现分离式mac和phy电磁兼容的系统、方法 - Google Patents
一种实现分离式mac和phy电磁兼容的系统、方法 Download PDFInfo
- Publication number
- CN113489595A CN113489595A CN202110721079.7A CN202110721079A CN113489595A CN 113489595 A CN113489595 A CN 113489595A CN 202110721079 A CN202110721079 A CN 202110721079A CN 113489595 A CN113489595 A CN 113489595A
- Authority
- CN
- China
- Prior art keywords
- south bridge
- bridge chip
- chip
- interface
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract description 40
- 230000001105 regulatory effect Effects 0.000 claims abstract description 13
- 239000013078 crystal Substances 0.000 claims description 10
- 238000013461 design Methods 0.000 abstract description 11
- 238000011161 development Methods 0.000 abstract description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 12
- 238000003672 processing method Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 238000012938 design process Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6445—Admission control
- H04L2012/6448—Medium Access Control [MAC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种实现分离式MAC和PHY电磁兼容的系统、方法，所述系统包括主板，主板上设置有南桥芯片、连接端口和网口，网口和不同型号的连接端口设置在主板的同一侧边位置，各连接端口直接或通过对应的转换芯片与南桥芯片通信；网口通过PHY芯片与南桥芯片通信；连接端口的电源线沿主板上南桥芯片出线侧相对的一侧走线；其中，南桥芯片出线侧是指南桥芯片与网口连接线的一侧；连接端口与南桥芯片直连的信号线上靠近南桥芯片的位置设置有调节电阻；网口以及与南桥芯片直连的连接端口分别添加有共模电感；南桥芯片对外只提供第一时钟频率的时钟信号到与南桥芯片直连的连接端口。降低了网口的设计开发成本，解决系统的电磁干扰问题。
Description
技术领域
本发明涉及服务器电磁兼容设计技术领域，具体涉及一种实现分离式MAC和PHY电磁兼容的系统、方法。
背景技术
电磁骚扰是一项严重并不断增长的环境污染形式，它的影响小至广播接收时产生的让人厌烦的噼啪声，大至因控制系统受干扰而导致的生命事故。而辐射骚扰是电磁骚扰中最重要的干扰形式，它直接以电磁波的形式向外辐射电磁能量，从而对人体和其他设备造成伤害与干扰。
以太网网卡包括开发系统互联模型的两个层，物理层和数据链路层。物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。
以太网卡中数据链路层的芯片，一般简称为MAC控制器，物理层的芯片简称之为PHY。许多网卡的芯片把MAC和PHY的功能做到了一颗芯片中，由于MAC和PHY是在一起的。因此，两者能够做到良好的适配。但是，MAC和PHY的机制还是单独存在的，只是外观的表现形式是一颗单芯片。因为南桥芯片也有MAC的功能，为了节省成本，如何用网口自己的PHY芯片和南桥中的MAC功能达到网卡的通信功能，以及良好的电磁辐射功能，一直是行业内的一大挑战。
发明内容
针对如何用网口自己的PHY芯片和南桥中的MAC功能达到网卡的通信功能，以及良好的电磁辐射功能的问题，本发明提供一种实现分离式MAC和PHY电磁兼容的系统、方法。
本发明的技术方案是：
第一方面，本发明技术方案提供一种实现分离式MAC和PHY电磁兼容的系统，包括主板，主板上设置有南桥芯片、连接端口和网口，网口和不同型号的连接端口设置在主板的同一侧边位置，各连接端口直接或通过对应的转换芯片与南桥芯片通信；网口通过PHY芯片与南桥芯片通信；
连接端口的电源线沿主板上南桥芯片出线侧相对的一侧走线；其中，南桥芯片出线侧是指南桥芯片与网口连接线的一侧；
连接端口与南桥芯片直连的信号线上靠近南桥芯片的位置设置有调节电阻；网口以及与南桥芯片直连的连接端口分别添加有共模电感；
南桥芯片对外只提供第一时钟频率的时钟信号到与南桥芯片直连的连接端口。通过信号处理方法、电源处理方法、时钟处理方法，解决了当网口使用PHY芯片和南桥芯片时，电磁辐射超标的问题。
优选地，连接端口包括VGA端口、USB2.0接口、USB3.0接口、AUDIO接口；
VGA端口通过VGA转换芯片与南桥芯片进行交互；
USB3.0接口通过USB3.0转换芯片与南桥芯片进行交互；
AUDIO接口通过AUDIO转换芯片与南桥芯片进行交互；
USB2.0接口直接与南桥芯片进行通信。
在设计过程中，连接器端口都是不可或缺的一部分，其中USB2.0，USB3.0，AUDIO端口以及显卡出来的VGA接口是常见的端口，其中大多数端口都是通过转换芯片与南桥芯片进行连接；VGA端口是通过VGA转换芯片与南桥芯片进行交互，USB3.0接口是通过USB3.0转换芯片与南桥芯片进行交互，AUDIO接口是通过AUDIO转换芯片与南桥芯片进行交互，因为USB2.0的芯片速率比较低，所以行业内所有的USB2.0芯片都是直接从南桥芯片提供驱动，USB2.0没有单独的USB转换芯片。
优选地，网口包括RJ45接口，RJ45接口通过PHY芯片与南桥芯片通信。
常见网口还包括RJ45接口，RJ45接口附近放置网口芯片，即PHY芯片，而MAC的功能是利用南桥芯片进行提供。RJ45接口因为只添加一颗PHY芯片，相对之前将MAC和PHY的功能做到了一颗芯片中相比，成本减少甚多。
优选地，所述的主板包括第一侧边、第二侧边、第三侧边和第四侧边；第一侧边与第三侧边相对，第二侧边与第四侧边相对；
USB2.0接口、USB3.0接口、RJ45接口、AUDIO接口、VGA端口设置在主板的第一侧边位置。为了方便走线减少干扰，将不同型号的端口设置在同一侧，这样南桥芯片与各端口之间的连接走线将是一个方向，方便后续对电源信号走线的设计。
优选地，USB2.0接口和USB3.0接口的电源线顺序沿第二侧边、第三侧边和第四侧边走线。
主板连接端口的位置比较固定，USB2.0接口信号是从南桥芯片走出，本申请中是在RJ45接口采用PHY芯片和南桥芯片的MAC的分离的电路形式时，南桥芯片的走线能量会对USB接口的5V电源产生干扰，造成整个平面上USB 5V杂讯能量较高，由于南桥芯片走线能量比较高，南桥芯片信号走线从主板的第一侧边出线，如果电源线也是从主板第一侧边走线，电源先和信号线能量会互相串扰，本申请中将USB 5V电源线从USB的各接口沿第二侧边、第三侧边、第四侧边走线，通过这种方式避免了信号线与电源线之间的互相串扰，改善了电磁兼容效果。
优选地，USB2.0接口与南桥芯片连接的信号线上靠近南桥芯片的位置设置有设定调节阈值范围的调节电阻。
本申请使用PHY芯片以及南桥芯片内部的MAC，这样USB2.0和MAC信号同时从南桥芯片出来，两个端口的信号会有电磁辐射互相串扰，通过在信号线上串联调节电阻可以调节信号线上能量的大小。由于调节电阻的位置设置对信号的衰减有一定的影响，本申请中调节电阻放在USB信号线靠近南桥芯片的位置摆放。
由于南桥芯片的MAC能量会串扰到USB2.0信号上，为了滤除共模信号，分别在USB2.0接口、RJ45接口设置共模电感。
优选地，南桥芯片连接有第一晶振，用于提供USB2.0接口的时钟晶振。
优选地，南桥芯片设置有两个使能时钟信号，其中第一个时钟使能信号用于给内部MAC提供使能时钟信号，将第二个时钟使能信号抑制，不输出。
第二个时钟使能信号是外部网卡芯片(具有PHY和MAC作用的芯片)预留的时钟信号，但是本申请中外部网卡芯片只有PHY功能也就是，本申请中外部网卡芯片为PHY芯片，当然预留的时钟使能信号只能抑制，不输出，使预留的时钟使能信号不影响USB2.0接口和RJ45接口的外接设备。
另一方面，本发明技术方案还提供一种实现分离式MAC和PHY电磁兼容的方法，包括如下步骤：
将网口和不同型号的连接端口设置在主板的同一侧边位置，各连接端口直接或通过对应的转换芯片与南桥芯片通信，网口通过PHY芯片与南桥芯片通信；
设置连接端口的电源线的走线方向；
在相应的连接端口设置调节电阻、共模电感；
设置南桥芯片对外只提供时钟信号到与南桥芯片直连的连接端口。
优选地，所述的在相应的连接端口设置调节电阻、共模电感的步骤包括：
设置在与南桥芯片直连的连接端口的信号线上靠近南桥芯片的位置设置调节电阻；
设置在网口以及与南桥芯片直连的连接端口分别添加有共模电感。为了滤除共模信号。
当连接端口包括VGA端口、USB2.0接口、USB3.0接口、AUDIO接口；网口包括RJ45接口；主板包括第一侧边、第二侧边、第三侧边和第四侧边；第一侧边与第三侧边相对，第二侧边与第四侧边相对时，USB2.0接口、USB3.0接口、RJ45接口、AUDIO接口、VGA端口设置在主板的第一侧边位置，USB2.0接口和USB3.0接口的电源线顺序沿第二侧边、第三侧边和第四侧边走线；USB2.0接口与南桥芯片连接的信号线上靠近南桥芯片的位置设置有设定调节阈值范围的调节电阻；南桥芯片设置有两个使能时钟信号，其中第一个时钟使能信号用于给内部MAC提供使能时钟信号，将第二个时钟使能信号抑制，不输出。第二个时钟使能信号是外部网卡芯片(具有PHY和MAC作用的芯片)预留的时钟信号，但是本申请中外部网卡芯片只有PHY功能也就是，本申请中外部网卡芯片为PHY芯片，当然预留的时钟使能信号只能抑制，不输出，使预留的时钟使能信号不影响USB2.0接口和RJ45接口的外接设备。本由于申请使用PHY芯片以及南桥芯片内部的MAC，这样USB2.0和MAC信号同时从南桥芯片出来，两个端口的信号会有电磁辐射互相串扰，通过在信号线上串联调节电阻可以调节信号线上能量的大小。由于调节电阻的位置设置对信号的衰减有一定的影响，本申请中调节电阻放在USB信号线靠近南桥芯片的位置摆放。
USB2.0接口信号是从南桥芯片走出，本申请中是在RJ45接口采用PHY芯片和南桥芯片的MAC的分离的电路形式时，南桥芯片的走线能量会对USB接口的5V电源产生干扰，造成整个平面上USB 5V杂讯能量较高，由于南桥芯片走线能量比较高，南桥芯片信号走线从主板的第一侧边出线，如果电源线也是从主板第一侧边走线，电源先和信号线能量会互相串扰，本申请中将USB 5V电源线从USB的各接口沿第二侧边、第三侧边、第四侧边走线，通过这种方式避免了信号线与电源线之间的互相串扰，改善了电磁兼容效果。
从以上技术方案可以看出，本发明具有以下优点：本方案的设计使PHY芯片和南桥芯片的MAC达到良好的电磁兼容效果，降低了网口的设计开发成本，解决系统的电磁干扰问题。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的系统的示意图。
图2是本发明另一个实施例的系统的电源走线示意图。
图中，1-主板，101-USB2.0接口，102-USB3.0接口，103-RJ45接口，104-AUDIO接口，105-VGA端口，106-USB3.0转换芯片，107-PHY芯片，108-AUDIO转换芯片，109-VGA转换芯片，110-南桥芯片，11-第一侧边，12-第二侧边，13-第三侧边，14-第四侧边，Y1-第一晶振，Y2-第二晶振，R-调节电阻。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
如图1所示，本发明的一个实施例提供一种实现分离式MAC和PHY电磁兼容的系统，包括主板1，主板1上设置有南桥芯片110、连接端口和网口，网口和不同型号的连接端口设置在主板1的同一侧边位置，各连接端口直接或通过对应的转换芯片与南桥芯片110通信；网口通过PHY芯片107与南桥芯片110通信；
连接端口的电源线沿主板1上南桥芯片110出线侧相对的一侧走线；其中，南桥芯片110出线侧是指南桥芯片110与网口连接线的一侧；
连接端口与南桥芯片110直连的信号线上靠近南桥芯片110的位置设置有调节电阻R；网口以及与南桥芯片110直连的连接端口分别添加有共模电感；
南桥芯片110对外只提供第一时钟频率的时钟信号到与南桥芯片110直连的连接端口。通过信号处理方法、电源处理方法、时钟处理方法，解决了当网口使用PHY芯片和南桥芯片时，电磁辐射超标的问题。
本发明的另一个实施例提供一种实现分离式MAC和PHY电磁兼容的系统，包括主板1，主板1上设置有南桥芯片110、连接端口和网口，网口和不同型号的连接端口设置在主板1的同一侧边位置，各连接端口直接或通过对应的转换芯片与南桥芯片110通信；网口通过PHY芯片107与南桥芯片110通信；
连接端口的电源线沿主板1上南桥芯片110出线侧相对的一侧走线；其中，南桥芯片110出线侧是指南桥芯片110与网口连接线的一侧；
连接端口与南桥芯片110直连的信号线上靠近南桥芯片110的位置设置有调节电阻R；网口以及与南桥芯片110直连的连接端口分别添加有共模电感；
南桥芯片110对外只提供第一时钟频率的时钟信号到与南桥芯片110直连的连接端口。通过信号处理方法、电源处理方法、时钟处理方法，解决了当网口使用PHY芯片和南桥芯片时，电磁辐射超标的问题。
在这里，连接端口包括VGA端口105、USB2.0接口101、USB3.0接口102、AUDIO接口104；
VGA端口105通过VGA转换芯片109与南桥芯片110进行交互；
USB3.0接口102通过USB3.0转换芯片106与南桥芯片110进行交互；
AUDIO接口104通过AUDIO转换芯片108与南桥芯片110进行交互；
USB2.0接口101直接与南桥芯片110进行通信。
在设计过程中，连接器端口都是不可或缺的一部分，其中USB2.0，USB3.0，AUDIO接口以及显卡出来的VGA端口是常见的端口，其中大多数端口都是通过转换芯片与南桥芯片110进行连接；VGA端口105是通过VGA转换芯片109与南桥芯片110进行交互，USB3.0接口102是通过USB3.0转换芯片106与南桥芯片110进行交互，AUDIO接口104是通过AUDIO转换芯片108与南桥芯片110进行交互，因为USB2.0的芯片速率比较低，所以行业内所有的USB2.0芯片都是直接从南桥芯片提供驱动，USB2.0没有单独的USB转换芯片。
网口包括RJ45接口，RJ45接口通过PHY芯片与南桥芯片通信。
常见网口还包括RJ45接口103，RJ45接口103附近放置网口芯片，即PHY芯片107，而MAC的功能是利用南桥芯片110进行提供。RJ45接口103因为只添加一颗PHY芯片，相对之前将MAC和PHY的功能做到了一颗芯片中相比，成本减少甚多。
本发明的另一个实施例提供一种实现分离式MAC和PHY电磁兼容的系统，包括主板1，主板1上设置有南桥芯片110、连接端口和网口，网口和不同型号的连接端口设置在主板1的同一侧边位置，各连接端口直接或通过对应的转换芯片与南桥芯片110通信；网口通过PHY芯片107与南桥芯片110通信；
连接端口的电源线沿主板1上南桥芯片110出线侧相对的一侧走线；其中，南桥芯片110出线侧是指南桥芯片110与网口连接线的一侧；
连接端口与南桥芯片110直连的信号线上靠近南桥芯片110的位置设置有调节电阻R；网口以及与南桥芯片110直连的连接端口分别添加有共模电感；
南桥芯片110对外只提供第一时钟频率的时钟信号到与南桥芯片110直连的连接端口。通过信号处理方法、电源处理方法、时钟处理方法，解决了当网口使用PHY芯片和南桥芯片时，电磁辐射超标的问题。
在这里，连接端口包括VGA端口105、USB2.0接口101、USB3.0接口102、AUDIO接口104；
VGA端口105通过VGA转换芯片109与南桥芯片110进行交互；
USB3.0接口102通过USB3.0转换芯片106与南桥芯片110进行交互；
AUDIO接口104通过AUDIO转换芯片108与南桥芯片110进行交互；
USB2.0接口101直接与南桥芯片110进行通信。
在设计过程中，连接器端口都是不可或缺的一部分，其中USB2.0，USB3.0，AUDIO接口以及显卡出来的VGA端口是常见的端口，其中大多数端口都是通过转换芯片与南桥芯片110进行连接；VGA端口105是通过VGA转换芯片109与南桥芯片110进行交互，USB3.0接口102是通过USB3.0转换芯片106与南桥芯片110进行交互，AUDIO接口104是通过AUDIO转换芯片108与南桥芯片110进行交互，因为USB2.0的芯片速率比较低，所以行业内所有的USB2.0芯片都是直接从南桥芯片提供驱动，USB2.0没有单独的USB转换芯片。
网口包括RJ45接口，RJ45接口通过PHY芯片与南桥芯片通信。
常见网口还包括RJ45接口103，RJ45接口103附近放置网口芯片，即PHY芯片107，而MAC的功能是利用南桥芯片110进行提供。RJ45接口103因为只添加一颗PHY芯片，相对之前将MAC和PHY的功能做到了一颗芯片中相比，成本减少甚多。
所述的主板1包括第一侧边11、第二侧边12、第三侧边13和第四侧边14；第一侧边11与第三侧边13相对，第二侧边12与第四侧边14相对；
USB2.0接口101、USB3.0接口102、RJ45接口103、AUDIO接口104、VGA端口105设置在主板的第一侧边11位置。为了方便走线减少干扰，将不同型号的端口设置在同一侧，这样南桥芯片与各端口之间的连接走线将是一个方向，方便后续对电源信号走线的设计。
如图2所示，USB2.0接口101和USB3.0接口102的电源线顺序沿第二侧边12、第三侧边13和第四侧边14走线。
主板连接端口的位置比较固定，USB2.0接口101信号是从南桥芯片110走出，本申请中是在RJ45接口103采用PHY芯片和南桥芯片的MAC的分离的电路形式时，南桥芯片的走线能量会对USB接口的P5V_USB电源产生干扰，造成整个平面上P5V_USB杂讯能量较高，由于南桥芯片走线能量比较高，南桥芯片信号走线从主板的第一侧边出线，如果电源线也是从主板第一侧边走线，电源线和信号线能量会互相串扰，本申请中将P5V_USB电源线从USB的各接口沿第二侧边12、第三侧边13、第四侧边14走线，通过这种方式避免了信号线与电源线之间的互相串扰，改善了电磁兼容效果。
USB2.0接口101与南桥芯片110连接的信号线上靠近南桥芯片110的位置设置有设定调节阈值范围的调节电阻R。
本申请使用PHY芯片以及南桥芯片内部的MAC，这样USB2.0和MAC信号同时从南桥芯片出来，两个端口的信号会有电磁辐射互相串扰，通过在信号线上串联调节电阻可以调节信号线上能量的大小。由于调节电阻的位置设置对信号的衰减有一定的影响，本申请中调节电阻放在USB信号线靠近南桥芯片的位置摆放。
由于南桥芯片的MAC能量会串扰到USB2.0信号上，为了滤除共模信号，分别在USB2.0接口、RJ45接口设置共模电感。
南桥芯片连接有第一晶振Y1，用于提供USB2.0接口的时钟晶振。
南桥芯片设置有两个使能时钟信号，其中第一个时钟使能信号用于给内部MAC提供使能时钟信号，将第二个时钟使能信号抑制，不输出。
第二个时钟使能信号是外部网卡芯片(具有PHY和MAC作用的芯片)预留的时钟信号，但是本申请中外部网卡芯片只有PHY功能也就是，本申请中外部网卡芯片为PHY芯片，当然预留的时钟使能信号只能抑制，不输出，使预留的时钟使能信号不影响USB2.0接口和RJ45接口103的外接设备。
通过上述，本实施例中主要是通过将信号处理、电源走线处理和时钟信号处理对主板进行设计，具体如下：
(1)信号处理：
由于USB2.0和MAC信号同时从南桥芯片110出来，两个端口的信号会有电磁辐射互相串扰，我们通过SI信号仿真以及电磁兼容分析，我们可以通过设置在信号线上串联电阻来调节信号线上能量的大小，但是电阻太大容易造成信号较大衰减，本实施例中，调节电阻只能放在USB信号线靠近南迁芯片的位置摆放，电阻值只能在5欧姆到20欧姆之间进行调节。
本领域技术人员知道，一台计算机通常有两个USB2.0端口组成，当网口使用PHY芯片和南桥芯片MAC的组合时，由于南桥芯片的MAC能量会串扰到USB2.0信号上，USB端口的共模电感起到滤除共模信号，差分信号可以通过的目的。在这种情况下，端口添加共模电感变得尤为重要，USB2.0接口添加的共模电感的值应该为360欧姆-390欧姆之间，只有共模电感的阻值达到这一值才能对设计起到防护作用。在RJ45接口添加的共模电感的值应该为90欧姆-120欧姆之间，只有共模电感的阻值达到这一值才能对设计起到防护作用。
(2)电源处理：
USB2.0接口是从南桥芯片走出，如果在RJ45接口采用PHY芯片和南桥MAC的电路形式时，南桥芯片的走线能量会对USB 5V电源产生干扰，造成整个平面上USB 5V杂讯能量较高。将P5V_USB电源线从USB的各接口沿第二侧边12、第三侧边13、第四侧边14走线，通过这种方式避免了信号线与电源线之间的互相串扰，改善了电磁兼容效果。
(3)时钟处理：
USB2.0接口101直接由南桥芯片110驱动，USB2.0接口的时钟晶振由南桥芯片的Y1提供，其时钟频率为12MHz,网口为南桥芯片作为MAC芯片的作用，在网口芯片外面还有一个PHY芯片。其中：PHY芯片连接第二晶振Y2，频率为25MHz,其中南桥芯片有两个使能时钟信号，第一时钟使能信号是MAC的使能时钟信号，第二时钟使能信号是外部网卡芯片(具有PHY和MAC作用时)预留的125MHz时钟信号，但是当外部网卡芯片只有PHY功能时，此125MHz的时钟信号需要抑制掉。因此，当南桥芯片提供MAC作用，外部网口芯片提供PHY功能时，将第二时钟使能信号的125MHz disable，使第二时钟使能信号不影响RJ45接口和USB2.0的外接设备。
本发明另一个实施例还提供一种实现分离式MAC和PHY电磁兼容的方法，包括如下步骤：
S1：将网口和不同型号的连接端口设置在主板的同一侧边位置，各连接端口直接或通过对应的转换芯片与南桥芯片通信，网口通过PHY芯片与南桥芯片通信；
S2：设置连接端口的电源线的走线方向；
S3：在相应的连接端口设置调节电阻、共模电感；
S4：设置南桥芯片对外只提供时钟信号到与南桥芯片直连的连接端口。
本发明另一个实施例还提供一种实现分离式MAC和PHY电磁兼容的方法，包括如下步骤：
S1：将网口和不同型号的连接端口设置在主板的同一侧边位置，各连接端口直接或通过对应的转换芯片与南桥芯片通信，网口通过PHY芯片与南桥芯片通信；
S2：设置连接端口的电源线的走线方向；
S3：在相应的连接端口设置调节电阻、共模电感；设置在与南桥芯片直连的连接端口的信号线上靠近南桥芯片的位置设置调节电阻；设置在网口以及与南桥芯片直连的连接端口分别添加有共模电感。为了滤除共模信号。
S4：设置南桥芯片对外只提供时钟信号到与南桥芯片直连的连接端口。
需要说明的是，当连接端口包括VGA端口、USB2.0接口、USB3.0接口、AUDIO接口；网口包括RJ45接口；主板包括第一侧边、第二侧边、第三侧边和第四侧边；第一侧边与第三侧边相对，第二侧边与第四侧边相对时，USB2.0接口、USB3.0接口、RJ45接口、AUDIO接口、VGA端口设置在主板的第一侧边位置，USB2.0接口和USB3.0接口的电源线顺序沿第二侧边、第三侧边和第四侧边走线；USB2.0接口与南桥芯片连接的信号线上靠近南桥芯片的位置设置有设定调节阈值范围的调节电阻；南桥芯片设置有两个使能时钟信号，其中第一个时钟使能信号用于给内部MAC提供使能时钟信号，将第二个时钟使能信号抑制，不输出。第二个时钟使能信号是外部网卡芯片(具有PHY和MAC作用的芯片)预留的时钟信号，但是本申请中外部网卡芯片只有PHY功能也就是，本申请中外部网卡芯片为PHY芯片，当然预留的时钟使能信号只能抑制，不输出，使预留的时钟使能信号不影响USB2.0接口和RJ45接口的外接设备。本由于申请使用PHY芯片以及南桥芯片内部的MAC，这样USB2.0和MAC信号同时从南桥芯片出来，两个端口的信号会有电磁辐射互相串扰，通过在信号线上串联调节电阻可以调节信号线上能量的大小。由于调节电阻的位置设置对信号的衰减有一定的影响，本申请中调节电阻放在USB信号线靠近南桥芯片的位置摆放。
由于USB2.0和MAC信号同时从南桥芯片110出来，两个端口的信号会有电磁辐射互相串扰，我们通过SI信号仿真以及电磁兼容分析，我们可以通过设置在信号线上串联电阻来调节信号线上能量的大小，但是电阻太大容易造成信号较大衰减，本实施例中，调节电阻只能放在USB信号线靠近南迁芯片的位置摆放，电阻值只能在5欧姆到20欧姆之间进行调节。
本领域技术人员知道，一台计算机通常有两个USB2.0端口组成，当网口使用PHY芯片和南桥芯片MAC的组合时，由于南桥芯片的MAC能量会串扰到USB2.0信号上，USB端口的共模电感起到滤除共模信号，差分信号可以通过的目的。在这种情况下，端口添加共模电感变得尤为重要，USB2.0接口添加的共模电感的值应该为360欧姆-390欧姆之间，只有共模电感的阻值达到这一值才能对设计起到防护作用。在RJ45接口添加的共模电感的值应该为90欧姆-120欧姆之间，只有共模电感的阻值达到这一值才能对设计起到防护作用。
USB2.0接口信号是从南桥芯片走出，本申请中是在RJ45接口采用PHY芯片和南桥芯片的MAC的分离的电路形式时，南桥芯片的走线能量会对USB接口的5V电源产生干扰，造成整个平面上USB 5V杂讯能量较高，由于南桥芯片走线能量比较高，南桥芯片信号走线从主板的第一侧边出线，如果电源线也是从主板第一侧边走线，电源先和信号线能量会互相串扰，本申请中将USB5V电源线从USB的各接口沿第二侧边、第三侧边、第四侧边走线，通过这种方式避免了信号线与电源线之间的互相串扰，改善了电磁兼容效果。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种实现分离式MAC和PHY电磁兼容的系统，包括主板，主板上设置有南桥芯片，其特征在于，主板上还设置有连接端口和网口，网口和不同型号的连接端口设置在主板的同一侧边位置，各连接端口直接或通过对应的转换芯片与南桥芯片通信；网口通过PHY芯片与南桥芯片通信；
连接端口的电源线沿主板上南桥芯片出线侧相对的一侧走线；其中，南桥芯片出线侧是指南桥芯片与网口连接线的一侧；
连接端口与南桥芯片直连的信号线上靠近南桥芯片的位置设置有调节电阻；网口以及与南桥芯片直连的连接端口分别添加有共模电感；
南桥芯片对外只提供第一时钟频率的时钟信号到与南桥芯片直连的连接端口。
2.根据权利要求1所述的实现分离式MAC和PHY电磁兼容的系统，其特征在于，连接端口包括VGA端口、USB2.0接口、USB3.0接口、AUDIO接口；
VGA端口通过VGA转换芯片与南桥芯片进行交互；
USB3.0接口通过USB3.0转换芯片与南桥芯片进行交互；
AUDIO接口通过AUDIO转换芯片与南桥芯片进行交互；
USB2.0接口直接与南桥芯片进行通信。
3.根据权利要求2所述的实现分离式MAC和PHY电磁兼容的系统，其特征在于，网口包括RJ45接口，RJ45接口通过PHY芯片与南桥芯片通信。
4.根据权利要求3所述的实现分离式MAC和PHY电磁兼容的系统，其特征在于，所述的主板包括第一侧边、第二侧边、第三侧边和第四侧边；第一侧边与第三侧边相对，第二侧边与第四侧边相对；
USB2.0接口、USB3.0接口、RJ45接口、AUDIO接口、VGA端口设置在主板的第一侧边位置。
5.根据权利要求3所述的实现分离式MAC和PHY电磁兼容的系统，其特征在于，USB2.0接口和USB3.0接口的电源线顺序沿第二侧边、第三侧边和第四侧边走线。
6.根据权利要求3所述的实现分离式MAC和PHY电磁兼容的系统，其特征在于，USB2.0接口与南桥芯片连接的信号线上靠近南桥芯片的位置设置有设定调节阈值范围的调节电阻。
7.根据权利要求3所述的实现分离式MAC和PHY电磁兼容的系统，其特征在于，南桥芯片连接有第一晶振，用于提供USB2.0接口的时钟晶振。
8.根据权利要求3所述的实现分离式MAC和PHY电磁兼容的系统，其特征在于，南桥芯片设置有两个使能时钟信号，其中第一个时钟使能信号用于给内部MAC提供使能时钟信号，将第二个时钟使能信号抑制，不输出。
9.一种实现分离式MAC和PHY电磁兼容的方法，其特征在于，包括如下步骤：
将网口和不同型号的连接端口设置在主板的同一侧边位置，各连接端口直接或通过对应的转换芯片与南桥芯片通信，网口通过PHY芯片与南桥芯片通信；
设置连接端口的电源线的走线方向；
在相应的连接端口设置调节电阻、共模电感；
设置南桥芯片对外只提供时钟信号到与南桥芯片直连的连接端口。
10.根据权利要求9所述的实现分离式MAC和PHY电磁兼容的方法，其特征在于，所述的在相应的连接端口设置调节电阻、共模电感的步骤包括：
设置在与南桥芯片直连的连接端口的信号线上靠近南桥芯片的位置设置调节电阻；
设置在网口以及与南桥芯片直连的连接端口分别添加有共模电感。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110721079.7A CN113489595B (zh) | 2021-06-28 | 2021-06-28 | 一种实现分离式mac和phy电磁兼容的系统、方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110721079.7A CN113489595B (zh) | 2021-06-28 | 2021-06-28 | 一种实现分离式mac和phy电磁兼容的系统、方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113489595A true CN113489595A (zh) | 2021-10-08 |
| CN113489595B CN113489595B (zh) | 2023-02-28 |
Family
ID=77936372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110721079.7A Active CN113489595B (zh) | 2021-06-28 | 2021-06-28 | 一种实现分离式mac和phy电磁兼容的系统、方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113489595B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114465615A (zh) * | 2022-01-28 | 2022-05-10 | 苏州浪潮智能科技有限公司 | 一种服务器管理网口的辐射处理系统 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201837923U (zh) * | 2010-11-11 | 2011-05-18 | 深圳市信步科技有限公司 | 一种具有交换机功能的主板 |
| US20150220140A1 (en) * | 2013-04-17 | 2015-08-06 | Intel Corporation | Device, method and system for operation of a low power phy with a pcie protocol stack |
| WO2017096806A1 (zh) * | 2015-12-08 | 2017-06-15 | 乐视控股（北京）有限公司 | 抑制电磁干扰的方法以及装置 |
| CN108197064A (zh) * | 2018-01-02 | 2018-06-22 | 郑州云海信息技术有限公司 | 一种板载网络方法及装置 |
| CN108650560A (zh) * | 2018-05-17 | 2018-10-12 | 郑州云海信息技术有限公司 | 一种兼顾电磁兼容与信号完整性的网口以及优化方法 |
| CN110380872A (zh) * | 2019-07-04 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种服务器主板系统及一种服务器 |
| CN112468596A (zh) * | 2020-12-02 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种集群仲裁方法、装置、电子设备及可读存储介质 |
-
2021
- 2021-06-28 CN CN202110721079.7A patent/CN113489595B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201837923U (zh) * | 2010-11-11 | 2011-05-18 | 深圳市信步科技有限公司 | 一种具有交换机功能的主板 |
| US20150220140A1 (en) * | 2013-04-17 | 2015-08-06 | Intel Corporation | Device, method and system for operation of a low power phy with a pcie protocol stack |
| WO2017096806A1 (zh) * | 2015-12-08 | 2017-06-15 | 乐视控股（北京）有限公司 | 抑制电磁干扰的方法以及装置 |
| CN108197064A (zh) * | 2018-01-02 | 2018-06-22 | 郑州云海信息技术有限公司 | 一种板载网络方法及装置 |
| CN108650560A (zh) * | 2018-05-17 | 2018-10-12 | 郑州云海信息技术有限公司 | 一种兼顾电磁兼容与信号完整性的网口以及优化方法 |
| CN110380872A (zh) * | 2019-07-04 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种服务器主板系统及一种服务器 |
| CN112468596A (zh) * | 2020-12-02 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种集群仲裁方法、装置、电子设备及可读存储介质 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114465615A (zh) * | 2022-01-28 | 2022-05-10 | 苏州浪潮智能科技有限公司 | 一种服务器管理网口的辐射处理系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113489595B (zh) | 2023-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541878B1 (en) | Integrated RJ-45 magnetics with phantom power provision | |
| US5346410A (en) | Filtered connector/adaptor for unshielded twisted pair wiring | |
| CN108009114A (zh) | 一种优化ncsi时钟信号线等长的结构 | |
| US8076990B2 (en) | Communications medium connector with integrated common-mode noise suppression | |
| JP3442237B2 (ja) | 間隙結合式バスシステム | |
| CN113489595B (zh) | 一种实现分离式mac和phy电磁兼容的系统、方法 | |
| CN106654728B (zh) | 一种连接器及通信设备 | |
| WO2022040999A1 (zh) | 控制器局域网络通信的隔离电路和装置 | |
| CN111034381A (zh) | 用于移动设备中的usb3.0互连的柔性印刷电路 | |
| CN109347732B (zh) | 车辆及其中央网关、控制系统 | |
| US20210083489A1 (en) | Charging circuit and charging method | |
| US20220116236A1 (en) | Reduction of power-over-data-lines (PODL) filter parasitics for multi-gigabit ethernet | |
| CN214256720U (zh) | 印刷电路板 | |
| WO2021115492A1 (zh) | 一种以太网物理层信号的传输系统及信号传输方法 | |
| CN106533403A (zh) | 一种高性能隔离分配放大设备 | |
| CN209086918U (zh) | 一种基于idc支持cpu网口和串口通信电路 | |
| CN213069543U (zh) | 控制器局域网络通信的电路和装置 | |
| CN106375246A (zh) | 一种万兆以太网rj45接口的加强型小型化封装模块 | |
| CN211295594U (zh) | 一种防辐射电脑端口转接器 | |
| WO2022040998A1 (zh) | 控制器局域网络通信的电路和装置 | |
| CN213276297U (zh) | 控制器局域网络通信的隔离电路和装置 | |
| CN110704354B (zh) | 一种i2c通信总线的共模噪声抑制方法和总线网络 | |
| CN209488898U (zh) | 一种信号输入电路 | |
| CN117674903B (zh) | 传输线串扰处理方法、电路、存储介质及服务器 | |
| CN210958336U (zh) | 一种抗干扰的信号板卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |