CN113473693A - 一种射频电路层结构的设计方法 - Google Patents

一种射频电路层结构的设计方法 Download PDF

Info

Publication number
CN113473693A
CN113473693A CN202110714758.1A CN202110714758A CN113473693A CN 113473693 A CN113473693 A CN 113473693A CN 202110714758 A CN202110714758 A CN 202110714758A CN 113473693 A CN113473693 A CN 113473693A
Authority
CN
China
Prior art keywords
circuit
components
radio frequency
wiring
frequency circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110714758.1A
Other languages
English (en)
Inventor
王建业
甘颖燕
陈丽
曹爱华
盛国利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Honglian Circuit Co ltd
Original Assignee
Shenzhen Honglian Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Honglian Circuit Co ltd filed Critical Shenzhen Honglian Circuit Co ltd
Priority to CN202110714758.1A priority Critical patent/CN113473693A/zh
Publication of CN113473693A publication Critical patent/CN113473693A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本申请涉及一种射频电路层结构的设计方法，涉及无线射频电路技术的技术领域，其包括以下步骤：S1、元器件布局：元器件同一方向排列设置于电路板；S2、布线：低密度布线设计，信号走线的粗细保持一致；S3、焊接；S4、实验测试。本申请具有提高射频电路设计的可靠性，解决电磁干扰问题，进而达到电磁兼容目的的效果。

Description

一种射频电路层结构的设计方法
技术领域
本申请涉及无线射频电路技术的技术领域，尤其是涉及一种射频电路层结构的设计方法。
背景技术
无线射频是20世纪90年代兴起的一种非接触式的自动识别技术。射频技术相对于传统的磁卡及IC卡技术具有非接触、阅读速度快、无磨损等特点。无线射频技术在阅读器和射频卡之间进行非接触双向数据传输，以达到目标识别和数据交换的目的。
目前在无线射频电路技术的运用中，射频电路的性能指标直接影响整个产品的质量。而射频电路印制电路板（PCB）的抗干扰设计能够有效减小系统电磁信息辐射。
然而，同一电路中，不同的PCB设计结构会导致其性能指标相差很大，电磁干扰信号一旦处理不当，可能造成整个电路系统的无法正常工作。
发明内容
为了提高射频电路设计的可靠性，解决电磁干扰问题，进而达到电磁兼容的目的，本申请提供一种射频电路层结构的设计方法。
本申请提供的一种射频电路层结构的设计方法采用如下的技术方案：
一种射频电路层结构的设计方法，包括以下步骤：
S1、元器件布局：元器件同一方向排列设置于电路板；
S2、布线：低密度布线设计，信号走线的粗细保持一致；
S3、焊接；
S4、实验测试。
通过采用上述技术方案，在元器件基本布局后进行布线，布线的基本原则为在组装密度许可情况下，尽量选用低密度布线设计，并且信号走线尽量粗细一致，进而有利于阻抗匹配；并且信号线的走向、宽度、线间距的合理设计，以能够减少信号传输线之间的交叉干扰，从而提高射频电路设计的可靠性，解决电磁干扰问题，进而达到电磁兼容的目的。
可选的，所述元器件布局的步骤中，包括以下子步骤：
S1.1、调整接口元器件位置：确定PCB板与其他PCB板或系统的接口元器件间的位置，调整接口元器件间处于配合位置；
S1.2、确定元器件布局顺序：按元器件的体积从大到小设定优先级，依次布局元器件的位置；
S1.3、电路分块处理：根据电路结构，将强电信号和弱电信号分开，将数字信号电路和模拟信号电路分开；
S1.4、电路分组处理：根据单元电路使用中对电磁兼容性敏感程度不同进行分组。
可选的，所述电路分块处理的子步骤中，包括：完成同一功能的电路设定于同一范围内。
通过采用上述技术方案，完成同一功能的电路应尽量安排在一定的范围之内，以减小信号环路面积。
可选的，所述电路分块处理的子步骤中，包括：各部分电路的滤波网络相近连接。
通过采用上述技术方案，各部分电路的滤波网络就近连接，这样不仅可以减小辐射，而且可以减少被干扰的机率，提高电路的抗干扰能力。
可选的，所述电路分组处理的子步骤中，包括：在布局时，电路中易受干扰部分的元器件避开干扰源设定。
可选的，所述元器件布局的步骤中，包括：元器件间至少设置有0.5mm的间距。
通过采用上述技术方案，元器件间最少要有0.5mm的间距，以满足元器件的熔锡要求。
可选的，所述布线的步骤中，包括以下子步骤：
S2.1、设定公共点位参考点：为各个电路模块设定一个公共电位参考点，即各模块电路各自的地线；
S2.2、汇总于总地线：将模块电路各自的地线汇总于射频电路PCB 接入地线的地方；
S2.3、数字区与模拟区以地线隔离；
S2.4、各部分电路内部的地线单点接地。
通过采用上述技术方案，为各个电路模块提供一个公共电位参考点，即各模块电路各自的地线，这样信号就可以在不同的电路模块之间传输，并且由于只存在一个参考点，因此没有公共阻抗耦合存在，从而也就没有相互干扰问题。
可选的，所述布线的步骤中，包括：电源线选用宽线，同时设定电源线、地线的走向和数据传递的方向一致。
通过采用上述技术方案，电源线要尽可能宽，以减少环路电阻，同时使电源线、地线的走向和数据传递的方向一致，以提高抗干扰能力。
可选的，所述布线的步骤中，包括：各元器件间的连线选用短线。
通过采用上述技术方案，各元器件间的连线越短越好，以减少分布参数和相互间的电磁干扰。
可选的，所述布线的步骤中，包括：布线时，所有走线与PCB板的边框设定2mm的间距。
通过采用上述技术方案，布线时，所有走线应远离PCB板的边框2mm左右，以免PCB板制作时造成断线或有断线的隐患。
综上所述，本申请包括以下至少一种有益技术效果：
1.在元器件基本布局后进行布线，布线的基本原则为在组装密度许可情况下，尽量选用低密度布线设计，并且信号走线尽量粗细一致，进而有利于阻抗匹配；并且信号线的走向、宽度、线间距的合理设计，以能够减少信号传输线之间的交叉干扰，从而提高射频电路设计的可靠性，解决电磁干扰问题，进而达到电磁兼容的目的；
2.不仅可以减小辐射，而且可以减少被干扰的机率，提高电路的抗干扰能力；
3.为各个电路模块提供一个公共电位参考点，即各模块电路各自的地线，这样信号就可以在不同的电路模块之间传输，并且由于只存在一个参考点，因此没有公共阻抗耦合存在，从而也就没有相互干扰问题。
附图说明
图1是本申请实施例中设计方法的流程图。
图2是本申请实施例中S1的子步骤流程图。
图3是本申请实施例中S2的子步骤流程图。
具体实施方式
以下结合附图1-3对本申请作进一步详细说明。
本申请实施例公开一种射频电路层结构的设计方法。参照图1，一种射频电路层结构的设计方法，包括以下步骤：
S1、元器件布局。
其中，元器件同一方向排列设置于电路板。具体地，布局的总原则是元器件应尽可能同一方向排列，通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象。
此外，元器件间至少设置有0.5mm的间距，以满足元器件的熔锡要求。若PCB板的空间允许，元器件的间距则应设置为大于0.5mm。
参照图2，S1中具体包括以下子步骤：
S1.1、调整接口元器件位置。
其中，确定PCB板与其他PCB板或系统的接口元器件间的位置，调整接口元器件间处于配合位置，具体以加元器件的方向为准进行调整。
S1.2、确定元器件布局顺序。
其中，由于电路板的体积较小，元器件间的排列较为紧凑，因此元器件需按元器件的体积从大到小设定优先级，依次布局元器件的位置。在布局完元器件位置后，确定各元器件的相应位置，并根据各元器件的配合关系进行微调。
S1.3、电路分块处理。
其中，根据电路结构，将强电信号和弱电信号分开，将数字信号电路和模拟信号电路分开。具体可通过加高频放大电路、混频电路及解调电路等方式进行分块处理。
其中，完成同一功能的电路设定于同一范围内，同一范围由设计人员在电路板指定能够布局各模块的范围，从而减小信号环路面积。
并且，各部分电路的滤波网络相近连接，不仅可以减小辐射，而且可以减少被干扰的机率，提高电路的抗干扰能力。
S1.4、电路分组处理。
其中，根据单元电路使用中对电磁兼容性敏感程度不同进行分组。而在布局时，电路中易受干扰部分的元器件避开干扰源设定，如来自数据处理板上CPU的干扰等。
回看图1，S2、布线。
其中，布线的基本原则为，在组装密度许可情况下，选用低密度布线设计，并且信号走线的粗细保持一致，从而有利于阻抗匹配，降低信号传输线之间的交叉干扰。
具体地，电源线选用宽线，以减少环路电阻。同时设定电源线、地线的走向和数据传递的方向一致，以提高抗干扰能力。而各元器件间的连线选用短线以减少分布参数和相互间的电磁干扰。
具体地，布线时，所有走线与PCB板的边框设定2mm的间距，以免PCB板制作时造成断线或有断线的隐患。
具体地，布线时与焊盘直接相连的线条设置宽度较细，且走线远离不相连的元器件，以免短路。
具体地，布线过程中，不相容的信号线间设定安全距离，且避免平行走线，而在正反两面的信号线设为相互垂直。走线在拐角的地方设定135°角，以避免拐直角。
具体地，所布信号线也采用断线，并合理设计过孔数目，减少过孔数目，过孔避免开在元器件上，且应尽量远离不相连的元器件，以免在生产中出现虚焊、连焊、短路等现象。
参照图3，在S2中具体包括以下子步骤：
S2.1、设定公共点位参考点。
其中，对电路进行分块处理时，射频电路基本上可分成高频放大、混频、解调、本振等部分，为各个电路模块设定一个公共电位参考点，即各模块电路各自的地线，从而信号能够在不同的电路模块之间传输。
S2.2、汇总于总地线。
将模块电路各自的地线汇总于射频电路PCB 接入地线的地方，即汇总于总地线。由于只存在一个参考点，因此没有公共阻抗耦合存在，从而也就没有相互干扰问题。
S2.3、数字区与模拟区以地线隔离。
并且，数字地线与模拟地线设为分离，最后接于电源地线。
S2.4、各部分电路内部的地线单点接地。
其中，在各部分电路内部的地线采用单点接地原则，以减小信号环路面积，并与相应的滤波电路的地线就近相接。
回看图1，S3、焊接。
其中，一般采用红外炉热流焊来实现元器件的焊接。而元器件在步骤元器件布局中合理设计，从而保障焊点的质量，提升产品的成品率。
S4、实验测试。
在实验测试过程中，将原设计的常规电路命名为测试电路，将运用上述设计方法的电路命名为改进电路。
具体地，对比高压控制保护PCB的部分电路。其中，将测试电路的电源线和地线印制导线的宽度设计较细，而将改进电路中的电源线和地线加粗至5mm，比对测试电路与改进电路抗干扰能力。
具体地，对比发射机磁场控制保护PCB的部分电路。其中，将测试电路的元器件随意排布，而将改进电路的元器件按上述设计方法排布，比对测试电路与改进电路抗干扰性能。
具体地，对比CFA电源控制保护PCB的部分电路。其中，测试电路在布线时，将高压取样信号线布于闭环取样回路中，使闭环取样电路在工作时易受外界的干扰，造成经常误报过压故障，而改进电路的布线按上述设计方法，避开了高压取样信号线带来的干扰，改进后的PCB电路工作可靠稳定。
本申请实施例一种射频电路层结构的设计方法的实施原理为：在元器件基本布局后进行布线，布线的基本原则为在组装密度许可情况下，尽量选用低密度布线设计，并且信号走线尽量粗细一致，进而有利于阻抗匹配；并且信号线的走向、宽度、线间距的合理设计，以能够减少信号传输线之间的交叉干扰，从而提高射频电路设计的可靠性，解决电磁干扰问题，进而达到电磁兼容的目的。
以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，故：凡依本申请的结构、形状、原理所做的等效变化，均应涵盖于本申请的保护范围之内。

Claims (10)

1.一种射频电路层结构的设计方法，其特征在于，包括以下步骤：
S1、元器件布局：元器件同一方向排列设置于电路板；
S2、布线：低密度布线设计，信号走线的粗细保持一致；
S3、焊接；
S4、实验测试。
2.根据权利要求1所述的一种射频电路层结构的设计方法，其特征在于，所述元器件布局的步骤中，包括以下子步骤：
S1.1、调整接口元器件位置：确定PCB板与其他PCB板或系统的接口元器件间的位置，调整接口元器件间处于配合位置；
S1.2、确定元器件布局顺序：按元器件的体积从大到小设定优先级，依次布局元器件的位置；
S1.3、电路分块处理：根据电路结构，将强电信号和弱电信号分开，将数字信号电路和模拟信号电路分开；
S1.4、电路分组处理：根据单元电路使用中对电磁兼容性敏感程度不同进行分组。
3.根据权利要求2所述的一种射频电路层结构的设计方法，其特征在于，所述电路分块处理的子步骤中，包括：完成同一功能的电路设定于同一范围内。
4.根据权利要求2所述的一种射频电路层结构的设计方法，其特征在于，所述电路分块处理的子步骤中，包括：各部分电路的滤波网络相近连接。
5.根据权利要求2所述的一种射频电路层结构的设计方法，其特征在于，所述电路分组处理的子步骤中，包括：在布局时，电路中易受干扰部分的元器件避开干扰源设定。
6.根据权利要求1所述的一种射频电路层结构的设计方法，其特征在于，所述元器件布局的步骤中，包括：元器件间至少设置有0.5mm的间距。
7.根据权利要求1所述的一种射频电路层结构的设计方法，其特征在于，所述布线的步骤中，包括以下子步骤：
S2.1、设定公共点位参考点：为各个电路模块设定一个公共电位参考点，即各模块电路各自的地线；
S2.2、汇总于总地线：将模块电路各自的地线汇总于射频电路PCB 接入地线的地方；
S2.3、数字区与模拟区以地线隔离；
S2.4、各部分电路内部的地线单点接地。
8.根据权利要求1所述的一种射频电路层结构的设计方法，其特征在于，所述布线的步骤中，包括：电源线选用宽线，同时设定电源线、地线的走向和数据传递的方向一致。
9.根据权利要求1所述的一种射频电路层结构的设计方法，其特征在于，所述布线的步骤中，包括：各元器件间的连线选用短线。
10.根据权利要求1所述的一种射频电路层结构的设计方法，其特征在于，所述布线的步骤中，包括：布线时，所有走线与PCB板的边框设定2mm的间距。
CN202110714758.1A 2021-06-25 2021-06-25 一种射频电路层结构的设计方法 Pending CN113473693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110714758.1A CN113473693A (zh) 2021-06-25 2021-06-25 一种射频电路层结构的设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110714758.1A CN113473693A (zh) 2021-06-25 2021-06-25 一种射频电路层结构的设计方法

Publications (1)

Publication Number Publication Date
CN113473693A true CN113473693A (zh) 2021-10-01

Family

ID=77873201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110714758.1A Pending CN113473693A (zh) 2021-06-25 2021-06-25 一种射频电路层结构的设计方法

Country Status (1)

Country Link
CN (1) CN113473693A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107484326A (zh) * 2017-08-11 2017-12-15 南京长峰航天电子科技有限公司 一种射频模块电磁兼容设计方法
CN111723543A (zh) * 2020-06-18 2020-09-29 西安微电子技术研究所 一种电动缸的电磁兼容设计方法、电磁兼容电动缸及应用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107484326A (zh) * 2017-08-11 2017-12-15 南京长峰航天电子科技有限公司 一种射频模块电磁兼容设计方法
CN111723543A (zh) * 2020-06-18 2020-09-29 西安微电子技术研究所 一种电动缸的电磁兼容设计方法、电磁兼容电动缸及应用

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
何立民: "《单片机应用技术选编10》", 31 March 2004, 北京：北京航空航天大学出版社 *

Similar Documents

Publication Publication Date Title
US6480020B1 (en) Printed circuit assembly having integrated resistors for terminating data and control lines of a host-peripheral interface
CN111278227B (zh) 一种SMT32系统主板PCB Layout布局布线的方法
KR20080036147A (ko) 전자기적 결합의 상호 접속 시스템 아키텍쳐
CN100452544C (zh) 便携终端的多个板之间的连接结构
US11249521B2 (en) Touch pad sensors operative as a plurality of antennas
TWI665827B (zh) 天線裝置
CN1972134A (zh) 接收装置和接收系统
CN101893660A (zh) 一种通讯终端的测试装置及方法
TWI734468B (zh) 電子裝置
CN104598849B (zh) 非接触式通信模块以及读卡器
CN211297148U (zh) 一种pcb板结构及信号测试设备
CN110933838B (zh) 射频电路及其线路版图结构
CN113473693A (zh) 一种射频电路层结构的设计方法
CN111709212A (zh) 电路板及其布局方法、终端设备
CN210120709U (zh) 转接电路板、电路板组件、变频器和物联网系统
CN216217753U (zh) 一种板载的信号通路多路数据选择器
CN212677445U (zh) 一种防射频干扰的电路板
CN114361812A (zh) Nfc天线组件、制作方法及电子设备
CN114361778A (zh) Nfc天线电路、nfc天线组件及电子设备
CN106602369A (zh) 一种高频信号同轴连接器
EP3629498B1 (en) Board including multiple conductive pads corresponding to one contact, and electronic device for identifying conductive pads
CN207993030U (zh) 一种指纹模组和电子设备
CN218162988U (zh) 一种千兆网板卡的布线结构及设备
JP2013089729A (ja) リドライバｉｃ、半導体装置、及びその製造方法
CN1387100A (zh) 低电磁干扰式时钟振荡器模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211001