CN113437975B - 一种基于神经网络模型的电路参数矫正电路及其驱动方法 - Google Patents

一种基于神经网络模型的电路参数矫正电路及其驱动方法 Download PDF

Info

Publication number
CN113437975B
CN113437975B CN202110811535.7A CN202110811535A CN113437975B CN 113437975 B CN113437975 B CN 113437975B CN 202110811535 A CN202110811535 A CN 202110811535A CN 113437975 B CN113437975 B CN 113437975B
Authority
CN
China
Prior art keywords
sine wave
switch
analog
wave signal
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110811535.7A
Other languages
English (en)
Other versions
CN113437975A (zh
Inventor
张徐亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Biaozhang Electronic Technology Co ltd
Original Assignee
Hangzhou Biaozhang Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Biaozhang Electronic Technology Co ltd filed Critical Hangzhou Biaozhang Electronic Technology Co ltd
Priority to CN202110811535.7A priority Critical patent/CN113437975B/zh
Publication of CN113437975A publication Critical patent/CN113437975A/zh
Application granted granted Critical
Publication of CN113437975B publication Critical patent/CN113437975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种基于神经网络模型的电路参数矫正电路及其驱动方法，包括：运算模块、与运算模块连接的正弦波振荡器和数字模拟转换器；与正弦波振荡器连接的第一开关，第一开关的第二输入端被构造为电路的信号输入端；与第一开关连接的模拟数字转换器，模拟数字转换器的输出端与运算模块的输入端连接；与数字模拟转换器连接的第二开关，第二开关的第一输出端与第一开关连接，第二开关的第二输出端被构造为电路的信号输出端；运算模块用于对正弦波振荡器产生的不同频率的第一正弦波信号，以及数字模拟转换器产生的与第一正弦波信号同频率的第二正弦波信号进行矫正系数运算，并根据矫正系数对数字模拟转换器以及模拟数字转换器的参数进行矫正。

Description

一种基于神经网络模型的电路参数矫正电路及其驱动方法
技术领域
本发明涉及信号处理技术领域，尤其涉及一种基于神经网络模型的电路参数矫正电路及其驱动方法。
背景技术
在波形发生与采集电路中，ADC（Analog to Digital Converter，模拟数字转换器）、DAC（Digital to Analog Converter，数字模拟转换器）、高速运放电路等均存在非线性效应。例如，在DAC中，输出电压存在上升过程，该上升过程与电路中电阻、电容以及芯片内部构造有关系。因而，ADC、DAC的采集电压信号以及输出电压信号存在非线性失真。
针对该问题，在DAC电路中，在采集电压信号前对电压信号进行修正，并针对输出的模拟电压信号通过简单的RC滤波电路进行滤波，并通过新增预失真校正电路，基于最小均方算法，对误差求导，并使用梯度下降法，求解最小误差，得到最终的模拟输出信号。然而，该算法依赖于具体的电路参数，不具有普遍适用性，不适合在批量产品中使用，并且由于虽然通过误差求导、RC滤波等可以求解到最小误差，但是最小误差并不能完全避免非线性效应，因而抑制非线性效应的效果不明显。
专利内容
为克服相关技术中抑制输出信号的非线性效应效果较差的问题，本发明提供一种基于神经网络模型的电路参数矫正电路及其驱动方法。
根据本发明实施例的第一方面，提供一种基于神经网络模型的电路参数矫正电路，所述电路包括：
运算模块、输入端与所述运算模块的信号输出端连接的正弦波振荡器以及数字模拟转换器DAC；
第一输入端与所述正弦波振荡器的输出端连接的第一开关K1，所述第一开关K1的第二输入端被构造为所述电路的信号输入端；
输入端与所述第一开关K1的输出端连接的模拟数字转换器ADC，所述模拟数字转换器ADC的输出端与所述运算模块的输入端连接；
输入端与所述数字模拟转换器DAC的输出端连接的第二开关K2，所述第二开关K2的第一输出端与所述第一开关K1的第三输入端连接，所述第二开关K2的第二输出端被构造为所述电路的信号输出端；
所述运算模块，用于对所述正弦波振荡器产生的不同频率的第一正弦波信号，以及所述数字模拟转换器DAC产生的与所述第一正弦波信号同频率的第二正弦波信号进行矫正系数运算，并根据所述矫正系数对所述数字模拟转换器DAC以及所述模拟数字转换器ADC的参数进行矫正。
可选地，所述运算模块包括ADC波形矫正器、神经网络算法模块以及DAC预调整器；
其中，所述ADC波形矫正器的输入端被构造为所述运算模块的输入端，所述ADC波形矫正器与所述神经网络算法模块连接，所述神经网络算法模块与所述DAC预调整器连接；
所述DAC预调整器的信号输出端被构造为所述运算模块的信号输出端。
可选地，所述ADC波形矫正器通过数据总线与所述神经网络算法模块连接，所述神经网络算法模块通过数据总线与所述DAC预调整器连接。
可选地，所述第二开关K2为五引脚继电器；
其中，所述五引脚继电器的公共端与所述数字模拟转换器DAC的输出端连接，所述五引脚继电器的常开端被构造为所述第二开关K2的第一输出端，与所述第一开关K1的第三输入端连接，用于在所述电路处于矫正参数状态输出正弦波信号到所述第一开关K1；
所述五引脚继电器的线圈端均与所述运算模块（101）连接，所述五引脚继电器的常闭端被构造为所述第二开关K2的第二输出端。
可选地，所述第一开关K1为六引脚继电器；
其中，所述六引脚继电器的第一公共端与所述模拟数字转换器ADC的输入端连接，所述六引脚继电器的第二公共端被构造为所述电路的信号输入端；
所述六引脚继电器的常闭端与所述正弦波振荡器的输出端连接，用于将所述正弦波振荡器输出的正弦波信号输送到所述模拟数字转换器ADC；
所述六引脚继电器的常开端与所述第二开关K2的第一输出端连接，用于将所述数字模拟转换器DAC输出的正弦波信号输送到所述模拟数字转换器ADC；
所述六引脚继电器的线圈端均与所述运算模块（101）连接。
根据本发明实施例的第二方面，提供一种基于神经网络模型的电路参数矫正电路的驱动方法，所述方法包括：
第一阶段，运算模块控制正弦波振荡器产生目标频率的第一正弦波信号，第一开关的第一输入端与输出端导通，将第一正弦波信号输送至模拟数字转换器，所述模拟数字转换器将所述第一正弦波信号发送给所述运算模块；
第二阶段，所述运算模块控制所述第一开关的第三输入端与输出端导通，以及第二开关的输入端与第一输出端导通，并控制数字模拟转换器产生与所述第一正弦波信号同频率的第二正弦波信号，所述模拟数字转换器将所述第二正弦波信号发送给所述运算模块；
第三阶段，所述运算模块将所述第一正弦波信号以及所述第二正弦波信号进行矫正系数运算，并根据所述矫正系数对所述数字模拟转换器以及所述模拟数字转换器的参数进行矫正。
可选地，在所述第二开关为五引脚继电器，所述第一开关为六引脚继电器的情况下，所述运算模块控制所述第一开关的第三输入端与输出端导通，以及第二开关的输入端与第一输出端导通，包括：
所述运算模块控制所述五引脚继电器以及所述六引脚继电器的线圈通电，使得所述五引脚继电器以及所述六引脚继电器的常开端闭合，常闭端断开。
可选地，所述运算模块将所述第一正弦波信号以及所述第二正弦波信号进行矫正系数运算，包括：
第一矫正阶段，所述运算模块的ADC波形矫正器对所述第一正弦波信号以及所述第二正弦波信号的相位进行矫正，并将相位矫正后的所述第一正弦波信号以及所述第二正弦波信号输入所述运算模块的神经网络算法模块；
第二矫正阶段，所述神经网络算法模块对相位矫正后的所述第一正弦波信号以及所述第二正弦波信号进行卷积计算，得到针对所述模拟数字转换器以及所述数字模拟转换器的矫正参数；
第三矫正阶段，所述运算模块的DAC预调整器记录所述矫正参数，并计算每一次迭代卷积的矫正系数的变化值，并将所述变化值反馈给所述神经网络算法模块，使得所述神经网络算法模块继续进行卷积计算，直到所述矫正系数的变化量小于预设阈值，将当前的矫正参数作为所述矫正系数对所述数字模拟转换器DAC以及所述模拟数字转换器ADC的参数进行矫正。
本发明的实施例提供的技术方案可以包括以下有益效果：对所述正弦波振荡器产生的不同频率的第一正弦波信号，以及所述数字模拟转换器DAC产生的与所述第一正弦波信号同频率的第二正弦波信号进行矫正系数运算，并根据所述矫正系数对所述数字模拟转换器DAC以及所述模拟数字转换器ADC的参数进行矫正，通过不同频率的正弦波信号进行矫正系数计算，可以提高数字模拟转换器DAC以及所述模拟数字转换器ADC抑制输出信号的非线性效应的效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1是根据一示例性实施例示出的一种基于神经网络模型的电路参数矫正电路的结构示意图。
图2是根据一示例性实施例示出的一种基于神经网络模型的电路参数矫正电路的驱动方法的流程图。
图3是根据一示例性实施例示出的一种实现图2中步骤S13的流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
图1是根据一示例性实施例示出的一种基于神经网络模型的电路参数矫正电路的结构示意图，如图1所示，所述电路包括：
运算模块101、输入端与所述运算模块101的信号输出端连接的正弦波振荡器102以及数字模拟转换器DAC；
第一输入端与所述正弦波振荡器102的输出端连接的第一开关K1，所述第一开关K1的第二输入端被构造为所述电路的信号输入端；
输入端与所述第一开关K1的输出端连接的模拟数字转换器ADC，所述模拟数字转换器ADC的输出端与所述运算模块101的输入端连接；
输入端与所述数字模拟转换器DAC的输出端连接的第二开关K2，所述第二开关K2的第一输出端与所述第一开关K1的第三输入端连接，所述第二开关K2的第二输出端被构造为所述电路的信号输出端；
所述运算模块，用于对所述正弦波振荡器102产生的不同频率的第一正弦波信号，以及所述数字模拟转换器DAC产生的与所述第一正弦波信号同频率的第二正弦波信号进行矫正系数运算，并根据所述矫正系数对所述数字模拟转换器DAC以及所述模拟数字转换器ADC的参数进行矫正。
具体地，所述运算模块102可以为FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）、DSP（Digital Signal Process，数字信号处理）、MCU（Micro ControlUnit，微控制单元）。
上述电路，对所述正弦波振荡器产生的不同频率的第一正弦波信号，以及所述数字模拟转换器DAC产生的与所述第一正弦波信号同频率的第二正弦波信号进行矫正系数运算，并根据所述矫正系数对所述数字模拟转换器DAC以及所述模拟数字转换器ADC的参数进行矫正，通过不同频率的正弦波信号进行矫正系数计算，可以提高数字模拟转换器DAC以及所述模拟数字转换器ADC抑制输出信号的非线性效应的效果。
可选地，参见图1所示，所述运算模块102包括ADC波形矫正器1011、神经网络算法模块1012以及DAC预调整器1013；
其中，所述ADC波形矫正器1011的输入端被构造为所述运算模块101的输入端，所述ADC波形矫正器1011与所述神经网络算法模块1012连接，所述神经网络算法模块1012与所述DAC预调整器1013连接；
所述DAC预调整器1023的信号输出端被构造为所述运算模块101的信号输出端。
可选地，所述ADC波形矫正器1011通过数据总线与所述神经网络算法模块1012连接，所述神经网络算法模块1012通过数据总线与所述DAC预调整器1013连接。
例如，数据总线可以包括串行数据总线。
可选地，所述第二开关K2为五引脚继电器；
其中，所述五引脚继电器的公共端与所述数字模拟转换器DAC的输出端连接，所述五引脚继电器的常开端被构造为所述第二开关K2的第一输出端，与所述第一开关K1的第三输入端连接，用于在所述电路处于矫正参数状态输出正弦波信号到所述第一开关K1；
所述五引脚继电器的线圈端均与所述运算模块101连接，所述五引脚继电器的常闭端被构造为所述第二开关K2的第二输出端。
可选地，所述第一开关K1为六引脚继电器；
其中，所述六引脚继电器的第一公共端与所述模拟数字转换器ADC的输入端连接，所述六引脚继电器的第二公共端被构造为所述电路的信号输入端；
所述六引脚继电器的常闭端与所述正弦波振荡器101的输出端连接，用于将所述正弦波振荡器101输出的正弦波信号输送到所述模拟数字转换器ADC；
所述六引脚继电器的常开端与所述第二开关K2的第一输出端连接，用于将所述数字模拟转换器DAC输出的正弦波信号输送到所述模拟数字转换器ADC；
所述六引脚继电器的线圈端均与所述运算模块101连接。
基于相同的发明构思，本发明提供一种基于神经网络模型的电路参数矫正电路的驱动方法，图2是根据一示例性实施例示出的一种基于神经网络模型的电路参数矫正电路的驱动方法的流程图，如图2所示，所述方法包括：
在步骤S11中，运算模块控制正弦波振荡器产生目标频率的第一正弦波信号，第一开关的第一输入端与输出端导通，将第一正弦波信号输送至模拟数字转换器，所述模拟数字转换器将所述第一正弦波信号发送给所述运算模块；
在步骤S12中，所述运算模块控制所述第一开关的第三输入端与输出端导通，以及第二开关的输入端与第一输出端导通，并控制数字模拟转换器产生与所述第一正弦波信号同频率的第二正弦波信号，所述模拟数字转换器将所述第二正弦波信号发送给所述运算模块；
在步骤S13中，所述运算模块将所述第一正弦波信号以及所述第二正弦波信号进行矫正系数运算，并根据所述矫正系数对所述数字模拟转换器以及所述模拟数字转换器的参数进行矫正。
此外，在正常工作状态，从电路的信号输入端将模拟信号输入第一开关的第二输入端，例如，六引脚继电器的6号针脚，模拟数字转换器ADC对该模拟信号进行模数转换、滤波等处理，得到输入数字信号，并经运算模块后将该输入数字信号发送至数字模拟转换器DAC，数字模拟转换器DAC对该输入数字信号进行数模转换等处理，得到输出模拟信号。
可选地，在所述第二开关为五引脚继电器，所述第一开关为六引脚继电器的情况下，所述运算模块控制所述第一开关的第三输入端与输出端导通，以及第二开关的输入端与第一输出端导通，包括：
所述运算模块控制所述五引脚继电器以及所述六引脚继电器的线圈通电，使得所述五引脚继电器以及所述六引脚继电器的常开端闭合，常闭端断开。
可选地，参见图3所示，在步骤S13中，所述运算模块将所述第一正弦波信号以及所述第二正弦波信号进行矫正系数运算，包括：
在步骤S131中，所述运算模块的ADC波形矫正器对所述第一正弦波信号以及所述第二正弦波信号的相位进行矫正，并将相位矫正后的所述第一正弦波信号以及所述第二正弦波信号输入所述运算模块的神经网络算法模块；
在步骤S132中，所述神经网络算法模块对相位矫正后的所述第一正弦波信号以及所述第二正弦波信号进行卷积计算，得到针对所述模拟数字转换器以及所述数字模拟转换器的矫正参数；
在步骤S133中，所述运算模块的DAC预调整器记录所述矫正参数，并计算每一次迭代卷积的矫正系数的变化值，并将所述变化值反馈给所述神经网络算法模块，使得所述神经网络算法模块继续进行卷积计算，直到所述矫正系数的变化量小于预设阈值，将当前的矫正参数作为所述矫正系数对所述数字模拟转换器DAC以及所述模拟数字转换器ADC的参数进行矫正。
在对数字模拟转换器DAC以及模拟数字转换器ADC的参数进行矫正之后，运算模块基于上述驱动方法，可以控制正弦波振荡器产生不同频率的第一正弦波信号，进而通过不同频率的正弦波信号，对进行矫正系数多次矫正运算，从而达到矫正数字模拟转换器DAC以及模拟数字转换器ADC的参数的目的，可以提高数字模拟转换器DAC以及所述模拟数字转换器ADC抑制输出信号的非线性效应的效果。
本领域技术人员在考虑说明书及实践本发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (8)

1.一种基于神经网络模型的电路参数矫正电路，其特征在于，所述电路包括：
运算模块（101）、输入端与所述运算模块（101）的信号输出端连接的正弦波振荡器（102）以及数字模拟转换器DAC；
第一输入端与所述正弦波振荡器（102）的输出端连接的第一开关K1，所述第一开关K1的第二输入端被构造为所述电路的信号输入端；
输入端与所述第一开关K1的输出端连接的模拟数字转换器ADC，所述模拟数字转换器ADC的输出端与所述运算模块（101）的输入端连接；
输入端与所述数字模拟转换器DAC的输出端连接的第二开关K2，所述第二开关K2的第一输出端与所述第一开关K1的第三输入端连接，所述第二开关K2的第二输出端被构造为所述电路的信号输出端；
所述运算模块，用于对所述正弦波振荡器（102）产生的不同频率的第一正弦波信号，以及所述数字模拟转换器DAC产生的与所述第一正弦波信号同频率的第二正弦波信号进行矫正系数运算，并根据所述矫正系数对所述数字模拟转换器DAC以及所述模拟数字转换器ADC的参数进行矫正。
2.如权利要求1所述的电路，其特征在于，所述运算模块（101）包括ADC波形矫正器（1011）、神经网络算法模块（1012）以及DAC预调整器（1013）；
其中，所述ADC波形矫正器（1011）的输入端被构造为所述运算模块（101）的输入端，所述ADC波形矫正器（1011）与所述神经网络算法模块（1012）连接，所述神经网络算法模块（1012）与所述DAC预调整器（1013）连接；
所述DAC预调整器（1013）的信号输出端被构造为所述运算模块（101）的信号输出端。
3.如权利要求2所述的电路，其特征在于，所述ADC波形矫正器（1011）通过数据总线与所述神经网络算法模块（1012）连接，所述神经网络算法模块（1012）通过数据总线与所述DAC预调整器（1013）连接。
4.如权利要求1-3中任一项所述的电路，其特征在于，所述第二开关K2为五引脚继电器；
其中，所述五引脚继电器的公共端与所述数字模拟转换器DAC的输出端连接，所述五引脚继电器的常开端被构造为所述第二开关K2的第一输出端，与所述第一开关K1的第三输入端连接，用于在所述电路处于矫正参数状态输出正弦波信号到所述第一开关K1；
所述五引脚继电器的线圈端均与所述运算模块（101）连接，所述五引脚继电器的常闭端被构造为所述第二开关K2的第二输出端。
5.如权利要求1-3中任一项所述的电路，其特征在于，所述第一开关K1为六引脚继电器；
其中，所述六引脚继电器的第一公共端与所述模拟数字转换器ADC的输入端连接，所述六引脚继电器的第二公共端被构造为所述电路的信号输入端；
所述六引脚继电器的常闭端与所述正弦波振荡器（102）的输出端连接，用于将所述正弦波振荡器（102）输出的正弦波信号输送到所述模拟数字转换器ADC；
所述六引脚继电器的常开端与所述第二开关K2的第一输出端连接，用于将所述数字模拟转换器DAC输出的正弦波信号输送到所述模拟数字转换器ADC；
所述六引脚继电器的线圈端均与所述运算模块（101）连接。
6.一种基于神经网络模型的电路参数矫正电路的驱动方法，其特征在于，所述方法包括：
第一阶段，运算模块控制正弦波振荡器产生目标频率的第一正弦波信号，第一开关的第一输入端与输出端导通，将第一正弦波信号输送至模拟数字转换器，所述模拟数字转换器将所述第一正弦波信号发送给所述运算模块；
第二阶段，所述运算模块控制所述第一开关的第三输入端与输出端导通，以及第二开关的输入端与第一输出端导通，并控制数字模拟转换器产生与所述第一正弦波信号同频率的第二正弦波信号，所述模拟数字转换器将所述第二正弦波信号发送给所述运算模块；
第三阶段，所述运算模块将所述第一正弦波信号以及所述第二正弦波信号进行矫正系数运算，并根据所述矫正系数对所述数字模拟转换器以及所述模拟数字转换器的参数进行矫正。
7.如权利要求6所述的驱动方法，其特征在于，在所述第二开关为五引脚继电器，所述第一开关为六引脚继电器的情况下，所述运算模块控制所述第一开关的第三输入端与输出端导通，以及第二开关的输入端与第一输出端导通，包括：
所述运算模块控制所述五引脚继电器以及所述六引脚继电器的线圈通电，使得所述五引脚继电器以及所述六引脚继电器的常开端闭合，常闭端断开。
8.如权利要求6所述的驱动方法，其特征在于，所述运算模块将所述第一正弦波信号以及所述第二正弦波信号进行矫正系数运算，包括：
第一矫正阶段，所述运算模块的ADC波形矫正器对所述第一正弦波信号以及所述第二正弦波信号的相位进行矫正，并将相位矫正后的所述第一正弦波信号以及所述第二正弦波信号输入所述运算模块的神经网络算法模块；
第二矫正阶段，所述神经网络算法模块对相位矫正后的所述第一正弦波信号以及所述第二正弦波信号进行卷积计算，得到针对所述模拟数字转换器以及所述数字模拟转换器的矫正参数；
第三矫正阶段，所述运算模块的DAC预调整器记录所述矫正参数，并计算每一次迭代卷积的矫正系数的变化值，并将所述变化值反馈给所述神经网络算法模块，使得所述神经网络算法模块继续进行卷积计算，直到所述矫正系数的变化量小于预设阈值，将当前的矫正参数作为所述矫正系数对所述数字模拟转换器DAC以及所述模拟数字转换器ADC的参数进行矫正。
CN202110811535.7A 2021-07-19 2021-07-19 一种基于神经网络模型的电路参数矫正电路及其驱动方法 Active CN113437975B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110811535.7A CN113437975B (zh) 2021-07-19 2021-07-19 一种基于神经网络模型的电路参数矫正电路及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110811535.7A CN113437975B (zh) 2021-07-19 2021-07-19 一种基于神经网络模型的电路参数矫正电路及其驱动方法

Publications (2)

Publication Number Publication Date
CN113437975A CN113437975A (zh) 2021-09-24
CN113437975B true CN113437975B (zh) 2023-12-26

Family

ID=77760804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110811535.7A Active CN113437975B (zh) 2021-07-19 2021-07-19 一种基于神经网络模型的电路参数矫正电路及其驱动方法

Country Status (1)

Country Link
CN (1) CN113437975B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114691437A (zh) * 2022-04-07 2022-07-01 珠海市运泰利自动化设备有限公司 一种测试校正装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947340A (zh) * 2004-03-10 2007-04-11 大卫·阿舍·贾法 自适应量化器
CN102281221A (zh) * 2011-06-23 2011-12-14 中兴通讯股份有限公司 非线性系统失真校正装置及方法
CN108599765A (zh) * 2018-04-14 2018-09-28 上海交通大学 基于深度学习的模数转换器的噪声抑制失真校正的装置和方法
CN111865228A (zh) * 2019-04-30 2020-10-30 中兴通讯股份有限公司 一种信号失真预校正方法及装置、系统及复合系统
CN112187266A (zh) * 2020-09-29 2021-01-05 中国电子科技集团公司第三十六研究所 一种模数转换器的非线性校正方法、装置及电子设备
US11038520B1 (en) * 2020-04-15 2021-06-15 International Business Machines Corporation Analog-to-digital conversion with reconfigurable function mapping for neural networks activation function acceleration

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11431347B2 (en) * 2019-12-09 2022-08-30 Technion Research & Development Foundation Limited Analog-to-digital converter using a pipelined memristive neural network

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947340A (zh) * 2004-03-10 2007-04-11 大卫·阿舍·贾法 自适应量化器
CN102281221A (zh) * 2011-06-23 2011-12-14 中兴通讯股份有限公司 非线性系统失真校正装置及方法
CN108599765A (zh) * 2018-04-14 2018-09-28 上海交通大学 基于深度学习的模数转换器的噪声抑制失真校正的装置和方法
CN111865228A (zh) * 2019-04-30 2020-10-30 中兴通讯股份有限公司 一种信号失真预校正方法及装置、系统及复合系统
US11038520B1 (en) * 2020-04-15 2021-06-15 International Business Machines Corporation Analog-to-digital conversion with reconfigurable function mapping for neural networks activation function acceleration
CN112187266A (zh) * 2020-09-29 2021-01-05 中国电子科技集团公司第三十六研究所 一种模数转换器的非线性校正方法、装置及电子设备

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Hongji Xu ; Lu Wang ; Runyi Yuan ; Yuchun Chang.A/D converter background calibration algorithm based on neural network.2018 International Conference on Electronics Technology (ICET).2018,全文. *
Min Chen ; Yimin Wu ; Jingchao Lan ; Fan Ye ; Chixiao Chen ; Junyan Ren.A Calibration Scheme for Nonlinearity of the SAR-Pipelined ADCs Based on a Shared Neural Network.2020 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS).2020,全文. *
基于神经网络的ADC校正算法的研究;徐弘基;中国优秀硕士学位论文全文数据库 (信息科技辑);全文 *

Also Published As

Publication number Publication date
CN113437975A (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
CN113437975B (zh) 一种基于神经网络模型的电路参数矫正电路及其驱动方法
US9893924B2 (en) Module for a radio receiver
EP0787997B1 (en) Adaptive digital filter for improved measurement accuracy in an electronic instrument
Al-Alaoui Linear phase low-pass IIR digital differentiators
EP1672801A1 (en) Digital to analog converter
US7466250B2 (en) Time interleaved analogue/digital conversion device with self adaptive equalisation
KR20140096126A (ko) 시스템 선형화
CN107302357B (zh) 一种双通道tiadc线性频响失配和非线性失配的联合校正方法
CN107294534B (zh) 用于窄带信号采样的双通道tiadc频响失配实时校正方法
AU2019383717B2 (en) Mutual inductance-type current sensing
Wang et al. Adaptive background estimation for static nonlinearity mismatches in two-channel TIADCs
US20070174376A1 (en) Digital Filter Design System And Method
US7693672B2 (en) Adaptive self-linearization
US20080291066A1 (en) Composite analog to digital receiver with adaptive self-linearization
Al-Alaoui Novel approach to analog-to-digital transforms
Vogel et al. A review on low-complexity structures and algorithms for the correction of mismatch errors in time-interleaved ADCs
JP2004328436A (ja) Ａ／ｄ変換装置
US6946983B2 (en) Digital-to-analog converter having error correction
KR101058703B1 (ko) 연속-시간 아날로그 필터용 시분할 주파수 보정 및 직류 옵셋 제거회로
US7023930B2 (en) Reducing the crest factor of a multicarrier signal
EP2067252B1 (en) Adaptive self-linearization
Vansebrouck et al. Performance study of nonlinearities blind correction in wideband receivers
Bermudez et al. A new improved iterative method for compensation of the (sin x)/x frequency response distortion
CN106571828A (zh) 一种连续时间Sigma-Delta调制器
Liang et al. A Wiener model based Post-calibration of ADC nonlinear distortion

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 707-1, building 1, Suzhou nano City, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Suzhou, Jiangsu 215000

Applicant after: Hangzhou Biaozhang Electronic Technology Co.,Ltd.

Address before: Room 707-1, building 1, Suzhou nano City, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Suzhou, Jiangsu 215000

Applicant before: Suzhou biaozhang Electronic Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 503B, Building A6, No. 2-150 Yunlian Road, Yuhang Street, Yuhang District, Hangzhou City, Zhejiang Province, 310000

Applicant after: Hangzhou Biaozhang Electronic Technology Co.,Ltd.

Address before: Room 707-1, building 1, Suzhou nano City, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Suzhou, Jiangsu 215000

Applicant before: Hangzhou Biaozhang Electronic Technology Co.,Ltd.