CN113428832A - 一种高密度多模态神经微电极阵列及其制备与集成方法 - Google Patents

一种高密度多模态神经微电极阵列及其制备与集成方法 Download PDF

Info

Publication number
CN113428832A
CN113428832A CN202110711680.8A CN202110711680A CN113428832A CN 113428832 A CN113428832 A CN 113428832A CN 202110711680 A CN202110711680 A CN 202110711680A CN 113428832 A CN113428832 A CN 113428832A
Authority
CN
China
Prior art keywords
silicon
density
microelectrode
microelectrode array
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110711680.8A
Other languages
English (en)
Other versions
CN113428832B (zh
Inventor
王明浩
樊晔
郭帮帮
程瑜华
王高峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Hangzhou Dianzi University Wenzhou Research Institute Co Ltd
Original Assignee
Hangzhou Dianzi University
Hangzhou Dianzi University Wenzhou Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University, Hangzhou Dianzi University Wenzhou Research Institute Co Ltd filed Critical Hangzhou Dianzi University
Priority to CN202110711680.8A priority Critical patent/CN113428832B/zh
Publication of CN113428832A publication Critical patent/CN113428832A/zh
Application granted granted Critical
Publication of CN113428832B publication Critical patent/CN113428832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009Structural features, others than packages, for protecting a device against environmental influences
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00166Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optical Integrated Circuits (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种高密度多模态神经微电极阵列及其制备与集成方法。目前,大部分的高密度密西根微电极(单根100通道以上)都没有集成光刺激通道和微流体通道,而集成了光刺激通道或微流体通道的密西根微电极的电极点密度往往偏低。本发明拟采用一种基于微流体通道内“零线间距”布线的高密度多功能集成机制,实现微电极对神经环路进行高时空分辨率的记录与刺激。另一方面,为了提高神经微电极在体内长期植入的稳定性,本发明拟采用一种微流体给药和术后位置调整相结合的减轻胶质包覆的新机制,为实现微电极对光诱发神经信号进行长期高信噪比的记录提供理论基础。

Description

一种高密度多模态神经微电极阵列及其制备与集成方法
技术领域
本发明属于MEMS生物传感器技术领域,具体涉及一种用于神经信号检测的高密度多模态神经微电极阵列的制备与集成方法,该芯片是通过MEMS微加工和微组装技术在SOI衬底上实现神经微电极阵列的制备与集成。
背景技术
大脑的功能,如感知,运动控制,学习和记忆,产生于分布在多个大脑区域的神经元集体的协同激活过程。如今,在理解单个神经细胞的反应特性方面虽然已经取得了重大进展,但对复杂神经环路之间的相互作用机制仍然知之甚少。理解这些相互作用的一个基本障碍是很难同时测量行为动物大脑中大量分布神经元的活动。电生理记录一直是监测大脑的黄金标准,这是因为它直接测量神经元的电活动,具有极高的时间分辨率,使其足以捕捉到最快的神经元动作电位细节。目前,电生理记录神经微电极的主要瓶颈是小侵入性与大空间探测范围、高空间分辨率之间的矛盾。因此,通过新型的微纳加工技术实现高密度、小体积、阵列化的神经微电极制备,是脑机接口器件研究中需要解决的首要关键科学问题。
霍华德休斯医学研究所的James J.Jun等人在论文“Fully integrated siliconprobes for high-density recording ofneural activity”中基于CMOS多路复用开关电路,设计、制造和测试了一种名为“神经像素”的新型硅探针。每个探针有384个记录通道,可编程寻址960个TiN记录电极点。通过将两个“神经像素”探针植入到小鼠的五个脑区中,他们同时记录到了超过700个独立神经元的动作电位信号。然而,采用以上方法制备的高密度神经微电极都不具备光刺激和流体给药功能,这使其功能性和长期植入的稳定性较差。为此,美国密西根大学的E.Yoon教授在论文“Monolithically Integrated mu LEDs onSilicon Neural Probes for High-Resolution Optogenetic Studies inBehavingAnimals”中将12个微LED和32个记录电极点单片集成在4个硅基微探针上,同时实现了分辨率小于1微米的光刺激和电生理记录。E.Yoon团队在论文“3D multi-functionalneural probe array for mapping functional connectivities in a 3D neuron chip”中进一步将16个记录通道、1个微流体通道以及1个光波导集成在4个硅探针上。该方法制备的多功能神经微电极能够同时实现光/电刺激、微流体给药以及神经电记录的功能。通过对上述关于神经微电极的研究现状进行分析不难发现,目前大部分的高密度密西根微电极(单根100通道以上)都没有集成光刺激通道和微流体通道,而集成了光刺激通道或微流体通道的密西根微电极的电极点密度往往偏低。这主要是因为目前大部分高密度密西根微电极的制备工艺与光波导或者微流体通道的制备工艺兼容性较差导致的。
发明内容
本发明的目的在于针对现有技术中的缺陷,利用MEMS微加工技术实现具有电记录、光刺激和流体给药功能的新型高密度多模态神经微电极阵列的制备与集成。
本发明提供的一种高密度多模态神经微电极阵列,包括高密度硅探针和微电极基部。高密度硅探针上分布有记录电极点、光波导出射端、微流体通道、顶层金属导线和底层金属导线。微流体通道共有多条;底层金属导线设置在微流体通道的底部。顶层金属导线设置在相邻的两条微流体通道之间。所述的顶层金属导线和底层金属导线通过单步工艺实现沉积,并通过微流体通道内凹的结构实现自动绝缘。微电极基部上设置有微流体通道入口、光波导耦合端和金属焊盘。各记录电极点与对应的金属焊盘通过顶层金属导线或底层金属导线连接。
作为优选,微流体通道利用图形化的氧化硅作为硬掩模,在硅衬底上先后进行各向异性深硅刻蚀和各向同性深硅刻蚀得到的。微流体通道的出口位于高密度硅探针尖端的记录电极点处,并从高密度硅探针的尖端延伸到微电极基部的微流体通道入口。在微电极基部上,沿着远离高密度硅探针的方向,微流体通道的宽度逐渐变宽。
作为优选,所述微流体通道的直径在1-5微米;顶层金属导线和底层金属导线的宽度为2-10微米;光波导的直径为5-10微米;高密度硅探针的长度为5-20毫米,宽度为100-500微米,厚度为15-100微米。单根高密度硅探针上记录电极点的数量为50-200个,微流体通道的数量为49-199个,光波导的数量为5-20个。
作为优选,微流体通道的内表面上利用PECVD上保形沉积有一层氧化硅,该层氧化硅在微流体通道的上开口密封后形成微流体通道与金属导线之间的绝缘层。
作为优选,高密度硅探针上利用SU-8的光刻图形化技术形成光波导阵列结构,通过梯度折射率透镜与外部LD/LED光源耦合实现光刺激。
作为优选,所述的微电极基部上还设置有梯度折射率透镜、激光二极管和硅衬底。所述的梯度折射率透镜设置在硅衬底上。光波导耦合端与激光二极管通过梯度折射率透镜光耦合。
作为优选,该高密度多模态神经微电极阵列还包括软管。所述的软管通过密封胶与微流体通道入口连通。
作为优选,所述底层金属导线与金属焊盘的连接处存在台阶。该台阶处电镀有一层金纳米颗粒,实现台阶处的电学连接。
作为优选,柔性排线与各金属焊盘通过各向异性导电胶实现电学和机械连接。
该高密度多模态神经微电极阵列的制备过程如下:
(1)利用图形化的氧化硅作为硬掩模,采用各向异性深硅刻蚀技术在SOI硅片上形成矩形的沟道。
(2)对深硅刻蚀的工艺参数进行调整,利用各向同性干法刻蚀技术形成管状沟道。
(3)使用等离子体增强化学气相沉积系统在SOI硅片上沉积一层氧化硅作为绝缘层。
(4)利用电子束蒸发系统在氧化硅表面沉积一层Cr/Au作为导电层。由于电子束蒸发系统沉积的金属台阶覆盖特性较差,内凹沟道的存在使得Cr/Au自动图形化为线条结构,并能够彼此绝缘。随后,使用普通光刻和离子束刻蚀工艺将电极图形区域外的金属刻蚀掉。
(5)使用PECVD在硅片上沉积一层厚氧化硅作为上绝缘层,通过绝缘层的保形沉积技术将沟道的上开口闭合,形成微流体通道。
(6)使用光刻和反应离子刻蚀将电极点和焊盘上方的氧化硅清除,形成导电窗口。再次使用反应离子刻蚀和深硅刻蚀将微电极阵列正面轮廓线上的氧化硅和硅去除。然后,利用SU-8的光刻图形化技术在微电极阵列的探针上形成光波导阵列结构。最后,使用双面对准光刻和反应离子刻蚀以及深硅刻蚀将微电极阵列背面轮廓线上的氧化硅和硅去除实现释放。
该高密度多模态神经微电极阵列的集成方法如下:
(1)采用各向异性导电胶热压或超声焊线的方式将LD芯片键合到硅衬底上,实现固定和电气连接。
(2)将梯度折射率透镜放入深硅刻蚀形成的沟槽内与光波导阵列结构耦合。
(3)将键合好的LD芯片与微电极阵列放置在一个PCB电路板上进行对准后固定,实现LD与光波导的耦合。
(4)采用ACF来实现微电极阵列与柔性排线在平面内的热压键合。
(5)将软管通过密封胶水固定到高密度硅探针与微电极基部的连接处。微电极基部(2)上逐渐发散的微流体通道的开口变大,无法在保形沉积过程中实现闭合而保留开口;该开口与软管连通,实现微流体的注入功能。
作为优选,所述集成方法的步骤(4)中,利用微加工工艺在焊盘处形成凸起。通过在焊盘上贴附一层ACF导电胶,并将柔性排线的焊盘与微电极的焊盘对齐后施加预设的温度和压力,实现焊盘在法向的导通。
本发明具有的有益效果是:
1、本发明结合各向异性深硅刻蚀和各向同性深硅刻蚀技术在导线之间实现微流体通道的制备,通过微流体给药实现对胶质反应的抑制,从而提高神经微电极阵列记录和刺激的长期稳定性。
2、本发明利用深硅刻蚀技术在记录导线之间刻蚀出内凹的沟道,通过在沟道内部进行“零线间距”布线将记录通道的数量提高一倍,即在单根探针上集成50-200个记录通道,为目前主流多模态探针的十倍以上。此外,本发明利用PECVD在沟道内表面保形沉积一定厚度的氧化硅,将沟道的上开口密封后可以形成微流体通道和金属导线之间的绝缘层,这样就可以同时实现微流体通道的多功能集成以及记录通道密度的提高。
3、本发明使用梯度折射率透镜实现LD与光波导之间的光耦合,通过降低LD与光波导之间的耦合损失,从而提高光刺激的可靠性,并实现了微光波导的多功能集成。
附图说明
图1为本发明中高密度多模态神经微电极阵列的整体结构示意图;
图2为本发明中高密度神经微电极阵列的制备工艺流程图;
图3为本发明中高密度多模态神经微电极阵列的集成示意图。
具体实施方式
以下结合附图对本发明作进一步说明。
如图1所示,一种高密度多模态神经微电极阵列,包括高密度硅探针1和微电极基部2。高密度硅探针1的表面分布有多个记录电极点1-1、光波导出射端1-2、微流体通道1-3、顶层金属导线1-4和底层金属导线1-5。并排设置的多条微流体通道1-3为管状沟槽。各微流体通道1-3的底部均设置有底层金属导线1-5。任意两个相邻的微流体通道1-3之间均设置有顶层金属导线1-4。微流体通道1-3能够进行微流体给药;同时,微流体通道1-3将底层金属导线1-5与顶层金属导线1-4隔开。从而实现“零线间距”布线,在不改变线宽的情况下将布线密度提高一倍。
微电极基部2上设置有微流体通道入口2-1、光波导耦合端2-2、金属焊盘2-3、梯度折射率透镜2-5、激光二极管2-6和硅衬底2-7。多个记录电极点1-1与多个金属焊盘2-3一一对应。高密度硅探针1上设置有多条光波导。各光波导将光波导出射端1-2与光波导耦合端2-2连接。各记录电极点1-1通过对应的一条顶层金属导线1-4或底层金属导线1-5与对应的金属焊盘2-3电连接。各微流体通道1-3从高密度硅探针1延伸至微电极基部2上。并且,在微电极基部2上,沿着远离高密度硅探针1的方向,微流体通道的宽度逐渐变宽,这导致其上部的开口无法被氧化硅密封,因此可以直接与微流体通道入口相连接。
如图3所示,由于顶层金属导线1-4和底层金属导线1-5不在一个平面,这导致底层金属导线1-5与对应的金属焊盘2-3之间存在台阶。为了避免台阶处的金属断路,采用电镀的方法在台阶处形成一层厚的金纳米颗粒2-4,从而实现台阶处的电学连接。光波导耦合端2-2通过梯度折射率透镜2-5与激光二极管2-6实现光耦合。光波导耦合端2-2所在硅衬底2-7与激光二极管2-6所在PCB位于同一个对准平台3上。软管4通过密封胶与微流体通道入口2-1连通,实现流体注入。柔性排线6通过各向异性导电胶5与各金属焊盘2-3实现电学和机械连接。
实施例1
如图2所示,一种高密度多模态神经微电极阵列的具体制备步骤如下:
(1)首先,如图2中的a和a'部分所示,使用PECVD系统在SOI衬底上沉积1微米厚的氧化硅,并利用光刻和反应离子刻蚀(RIE)技术将氧化硅图形化为2微米线宽和2微米线间距的线条。利用图形化的氧化硅作为硬掩模,采用各向异性深硅刻蚀技术在SOI硅片的顶层硅上形成并排设置的多条宽度和间距均为2微米的矩形沟道。
(2)接着,如图2中的b和b'部分所示,对深硅刻蚀的工艺参数进行调整,利用各项同性深硅刻蚀技术将矩形沟道刻蚀为直径为2-3微米的管状沟道(截面为优圆弧)。
(3)然后,如图2中的c和c'部分所示,使用等离子体增强化学气相沉积系统(PECVD)在SOI衬底上沉积一层200纳米厚度的氧化硅,作为金属导线的绝缘层。
(4)接着,如图2中的d和d'部分所示,利用电子束蒸发系统在绝缘层的表面沉积一层Cr/Au(20/200nm)作为导电层。由于电子束蒸发系统沉积的金属台阶覆盖特性较差,内凹的管状沟道的存在使得Cr/Au自动图形化为线条结构,并能够彼此绝缘。随后,使用普通光刻和离子束刻蚀工艺将电极图形区域外的金属刻蚀掉。
(5)然后,如图2中的e和e'部分所示,使用PECVD在硅片上沉积一层1微米厚的氧化硅作为上绝缘层,通过绝缘层的保形沉积技术将管状沟道的上开口闭合,从而实现微流体通道的制备。
(6)接着,如图2中的f和f'部分所示,使用光刻和反应离子刻蚀将电极点和焊盘位置上方的氧化硅清除,形成导电窗口。再次使用反应离子刻蚀和深硅刻蚀将微电极正面轮廓线上的氧化硅和硅去除。然后,利用SU-8的光刻图形化技术在微电极的探针上形成光波导阵列结构。最后,使用双面对准光刻和反应离子刻蚀以及深硅刻蚀将微电极背面轮廓线上的氧化硅和硅去除,实现释放。
如图3所示,一种高密度多模态神经微电极阵列的具体集成步骤如下:
(1)采用各向异性导电胶(ACF)热压和超声焊线的方式将一个LD芯片键合到SOI衬底上实现固定和电气连接。
(2)接着,将一个梯度折射率透镜放入深硅刻蚀形成的沟槽内与SU-8光波导阵列结构耦合。
(3)随后,将键合好的LD芯片与微电极放置在一个PCB电路板上进行对准后固定,从而实现LD与光波导的高效耦合。
(4)完成光电集成后,采用ACF来实现微电极与柔性排线在平面内的热压键合。为提高键合成功率,需要利用微加工工艺在微电极的焊盘处形成一个凸起。通过在焊盘上贴附一层ACF导电胶,并将柔性排线的焊盘与微电极的焊盘对齐后施加一定的温度和压力可以实现焊盘在法向的导通。
(5)为实现微流体给药功能,将一个聚合物软管通过密封胶水固定到探针与基部的连接处。由于该处的管状沟道从密排逐渐发散开,这会导致基部区域的沟道开口变大,从而无法在保形沉积过程中实现闭合。因此,将软管的一端与该处的开口连通即可实现微流体的注入功能。
实施例2
一种高密度多模态神经微电极阵列的具体制备步骤如下:
(1)首先,使用PECVD系统在SOI衬底上沉积1微米厚的氮化硅,并利用光刻和反应离子刻蚀(RIE)技术将氧化硅图形化为线宽和间距均为2微米的多条线条。利用图形化的氮化硅作为硬掩模,采用各向异性深硅刻蚀技术在SOI硅片的顶层硅上形成宽度为2微米的矩形沟道。
(2)接着,对深硅刻蚀的工艺参数进行调整,利用各项同性深硅刻蚀技术将矩形的沟道刻蚀为直径为2-3微米的管状沟道。
(3)然后,使用等离子体增强化学气相沉积系统(PECVD)在硅片上沉积一层200纳米厚度的氮化硅作为金属导线的绝缘层。
(4)接着,利用电子束蒸发系统在氧化硅表面沉积一层Cr/Au(20/200nm)作为导电层。由于电子束蒸发系统沉积的金属台阶覆盖特性较差,内凹沟道的存在使得Cr/Au自动图形化为线条结构,并能够彼此绝缘。随后,使用普通光刻和离子束刻蚀工艺将电极图形区域外的金属刻蚀掉。
(5)然后,使用PECVD在硅片上沉积一层1微米厚的氧化硅作为上绝缘层,通过绝缘层的保形沉积技术将沟道的上开口闭合,从而实现微流体通道的制备。
(6)接着,使用PECVD在氧化硅上先后沉积一层4微米厚的氮化硅和1微米厚的氧化硅分别作为光波导的芯层和包层。接着,使用光刻和反应离子刻蚀将芯层和包层图形化为光波导结构。然后,再次利用光刻和反应离子刻蚀将电极点和焊盘上方的绝缘层清除。最后,使用双面对准光刻、反应离子刻蚀以及深硅刻蚀将微电极背面轮廓线上的氧化硅和硅去除实现微电极的释放。
一种高密度多模态神经微电极阵列的具体集成步骤如下:
(1)拟采用贴片机将一个LD芯片键合到硅衬底上实现固定和电气连接。
(2)接着,将一个梯度折射率透镜放入深硅刻蚀形成的沟槽内与氧化硅/氮化硅/氧化硅光波导耦合。
(3)随后,将键合好的LD与微电极放置在一个PCB电路板上进行对准后固定,从而实现LD与光波导的高效耦合。
(4)完成光电集成后,拟采用ACF来实现微电极与柔性排线在平面内的热压键合。为提高键合成功率,需要利用微加工工艺在微电极的焊盘处形成一个凸起。通过在焊盘上贴附一层ACF导电胶,并将软排线的焊盘与微电极的焊盘对齐后施加一定的温度和压力可以实现焊盘在法向的导通。
(5)为实现微流体给药功能,拟将一个聚合物软管通过密封胶水固定到探针与基部的连接处。由于该处的沟道从密排逐渐发散开,这会导致基部区域的沟道开口变大,从而无法在保形沉积过程中实现闭合。因此,将软管的一端与该处的开口连通即可实现微流体的注入功能。

Claims (10)

1.一种高密度多模态神经微电极阵列,其特征在于:包括高密度硅探针(1)和微电极基部(2);高密度硅探针(1)上分布有记录电极点(1-1)、光波导出射端(1-2)、微流体通道(1-3)、顶层金属导线(1-4)和底层金属导线(1-5);微流体通道(1-3)共有多条;底层金属导线(1-5)设置在微流体通道(1-3)的底部;顶层金属导线(1-4)设置在相邻的两条微流体通道(1-3)之间;所述的顶层金属导线和底层金属导线通过单步工艺实现沉积,并通过微流体通道内凹的结构实现自动绝缘;微电极基部(2)上设置有微流体通道入口(2-1)、光波导耦合端(2-2)和金属焊盘(2-3);各记录电极点(1-1)与对应的金属焊盘(2-3)通过顶层金属导线(1-4)或底层金属导线(1-5)连接。
2.根据权利要求1所述的一种高密度多模态神经微电极阵列,其特征在于:微流体通道(1-3)利用图形化的氧化硅作为硬掩模,在硅衬底上先后进行各向异性深硅刻蚀和各向同性深硅刻蚀得到的;微流体通道(1-3)的出口位于高密度硅探针(1)尖端的记录电极点(1-1)处,并从高密度硅探针(1)的尖端延伸到微电极基部(2)的微流体通道入口(2-1);在微电极基部(2)上,沿着远离高密度硅探针(1)的方向,微流体通道的宽度逐渐变宽。
3.根据权利要求1所述的一种高密度多模态神经微电极阵列,其特征在于:所述微流体通道的直径在1-5微米;顶层金属导线(1-4)和底层金属导线(1-5)的宽度为2-10微米;光波导的直径为5-10微米;高密度硅探针(1)的长度为5-20毫米,宽度为100-500微米,厚度为15-100微米;单根高密度硅探针(1)上记录电极点的数量为50-200个,微流体通道的数量为49-199个,光波导的数量为5-20个。
4.根据权利要求1所述的一种高密度多模态神经微电极阵列,其特征在于:微流体通道(1-3)的内表面上利用PECVD上保形沉积有一层氧化硅,该层氧化硅在微流体通道(1-3)的上开口密封后形成微流体通道与金属导线之间的绝缘层。
5.根据权利要求1所述的一种高密度多模态神经微电极阵列,其特征在于:高密度硅探针(1)上利用SU-8的光刻图形化技术形成光波导阵列结构,通过梯度折射率透镜与外部LD/LED光源耦合实现光刺激。
6.根据权利要求1所述的一种高密度多模态神经微电极阵列,其特征在于:所述的微电极基部(2)上还设置有梯度折射率透镜(2-5)、激光二极管(2-6)和硅衬底(2-7);所述的梯度折射率透镜(2-5)设置在硅衬底(2-7)上;光波导耦合端(2-2)与激光二极管(2-6)通过梯度折射率透镜(2-5)光耦合。
7.根据权利要求1所述的一种高密度多模态神经微电极阵列,其特征在于:还包括软管(4);所述的软管(4)通过密封胶与微流体通道入口(2-1)连通。
8.根据权利要求1所述的一种高密度多模态神经微电极阵列,其特征在于:底层金属导线(1-5)与金属焊盘(2-3)的连接处存在台阶;该台阶处电镀有一层金纳米颗粒(2-4),实现台阶处的电学连接;各金属焊盘(2-3)与柔性排线(6)通过各向异性导电胶(5)实现电学和机械连接。
9.如权利要求1所述的一种高密度多模态神经微电极阵列的制备与集成方法,其特征在于:
该高密度多模态神经微电极阵列的制备过程如下:
(1)利用图形化的氧化硅作为硬掩模,采用各向异性深硅刻蚀技术在SOI硅片上形成矩形的沟道;
(2)对深硅刻蚀的工艺参数进行调整,利用各向同性干法刻蚀技术形成管状沟道;
(3)使用等离子体增强化学气相沉积系统在SOI硅片上沉积一层氧化硅作为绝缘层;
(4)利用电子束蒸发系统在氧化硅表面沉积一层Cr/Au作为导电层;随后,使用普通光刻和离子束刻蚀工艺将电极图形区域外的金属刻蚀掉;
(5)使用PECVD在硅片上沉积一层厚氧化硅作为上绝缘层,通过绝缘层的保形沉积技术将沟道的上开口闭合,形成微流体通道;
(6)使用光刻和反应离子刻蚀将电极点和焊盘上方的氧化硅清除,形成导电窗口;再次使用反应离子刻蚀和深硅刻蚀将微电极阵列正面轮廓线上的氧化硅和硅去除;然后,利用SU-8的光刻图形化技术在微电极阵列的探针上形成光波导阵列结构;最后,使用双面对准光刻和反应离子刻蚀以及深硅刻蚀将微电极阵列背面轮廓线上的氧化硅和硅去除实现释放;
该高密度多模态神经微电极阵列的集成方法如下:
(1)采用各向异性导电胶热压或超声焊线的方式将LD芯片键合到硅衬底上,实现固定和电气连接;
(2)将梯度折射率透镜放入深硅刻蚀形成的沟槽内与光波导阵列结构耦合;
(3)将键合好的LD芯片与微电极阵列放置在一个PCB电路板上进行对准后固定,实现LD与光波导的耦合;
(4)采用ACF来实现微电极阵列与柔性排线在平面内的热压键合;
(5)将软管通过密封胶水固定到高密度硅探针(1)与微电极基部(2)的连接处;微电极基部(2)上逐渐发散的微流体通道(1-3)的开口变大,无法在保形沉积过程中实现闭合而保留开口;该开口与软管连通,实现微流体的注入功能。
10.根据权利要求9所述的一种高密度多模态神经微电极阵列的制备与集成方法,其特征在于:所述集成方法的步骤(4)中,利用微加工工艺在焊盘处形成凸起;通过在焊盘上贴附一层ACF导电胶,并将柔性排线的焊盘与微电极的焊盘对齐后施加预设的温度和压力,实现焊盘在法向的导通。
CN202110711680.8A 2021-06-25 2021-06-25 一种高密度多模态神经微电极阵列及其制备与集成方法 Active CN113428832B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110711680.8A CN113428832B (zh) 2021-06-25 2021-06-25 一种高密度多模态神经微电极阵列及其制备与集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110711680.8A CN113428832B (zh) 2021-06-25 2021-06-25 一种高密度多模态神经微电极阵列及其制备与集成方法

Publications (2)

Publication Number Publication Date
CN113428832A true CN113428832A (zh) 2021-09-24
CN113428832B CN113428832B (zh) 2024-02-02

Family

ID=77754469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110711680.8A Active CN113428832B (zh) 2021-06-25 2021-06-25 一种高密度多模态神经微电极阵列及其制备与集成方法

Country Status (1)

Country Link
CN (1) CN113428832B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114014252A (zh) * 2021-11-02 2022-02-08 杭州电子科技大学温州研究院有限公司 一种高密度低噪声刚柔结合神经探针及其制备方法
CN115285930A (zh) * 2022-07-25 2022-11-04 武汉衷华脑机融合科技发展有限公司 一种微针与排线倒焊连接结构及其制备工艺

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928207A (en) * 1997-06-30 1999-07-27 The Regents Of The University Of California Microneedle with isotropically etched tip, and method of fabricating such a device
CN1410376A (zh) * 2002-11-15 2003-04-16 中国科学院西安光学精密机械研究所 梯度折射率透镜的材料及其制备方法
US20130012801A1 (en) * 2009-10-30 2013-01-10 Agency For Science, Technology And Research Probe Element and Method of Forming a Probe Element
US20140275911A1 (en) * 2013-03-13 2014-09-18 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US20140273345A1 (en) * 2013-03-15 2014-09-18 The Charles Stark Draper Laboratory, Inc. Methods for bonding a hermetic module to an electrode array
US20150126843A1 (en) * 2013-11-05 2015-05-07 The Regents Of The University Of California Multielectrode array and method of fabrication
US20170065764A1 (en) * 2015-09-03 2017-03-09 Korea Institute Of Science And Technology Neural probe structure comprising cover element where fluid delivery channel is formed
US20180272287A1 (en) * 2015-12-08 2018-09-27 The Regents Of The University Of Michigan Microfabrication of a microdialysis probe with nanoporous membrane
CN109941962A (zh) * 2019-03-28 2019-06-28 南京大学 一种电学连接高密度坡面台阶纳米线的方法
US20190388678A1 (en) * 2018-06-22 2019-12-26 The Regents Of The University Of Michigan Probe array and method of manufacture
CN112259570A (zh) * 2020-10-22 2021-01-22 杭州电子科技大学温州研究院有限公司 用于神经记录和光刺激的柔性脑皮层电极及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928207A (en) * 1997-06-30 1999-07-27 The Regents Of The University Of California Microneedle with isotropically etched tip, and method of fabricating such a device
CN1410376A (zh) * 2002-11-15 2003-04-16 中国科学院西安光学精密机械研究所 梯度折射率透镜的材料及其制备方法
US20130012801A1 (en) * 2009-10-30 2013-01-10 Agency For Science, Technology And Research Probe Element and Method of Forming a Probe Element
US20140275911A1 (en) * 2013-03-13 2014-09-18 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US20140273345A1 (en) * 2013-03-15 2014-09-18 The Charles Stark Draper Laboratory, Inc. Methods for bonding a hermetic module to an electrode array
US20150126843A1 (en) * 2013-11-05 2015-05-07 The Regents Of The University Of California Multielectrode array and method of fabrication
US20170065764A1 (en) * 2015-09-03 2017-03-09 Korea Institute Of Science And Technology Neural probe structure comprising cover element where fluid delivery channel is formed
US20180272287A1 (en) * 2015-12-08 2018-09-27 The Regents Of The University Of Michigan Microfabrication of a microdialysis probe with nanoporous membrane
US20190388678A1 (en) * 2018-06-22 2019-12-26 The Regents Of The University Of Michigan Probe array and method of manufacture
CN109941962A (zh) * 2019-03-28 2019-06-28 南京大学 一种电学连接高密度坡面台阶纳米线的方法
CN112259570A (zh) * 2020-10-22 2021-01-22 杭州电子科技大学温州研究院有限公司 用于神经记录和光刺激的柔性脑皮层电极及其制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HYOGEUN SHIN ET AL.: "3D multi-functional neural probe array for mapping functional connectivities in a 3D neuron chip", 2016 IEEE 29TH INTERNATIONAL CONFERENCE ON MICRO ELECTRO MECHANICAL SYSTEMS (MEMS), pages 321 - 324 *
MINGHAO WANG .ET AL: "Controlled Electrodeposition of Graphene Oxide Doped Conductive Polymer on Microelectrodes for Low-Noise Optogenetics", IEEE ELECTRON DEVICE LETTERS, vol. 42, no. 3, pages 418 - 421, XP011839600, DOI: 10.1109/LED.2021.3051617 *
孟冀豫 等: "弧形阵列微电极对高电导率流体混合效率的影响", 天津大学学报(自然科学与工程技术版), vol. 54, no. 1, pages 42 - 50 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114014252A (zh) * 2021-11-02 2022-02-08 杭州电子科技大学温州研究院有限公司 一种高密度低噪声刚柔结合神经探针及其制备方法
CN114014252B (zh) * 2021-11-02 2024-05-31 杭州电子科技大学温州研究院有限公司 一种高密度低噪声刚柔结合神经探针及其制备方法
CN115285930A (zh) * 2022-07-25 2022-11-04 武汉衷华脑机融合科技发展有限公司 一种微针与排线倒焊连接结构及其制备工艺

Also Published As

Publication number Publication date
CN113428832B (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
CN113428832B (zh) 一种高密度多模态神经微电极阵列及其制备与集成方法
CN111938626B (zh) 一种柔性植入式神经光电极及其制备方法
CN100403082C (zh) 光电子封装件以及制作方法
US20040097002A1 (en) Three-dimensional integrated CMOS-MEMS device and process for making the same
US20090325424A1 (en) Connecting Scheme for Orthogonal Assembly of Microstructures
CN111134654B (zh) 集成内部金属屏蔽层的光电神经探针及其制备方法
CN112259570B (zh) 用于神经记录和光刺激的柔性脑皮层电极及其制备方法
JP4903844B2 (ja) 小型イメージング装置
JP2003527581A (ja) 物体の電気的測定を行う装置及び方法
CN109655084B (zh) 一种可驱动型神经光电极阵列的制备方法
CN101543406B (zh) 使用硅阵列孔装配微丝电极阵列的方法
CN111613700B (zh) 一种用于光遗传刺激和电生理记录的光电极及其制备方法
US20120019270A1 (en) Microfabricated pipette and method of manufacture
CN104490385A (zh) 一种针式微电极阵列
US11850416B2 (en) Method of manufacturing a probe array
Schwaerzle et al. Miniaturized tool for optogenetics based on an LED and an optical fiber interfaced by a silicon housing
CN114767122A (zh) 具有激光二极管耦合光波导结构的三维神经光电极阵列
KR101206462B1 (ko) 광전달이 가능한 탐침을 구비한 광자극 탐침 구조체 및 그 제조 방법
CN114305433A (zh) 一种基于集成电路芯片的微针
CN112099160B (zh) 一种植入式神经光电极的后端连接结构及其制备方法
CN106304636A (zh) 一种光模块及其电路板刻蚀方法
CN109534284B (zh) 用于微电极与柔性排线之间热压焊接的方法
EP2820672A2 (en) Wire arrangement for an electronic circuit and method of manufacturing the same
CN101112309A (zh) 硅v形槽板及利用硅v形槽板装配微丝电极阵列的方法
CN114098740A (zh) 一种微针

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant