CN113421951B - 发光二极管芯片制作方法 - Google Patents
发光二极管芯片制作方法 Download PDFInfo
- Publication number
- CN113421951B CN113421951B CN202110698193.2A CN202110698193A CN113421951B CN 113421951 B CN113421951 B CN 113421951B CN 202110698193 A CN202110698193 A CN 202110698193A CN 113421951 B CN113421951 B CN 113421951B
- Authority
- CN
- China
- Prior art keywords
- growing
- layer
- temperature
- flow rate
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 45
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000001816 cooling Methods 0.000 claims abstract description 14
- 230000000903 blocking effect Effects 0.000 claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims description 52
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 229910052594 sapphire Inorganic materials 0.000 claims description 11
- 239000010980 sapphire Substances 0.000 claims description 11
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 7
- 230000001788 irregular Effects 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 119
- 239000011777 magnesium Substances 0.000 description 28
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 23
- 230000000694 effects Effects 0.000 description 8
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 7
- 229910018516 Al—O Inorganic materials 0.000 description 6
- 230000006798 recombination Effects 0.000 description 6
- 238000005215 recombination Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 5
- 230000005428 wave function Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004774 atomic orbital Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000009643 growth defect Effects 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- ZSWFCLXCOIISFI-UHFFFAOYSA-N endo-cyclopentadiene Natural products C1C=CC=C1 ZSWFCLXCOIISFI-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请公开了一种发光二极管芯片制作方法，依次包括：处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层，降温冷却，其中生长多量子阱层依次包括进行生长MQWs1、生长MQWs2、生长MQWs3的步骤，所述生长MQWs1包括依次生长InGaN阱层和低温高掺Mg的GaN层的步骤，所述生长MQWs2包括生长P型InN层，所述生长MQWs3包括制作Al2O3薄膜以及生长GaN垒层的步骤。本发明通过采用新的LED量子阱制备方法来提高LED的亮度，并减少波长蓝移，尤其适合于制作小间距显示屏。
Description
技术领域
本发明属于LED技术领域，具体涉及一种发光二极管芯片制作方法。
背景技术
发光二极管(Light-Emitting Diode，LED)是一种将电能转化为光能的半导体电子器件。当LED有电流流过时，LED中的电子与空穴在其多量子阱内复合而发出单色光。LED作为一种高效、环保、绿色新型固态照明光源，除了目前已被广泛用作室内外照明，还被广泛应用于交通信号灯、汽车灯、室内外照明和小间距显示屏。
现有的LED多量子阱的生长方法制备的LED亮度不高，严重阻碍了LED性能的提高，影响LED的节能效果。另外，当前的量子阱生长方法中，材料的禁带宽度受到限制，量子阱中基态升高，LED的发光波长容易向短波方向移动，即发生蓝移。当小间距显示屏中注入不同大小电流改变发光强度时，LED发光波长的蓝移量会出现较大差别，无法满足小间距显示屏的应用需要。
综上所述，急需研发新的LED芯片制作方法，提高LED量子阱的材料质量，从而提高LED的亮度，并减少波长蓝移。
发明内容
本发明通过采用新的LED量子阱制备方法来提高LED的亮度，并减少波长蓝移。
本发明的发光二极管芯片制作方法，依次包括：处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却，
所述生长多量子阱层依次包括：生长MQWs1、生长MQWs2和生长MQWs3；其中，
所述生长MQWs1包括依次生长InGaN阱层和低温高掺Mg的GaN层，具体为：
保持反应腔压力300-400mbar，反应腔温度780-820℃，通入NH3、TMGa以及TMIn，生长厚度为D1的InGaN阱层；
反应腔压力保持不变，降低反应腔温度至460-480℃，通入NH3、Cp2Mg及TMGa，在所述InGaN阱层上面生长厚度为D2的低温高掺Mg的GaN层，其中，Mg掺杂浓度5E22-6E23atoms/cm3；
所述生长MQWs2包括生长P型InN层，具体为：
反应腔压力保持不变，反应腔温度控制升高至820-840℃，通入NH3、Cp2Mg、TMIn、H2以及N2，在所述低温高掺Mg的GaN层上面生长厚度为D3的P型InN层；
所述生长MQWs3包括制作Al2O3薄膜层以及生长GaN垒层，具体为：
将已生长所述P型InN层的芯片从MOCVD反应腔中取出，利用磁控溅射方法在所述P型InN层上面溅射厚度为D4的Al2O3薄膜层；
将已溅射好Al2O3薄膜层的芯片从溅射反应腔中取出，放入快速退火炉中，在580-600℃的温度下氮气退火4-5min，使Al原子掺杂到所述P型InN层中，退火过程中控制氮气的流量从1L/min渐变增加至4L/min，且控制Q＝3t+1，其中Q表示氮气的流量，t表示退火时间；
将芯片从快速退火炉中中取出，再利用MOCVD方法在所述Al2O3薄膜层上面生长厚度为D5的GaN垒层，其中，D4和D5的范围在3-6nm之间；
其中，D1+D2＝1.2(D4+D5)，D3＝1.3(D4+D5)；
周期性依次进行生长MQWs1、生长MQWs2以及生长MQWs3的步骤，周期数为2-12个。
优选地，所述处理衬底的具体过程为：
在1000℃-1100℃的温度下，通入100-130L/min的H2，保持反应腔压力100-300mbar，处理蓝宝石衬底5-10min。
优选地，所述生长低温GaN缓冲层的具体过程为：
降温至500-600℃，保持反应腔压力300-600mbar，通入流量为10000-20000sccm的NH3、50-100sccm的TMGa及100-130L/min的H2，在蓝宝石衬底上生长厚度为20-40nm的低温GaN缓冲层；
升高温度到1000-1100℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3和100-130L/min的H2，保温300-500s，将低温GaN缓冲层腐蚀成不规则岛形。
优选地，所述生长非掺杂GaN层的具体过程为：
升高温度到1000-1200℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2，持续生长2-4μm的非掺杂GaN层。
优选地，所述生长掺杂Si的GaN层的具体过程为：
保持反应腔压力300-600mbar，保持温度1000-1200℃，通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4，持续生长3m-4μm掺杂Si的N型GaN层，其中，Si掺杂浓度5E18-5E19atoms/cm3。
优选地，所述生长AlGaN电子阻挡层的具体过程为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl、1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层，所述AlGaN层的厚度为40-60nm，其中，Mg掺杂的浓度为1E19-1E20atoms/cm3。
优选地，所述生长掺杂Mg的P型GaN层的具体过程为：
保持反应腔压力400-900mbar、温度950-1000℃，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2及1000-3000sccm的Cp2Mg，持续生长50-200nm的掺杂Mg的P型GaN层，其中，Mg掺杂浓度1E19-1E20atoms/cm3。
优选地，所述降温冷却的具体过程为：
降温至650-680℃，保温20-30min，关闭加热系统、关闭给气系统，随炉冷却。
相比于传统的生长方法，本发明中的发光二极管芯片制作方法达到了如下效果：
(1)由于极化电场的作用，量子阱能带倾斜，电子/空穴波函数交叠量减少，电子-空穴复合几率减少，芯片发光效率下降。为减小以上影响，本发明通过在LED量子阱结构中引入P型InN层，在GaN量子势垒和InGaN量子阱界面形成高In区，在能带上减弱量子阱能带的倾斜，使电子和空穴波函数在量子阱中的交叠增加，提高载流子复合效率。此生长工艺可提高芯片亮度约0.8％。
(2)本发明通过在量子阱中引入低温高掺Mg的GaN层，可以提供大量空穴，从而提高载流子复合效率。此结构设计可提高芯片亮度约1.0％。
(3)本发明通过在量子阱中的P型InN层上制作Al2O3薄膜，并对Al2O3薄膜进行退火处理，使Al原子掺杂到P型InN中。Al2O3薄膜在退火过程中由于金属原子和In原子发生占位替代会产生“金属-O”键(或“In-O-金属”键)。Al原子比In原子有更低的主量子数和更宽的轨道能隙，由原子轨道的线性合并效应，Al掺杂InN中的“Al-O”键(或“In-O-Al”键)会增加InN的禁带宽度。由于“Al-O”键的占比会直接影响InN的禁带宽度增加量，退火过程中通过控制氮气的流量从1L/min渐变增加至4L/min，且控制氮气的流量与退火时间满足Q＝3t+1，以增加“Al-O”键的占比，从而可以提高InN的禁带宽度增加量，减少波长蓝移；
(4)本发明将有源区量子阱结构分成三组，其中MQWs1和MQWs2分别是MQWs3厚度的1.2和1.3倍，可以有效减少材料生长缺陷，提高关键发光的MQWs3的晶体质量，此结构比相同势垒厚度量子阱结构的芯片亮度提高约1.5％。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明方法制备的LED外延的结构示意图；
图2为现有传统方法制备的LED外延的结构示意图；
其中，1、蓝宝石衬底，2、低温GaN缓冲层，3、非掺杂GaN层，4、N型GaN层，5、多量子阱层，6、AlGaN电子阻挡层，7、P型GaN层，51、InGaN阱层，52、低温高掺Mg的GaN层，53、P型InN层，54、Al2O3薄膜层，55、GaN垒层。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
另外，本说明书并没有将权利要求书公开的构件和方法步骤限定于实施方式的构件和方法步骤。特别是，在实施方式中记载的结构部件的尺寸、材质、形状、其结构顺序和邻接顺序以及制造方法等只要没有具体的限定，就仅作为说明例，而不是将本发明的范围限定于此。附图中所示的结构部件的大小和位置关系是为了清楚地进行说明而放大示出。
以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。
实施例1
本实施例采用本发明提供的发光二极管芯片制作方法，采用MOCVD来生长GaN基LED外延片，采用高纯H2或高纯N2或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，金属有机源三甲基镓(TMGa)作为镓源，三甲基铟(TMIn)作为铟源，N型掺杂剂为硅烷(SiH4)，三甲基铝(TMAl)作为铝源，P型掺杂剂为二茂镁(CP2Mg)，反应压力在70mbar到600mbar之间。具体生长方式如下(外延结构请参考图1)：
发光二极管芯片制作方法，依次包括：处理蓝宝石衬底1、生长低温GaN缓冲层2、生长非掺杂GaN层3、生长掺杂Si的N型GaN层4、生长多量子阱层5、生长AlGaN电子阻挡层6、生长掺杂Mg的P型GaN层7，降温冷却；其中，
步骤1：处理蓝宝石衬底1。
具体地，所述步骤1，进一步为：
在温度为1000-1100℃，反应腔压力为100-300mbar，通入100-130L/min的H2的条件下，处理蓝宝石衬底5-10分钟。
步骤2：生长低温GaN缓冲层2，并在所述低温GaN缓冲层2形成不规则小岛。
具体地，所述步骤2，进一步为：
在温度为500-600℃，反应腔压力为300-600mbar，通入10000-20000sccm的NH3、50-100sccm的TMGa、100-130L/min的H2的条件下，在所述蓝宝石衬底1上生长所述低温GaN缓冲层2，所述低温GaN缓冲层2的厚度为20-40nm；
在温度为1000-1100℃、反应腔压力为300-600mbar，通入30000-40000sccm的NH3和100-130L/min的H2的条件下，保温300-500s，在所述低温GaN缓冲层2上形成所述不规则小岛。
步骤3：生长非掺杂GaN层3。
具体地，所述步骤3，进一步为：
在温度为1000-1200℃，反应腔压力为300-600mbar，通入30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2的条件下，生长的所述非掺杂GaN层3；所述非掺杂GaN层3的厚度为2-4μm。
步骤4：生长Si掺杂的N型GaN层4。
具体地，所述步骤4，进一步为：
保持反应腔压力300-600mbar，保持温度1000-1200℃，通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4，持续生长3-4μm掺杂Si的N型GaN层4，其中，Si掺杂浓度5E18-1E19atoms/cm3。
步骤5：生长多量子阱层5。
所述生长多量子阱层依次包括：生长MQWs1、生长MQWs2和生长MQWs3；其中，
所述生长MQWs1包括依次生长InGaN阱层51和低温高掺Mg的GaN层52，具体为：
保持反应腔压力300-400mbar，反应腔温度780-820℃，通入NH3、TMGa以及TMIn，生长厚度为D1的InGaN阱层51；
反应腔压力保持不变，降低反应腔温度至460-480℃，通入NH3、Cp2Mg及TMGa，在所述InGaN阱层51上面生长厚度为D2的低温高掺Mg的GaN层52，其中，Mg掺杂浓度5E22-6E23atoms/cm3；
所述生长MQWs2包括生长P型InN层53，具体为：
反应腔压力保持不变，反应腔温度控制升高至820-840℃，通入NH3、Cp2Mg、TMIn、H2以及N2，在所述低温高掺Mg的GaN层52上面生长厚度为D3的P型InN层53；
所述生长MQWs3包括制作Al2O3薄膜层54以及生长GaN垒层55，具体为：
将已生长所述P型InN层53的芯片从MOCVD反应腔中取出，利用磁控溅射方法在所述P型InN层53上面溅射厚度为D4的Al2O3薄膜层54；
将已溅射好Al2O3薄膜层54的芯片从溅射反应腔中取出，放入快速退火炉中，在580-600℃的温度下氮气退火4-5min，使Al原子掺杂到所述P型InN层中，退火过程中控制氮气的流量从1L/min渐变增加至4L/min，且控制Q＝3t+1，其中Q表示氮气的流量，t表示退火时间；
将芯片从快速退火炉中中取出，再利用MOCVD方法在所述Al2O3薄膜层54上面生长厚度为D5的GaN垒层55，其中，D4和D5的范围在3-6nm之间；
其中，D1+D2＝1.2(D4+D5)，D3＝1.3(D4+D5)；
周期性依次进行生长MQWs1、生长MQWs2以及生长MQWs3的步骤，周期数为2-12个。
步骤6：生长AlGaN电子阻挡层6。
具体地，所述步骤6，进一步为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl和1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层6，所述AlGaN层6的厚度为40-60nm，其中，Mg掺杂的浓度为1E19-1E20atoms/cm3。
步骤7：生长掺杂Mg的P型GaN层7。
具体地，所述步骤7，进一步为：
在温度为950-1000℃，反应腔压力为400-900mbar，通入50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2、1000-3000sccm的Cp2Mg的条件下，生长厚度为50-200nm的掺杂Mg的P型GaN层7，Mg掺杂浓度1E19-1E20atoms/cm3。
步骤8：在温度为650-680℃的条件下保温20-30min，接着关闭加热系统、关闭给气系统，随炉冷却。
实施例2
以下提供对比实施例，即传统LED外延结构的生长方法(外延结构请参考图2)。
步骤1：在温度为1000-1100℃，反应腔压力为100-300mbar，通入100-130L/min的H2的条件下，处理蓝宝石衬底5-10分钟。
步骤2：生长低温GaN缓冲层2，并在所述低温GaN缓冲层2形成不规则小岛。
具体地，所述步骤2，进一步为：
在温度为500-600℃，反应腔压力为300-600mbar，通入10000-20000sccm的NH3、50-100sccm的TMGa、100-130L/min的H2的条件下，在所述蓝宝石衬底1上生长所述低温GaN缓冲层2，所述低温GaN缓冲层2的厚度为20-40nm；
在温度为1000-1100℃、反应腔压力为300-600mbar，通入30000-40000sccm的NH3、100-130L/min的H2的条件下，保温300-500s，在所述低温GaN缓冲层2上形成所述不规则小岛。
步骤3：生长非掺杂GaN层3。
具体地，所述步骤3，进一步为：
在温度为1000-1200℃，反应腔压力为300-600mbar，通入30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2的条件下，生长的所述非掺杂GaN层；所述非掺杂GaN层3的厚度为2-4μm。
步骤4：生长Si掺杂的N型GaN层4。
具体地，所述步骤4，进一步为：
在温度为1000-1200℃，反应腔压力为300-600mbar，通入30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2、20-50sccm的SiH4的条件下，生长Si掺杂的N型GaN层4，所述N型GaN层4的厚度为3-4μm，Si掺杂的浓度为5E18-1E19atoms/cm3。
步骤5：生长InGaN/GaN多量子阱层5。
具体地，所述生长多量子阱层5，进一步为：
保持反应腔压力300-400mbar、保持温度720℃，通入流量为50000-70000sccm的NH3、20-40sccm的TMGa、10000-15000sccm的TMIn及100-130L/min的N2，生长掺杂In的厚度为3nm的InGaN阱层51；
升高温度至800℃，保持反应腔压力300-400mbar，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa及100-130L/min的N2，生长10nm的GaN垒层55；
重复交替生长InGaN阱层51和GaN垒层55，得到InGaN/GaN多量子阱发光层，其中，InGaN阱层51和GaN垒层55的交替生长周期数为7-13个。
步骤6：生长AlGaN电子阻挡层6。
具体地，所述步骤6，进一步为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl、1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层6，所述AlGaN层6的厚度为40-60nm，其中，Mg掺杂的浓度为1E19-1E20atoms/cm3。
步骤7：生长掺杂Mg的P型GaN层7。
具体地，所述步骤7，进一步为：
在温度为950-1000℃，反应腔压力为400-900mbar，通入50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2、1000-3000sccm的Cp2Mg的条件下，生长厚度为50-200nm的掺杂Mg的P型GaN层7，Mg掺杂浓度1E19-1E20atoms/cm3。
步骤8：在温度为650-680℃的条件下保温20-30min，接着关闭加热系统、关闭给气系统，随炉冷却。
根据上述实施例1和实施例2分别制得样品1和样品2，样品1和样品2在相同的前工艺条件下镀ITO层约150nm，相同的条件下镀Cr/Pt/Au电极约1500nm，相同的条件下镀保护层SiO2约100nm，然后在相同的条件下将样品研磨切割成635μm*635μm(25mil*25mil)的芯片颗粒，之后将样品1和样品2在相同位置各自挑选1000颗晶粒，在相同的封装工艺下，封装成白光LED。采用积分球在驱动电流350mA条件下测试样品1和样品2的光电性能。
表1样品1和样品2的电性参数比较结果
将积分球获得的数据进行分析对比，从表1中可以看出，采用本发明提供的LED芯片制作方法制备的LED(样品1)发光效率得到明显提升，并且波长蓝移量更小，电压、反向电压、抗静电能力等其它各项LED电性参数也变好，这是因为本专利采用了新的量子阱生长技术方案，提高了LED的发光效率，减少了波长蓝移量，并改善其它LED光电性能。
本发明的发光二极管芯片制作方法达到了如下效果：
(1)由于极化电场的作用，量子阱能带倾斜，电子/空穴波函数交叠量减少，电子-空穴复合几率减少，芯片发光效率下降。为减小以上影响，本发明通过在LED量子阱结构中引入P型InN层，在GaN量子势垒和InGaN量子阱界面形成高In区，在能带上减弱量子阱能带的倾斜，使电子和空穴波函数在量子阱中的交叠增加，提高载流子复合效率。此生长工艺可提高芯片亮度约0.8％。
(2)本发明通过在量子阱中引入低温高掺Mg的GaN层，可以提供大量空穴，从而提高载流子复合效率。此结构设计可提高芯片亮度约1.0％。
(3)本发明通过在量子阱中的P型InN层上制作Al2O3薄膜，并对Al2O3薄膜进行退火处理，使Al原子掺杂到P型InN层中。Al2O3薄膜在退火过程中由于金属原子和In原子发生占位替代会产生“金属-O”键(或“In-O-金属”键)。Al原子比In原子有更低的主量子数和更宽的轨道能隙，由原子轨道的线性合并效应，Al掺杂InN中的“Al-O”键(或“In-O-Al”键)会增加InN的禁带宽度。由于“Al-O”键的占比会直接影响InN的禁带宽度增加量，退火过程中通过控制氮气的流量从1L/min渐变增加至4L/min，且控制氮气的流量与退火时间满足Q＝3t+1，以增加“Al-O”键的占比，从而可以提高InN的禁带宽度增加量，减少波长蓝移；
(4)本发明将有源区量子阱结构分成三组，其中MQWs1和MQWs2分别是MQWs3厚度的1.2和1.3倍，可以有效减少材料生长缺陷，提高关键发光的MQWs3的晶体质量，此结构比相同势垒厚度量子阱结构的芯片亮度提高约1.5％。
由于方法部分已经对本申请实施例进行了详细描述，这里对实施例中涉及的结构与方法对应部分的展开描述省略，不再赘述。对于结构中具体内容的描述可参考方法实施例的内容，这里不再具体限定。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。
Claims (8)
1.一种发光二极管芯片制作方法，其特征在于，依次包括：处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却，
所述生长多量子阱层依次包括：生长MQWs1、生长MQWs2和生长MQWs3；其中，
所述生长MQWs1包括依次生长InGaN阱层和低温高掺Mg的GaN层，具体为：
保持反应腔压力300-400mbar，反应腔温度780-820℃，通入NH3、TMGa以及TMIn，生长厚度为D1的InGaN阱层；
反应腔压力保持不变，降低反应腔温度至460-480℃，通入NH3、Cp2Mg及TMGa，在所述InGaN阱层上面生长厚度为D2的低温高掺Mg的GaN层，其中，Mg掺杂浓度5E22-6E23atoms/cm3；
所述生长MQWs2包括生长P型InN层，具体为：
反应腔压力保持不变，反应腔温度控制升高至820-840℃，通入NH3、Cp2Mg、TMIn、H2以及N2，在所述低温高掺Mg的GaN层上面生长厚度为D3的P型InN层；
所述生长MQWs3包括制作Al2O3薄膜层以及生长GaN垒层，具体为：
将已生长所述P型InN层的芯片从MOCVD反应腔中取出，利用磁控溅射方法在所述P型InN层上面溅射厚度为D4的Al2O3薄膜层；
将已溅射好Al2O3薄膜层的芯片从溅射反应腔中取出，放入快速退火炉中，在580-600℃的温度下氮气退火4-5min，使Al原子掺杂到所述P型InN层中，退火过程中控制氮气的流量从1L/min渐变增加至4L/min，且控制Q＝3t+1，其中Q表示氮气的流量，t表示退火时间；
将芯片从快速退火炉中中取出，再利用MOCVD方法在所述Al2O3薄膜层上面生长厚度为D5的GaN垒层，其中，D4和D5的范围在3-6nm之间；
其中，D1+D2＝1.2(D4+D5)，D3＝1.3(D4+D5)；
周期性依次进行生长MQWs1、生长MQWs2以及生长MQWs3的步骤，周期数为2-12个。
2.根据权利要求1所述的发光二极管芯片制作方法，其特征在于，在1000-1100℃的温度下，通入100-130L/min的H2，保持反应腔压力100-300mbar，处理蓝宝石衬底5-10min。
3.根据权利要求2所述的发光二极管芯片制作方法，其特征在于，所述生长低温GaN缓冲层的具体过程为：
降温至500-600℃，保持反应腔压力300-600mbar，通入流量为10000-20000sccm的NH3、50-100sccm的TMGa及100-130L/min的H2，在蓝宝石衬底上生长厚度为20-40nm的低温GaN缓冲层；
升高温度到1000-1100℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3和100-130L/min的H2，保温300-500s，将低温GaN缓冲层腐蚀成不规则岛形。
4.根据权利要求1所述的发光二极管芯片制作方法，其特征在于，所述生长非掺杂GaN层的具体过程为：
升高温度到1000-1200℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2，持续生长2-4μm的非掺杂GaN层。
5.根据权利要求1所述的发光二极管芯片制作方法，其特征在于，所述生长掺杂Si的N型GaN层的具体过程为：
保持反应腔压力300-600mbar，保持温度1000-1200℃，通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4，持续生长3-4μm掺杂Si的N型GaN层，其中，Si掺杂浓度5E18-1E19atoms/cm3。
6.根据权利要求1所述的发光二极管芯片制作方法，其特征在于，所述生长AlGaN电子阻挡层的具体过程为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl和1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层，所述AlGaN层的厚度为40-60nm，其中，Mg掺杂浓度为1E19-1E20atoms/cm3。
7.根据权利要求1所述的发光二极管芯片制作方法，其特征在于，所述生长掺杂Mg的P型GaN层的具体过程为：
保持反应腔压力400-900mbar、温度950-1000℃，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2及1000-3000sccm的Cp2Mg，持续生长50-200nm的掺杂Mg的P型GaN层，其中，Mg掺杂浓度1E19-1E20atoms/cm3。
8.根据权利要求1所述的发光二极管芯片制作方法，其特征在于，所述降温冷却的具体过程为：
降温至650-680℃，保温20-30min，关闭加热系统、关闭给气系统，随炉冷却。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110698193.2A CN113421951B (zh) | 2021-06-23 | 2021-06-23 | 发光二极管芯片制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110698193.2A CN113421951B (zh) | 2021-06-23 | 2021-06-23 | 发光二极管芯片制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113421951A CN113421951A (zh) | 2021-09-21 |
| CN113421951B true CN113421951B (zh) | 2024-05-07 |
Family
ID=77716324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110698193.2A Active CN113421951B (zh) | 2021-06-23 | 2021-06-23 | 发光二极管芯片制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113421951B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101355127A (zh) * | 2008-07-08 | 2009-01-28 | 南京大学 | 提高ⅲ族氮化物发光效率的led量子阱结构及其生长方法 |
| CN102738337A (zh) * | 2011-04-08 | 2012-10-17 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
| CN106784188A (zh) * | 2016-12-23 | 2017-05-31 | 东莞市中镓半导体科技有限公司 | 一种具有复合电子阻挡层的近紫外led的制备方法 |
| CN111276579A (zh) * | 2020-02-17 | 2020-06-12 | 湘能华磊光电股份有限公司 | 一种led外延生长方法 |
-
2021
- 2021-06-23 CN CN202110698193.2A patent/CN113421951B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101355127A (zh) * | 2008-07-08 | 2009-01-28 | 南京大学 | 提高ⅲ族氮化物发光效率的led量子阱结构及其生长方法 |
| CN102738337A (zh) * | 2011-04-08 | 2012-10-17 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
| CN106784188A (zh) * | 2016-12-23 | 2017-05-31 | 东莞市中镓半导体科技有限公司 | 一种具有复合电子阻挡层的近紫外led的制备方法 |
| CN111276579A (zh) * | 2020-02-17 | 2020-06-12 | 湘能华磊光电股份有限公司 | 一种led外延生长方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113421951A (zh) | 2021-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111223764B (zh) | 一种提高辐射复合效率的led外延生长方法 | |
| CN112048710B (zh) | 一种减少led发光波长蓝移量的led外延生长方法 | |
| CN114284406B (zh) | 一种氮化物发光二极管的制备方法 | |
| CN113540296B (zh) | 适用于小间距显示屏的led外延片制作方法 | |
| CN110620168B (zh) | 一种led外延生长方法 | |
| CN109411573A (zh) | 一种led外延结构生长方法 | |
| CN113707772B (zh) | 一种降低位错密度的led外延片制作方法 | |
| CN113328015B (zh) | 提高亮度的发光二极管芯片制作方法 | |
| CN111769181B (zh) | 一种适用于小间距显示屏的led外延生长方法 | |
| CN111370540A (zh) | 一种提高发光效率的led外延生长方法 | |
| CN112687770B (zh) | Led外延生长方法 | |
| CN112941490B (zh) | Led外延量子阱生长方法 | |
| CN111952418A (zh) | 一种提升发光效率的led多量子阱层生长方法 | |
| CN111769180B (zh) | 适用于小间距显示屏的led外延生长方法 | |
| CN111952420B (zh) | 一种适用于制作小间距显示屏的led外延生长方法 | |
| CN112599647B (zh) | Led外延多量子阱层生长方法 | |
| CN112420884B (zh) | 一种led外延多量子阱层生长方法 | |
| CN111276579B (zh) | 一种led外延生长方法 | |
| CN113421951B (zh) | 发光二极管芯片制作方法 | |
| CN114823995A (zh) | Led外延片制作方法 | |
| CN114122206B (zh) | 发光二极管制作方法 | |
| CN113036005B (zh) | 提升内量子效率的led外延量子阱生长方法 | |
| CN113972304B (zh) | 一种led外延片制作方法 | |
| CN111276578B (zh) | 一种led外延结构生长方法 | |
| CN112420883B (zh) | 一种提高发光效率的led外延生长方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |