CN113396383A - 存储装置中顺序数据优化的子区域 - Google Patents

存储装置中顺序数据优化的子区域 Download PDF

Info

Publication number
CN113396383A
CN113396383A CN201980090715.1A CN201980090715A CN113396383A CN 113396383 A CN113396383 A CN 113396383A CN 201980090715 A CN201980090715 A CN 201980090715A CN 113396383 A CN113396383 A CN 113396383A
Authority
CN
China
Prior art keywords
memory
granularity
memory array
mapping table
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980090715.1A
Other languages
English (en)
Inventor
D·A·帕尔默
S·L·马尼恩
J·S·帕里
S·汉纳
梁卿
N·格勒斯
C·M·于伦斯科格
K·坦派罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Star Franchise Group Co ltd
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113396383A publication Critical patent/CN113396383A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

公开设备及方法，包含使用存储器控制器来将存储器阵列划分为第一部分及第二部分，所述第一部分及所述第二部分具有非重叠逻辑块寻址(LBA)范围。所述存储器控制器为指定用于第一用途的所述存储器阵列的所述第一部分指派第一逻辑到物理(L2P)映射表条目的第一粒度，且为指定用于第二用途的所述存储器阵列的所述第二部分指派第二L2P映射表条目的第二粒度，其中所述第二粒度不等于所述第一粒度。所述存储器控制器将所述第一粒度及所述第二粒度存储于所述存储器阵列中，且将所述第一L2P映射表条目及所述第二L2P映射表条目的至少一部分存储于所述存储器控制器的L2P高速缓存中。

Description

存储装置中顺序数据优化的子区域
优先权申请
本申请案主张2018年12月31日申请的序列号为16/237,134的美国申请案的优先权权益，所述美国申请案以其全文引用方式并入本文中。
背景技术
存储器装置是为主机系统(例如，计算机或其它电子装置)提供数据的电子存储的半导体电路。存储器装置可为易失性的或非易失性的。易失性存储器需要电力来维护数据，且尤其包含例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)的装置。非易失性存储器在不被供电时可保留存储数据，且尤其包含例如快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻式可变存储器(例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)或磁阻式随机存取存储器(MRAM)的装置。
主机系统通常包含：主机处理器；第一数量的主存储器(例如，通常是易失性存储器，例如DRAM)，其用来支持主机处理器；及一或多个存储系统(例如，通常是非易失性存储器，例如快闪存储器)，其提供额外存储以保留除主存储器以外或与主存储器分离的数据。
存储系统(例如固态驱动(SSD))可包含存储器控制器及一或多个存储器装置，包含数个裸片或逻辑单元(LUN)。在特定实例中，每一裸片可包含数个存储器阵列及其上的外围电路系统，例如裸片逻辑或裸片处理器。存储器控制器可包含经配置以通过通信接口(例如，双向并行或串行通信接口)与主机装置(例如，主机处理器或接口电路系统)进行通信的接口电路系统。存储器控制器可与存储器操作或指令(例如读取或写入操作)相关联地从主机系统接收命令或操作以在存储器装置与主机装置之间传送数据(例如，用户数据及相关联完整性数据，例如错误数据或地址数据等)，进行擦除操作以从存储器装置擦除数据，执行驱动管理操作(例如，数据迁移、废弃项目收集、块引退)等。
附图说明
在不一定按比例绘制的图式中，相同元件符号可描述不同视图中的类似组件。具有不同字母后缀的相同元件符号可表示类似组件的不同例子。图式以实例方式而非限制方式大体上说明本档案中所论述的各个实施例。
图1说明包含主机装置及存储系统的实例主机系统。
图2说明用于在存储系统中提供数据优化的子区域的实例方法。
图3A到3D说明存储系统中的映射表区域的实例。
图4说明3D NAND架构半导体存储器阵列的实例示意图。
图5说明存储器模块的实例框图。
图6说明信息处置系统的实例框图。
具体实施方式
软件(例如，程序)、指令、操作系统(OS)及其它数据通常存储于存储系统上且由主存储器存取以供主机处理器使用。主存储器(例如，RAM)通常比存储系统的大多数存储器装置(例如，非易失性，例如SSD等)更快、更昂贵且是不同类型的存储器装置(例如，易失性)。除主存储器以外，主机系统还可包含不同层级的易失性存储器(例如静态存储器群组(例如，高速缓存，通常是SRAM))，静态存储器在特定实例中通常比主存储器更快，经配置以在接近或超过主机处理器的速度的速度下操作，但密度更低且成本更高。在其它实例中，可取决于所要的主机系统性能及成本而使用或多或少层级或数量的主存储器或静态存储器。
快闪存储器装置(例如SSD)通常包含单晶体管浮栅存储器胞元的一或多个群组。两种常见的快闪存储器阵列架构包含NAND及NOR架构。存储器阵列的浮栅存储器胞元通常经布置成矩阵。
通过使用快闪存储器转换层(FTL)来使用逻辑到物理(L2P)表将用户数据块(逻辑块寻址或LBA)映射到物理地址，NAND存储装置的性能严重受影响。当前L2P表将四字节物理地址用于用户数据的每一4KB分块，此导致大映射表无法一次性配合到L2P高速缓存中。本标的物提供划分一小部分的存储装置且基于分区的指定用途以不同映射表粒度来操作分区。通过在较大粒度下映射分区，彼分区的随机读取性能及顺序写入性能将增加(这是因为在给定时间更多映射表将配合到高速缓存中)，此将有益于可更快地加载且改进总体用户体验的软件，例如操作系统。
各个实施例提供将存储装置的用户区域划分为多个LBA范围，且依特定使用案例(或经划分LBA范围的指定用途)针对每一LBA范围定制L2P映射表的粒度。在各个实施例中，针对每一L2P映射表定制存储控制器内的SRAM以优化每一使用案例的性能。因此，本标的物定义到各种LBA范围的定制L2P映射粒度以产生经定制的随机写入及随机读取性能，且将每一LBA范围用于指定用途。例如，将操作系统(O/S)或关键应用程序放置于针对随机读取性能优化的区域中以改进启动时间或加载时间，且将次要或不太具有商业优势的应用程序放置于通用区域中。因此，可针对特定指定用途(例如串流化视讯或加载O/S)调整分区。
基于NAND快闪存储器的存储装置需要FTL来将用户数据块(LBA)映射到物理地址。为了有效地支持小主机写入，L2P映射表的正常粒度是用于少量主机LBA的单个物理地址实体，通常单个物理地址保存4096个字节的用户数据。在针对每一4KB用户数据块的4字节物理地址的情况下，映射表的大小通常相当大。针对大多数装置，具有大映射表是禁止性的，且通常一次仅映射表的小子集在L2P高速缓存中的存储控制器内可用。
在各个实施例中，在随机写入操作的效率与L2P高速缓存的效率之间的映射的粒度中存在折衷。在第一实例中，可将4KB用户数据分块(含有一或多个LBA)映射到4字节物理地址。在第二实例中，可将8KB用户数据块(含有两倍于4KB分块多的LBA)映射到4字节物理地址。为了在第一实例中执行4KB用户写入，可直接写入数据且使用新物理地址更新映射表。为了在第二实例中执行4KB用户写入，必须从存储媒体读取与新写入数据有关的另一4KB数据分块，将其接合到新4KB数据，且接着将使新构建的8KB分块连同单个条目的映射表更新一起写入到存储器。在第二实例中，所述操作是存储装置的读取-修改-写入，其效率低于第一实例(其仅是写入)。因此，第一实例具有远好于上述第二实例的性能。然而，在第二实例中，L2P映射高速缓存可映射两倍的空间。对于32KB L2P高速缓存大小，第一实例可针对32MB的总映射范围存储32768/4＝8192个物理地址，所述物理地址中的每一者指向4KB。针对第二实例，32KB高速缓存足以针对64MB的总映射范围保存8192个物理地址，所述物理地址中的每一者指向8KB。
在各个实施例中，本标的物划分小部分的存储系统且以不同映射表粒度操作分区。在一个实施例中，在256GB的用户存储区域可用的情况下，可针对单个4字节物理地址在256KB粒度下映射前16GB的数据(第一区域)，且可针对单个4字节物理地址使用4KB粒度映射剩余240GB(第二区域)。以大粒度映射的存储系统的第一区域将提供不良随机写入性能，这是因为每次小于256KB的写入涉及256KB的读取-修改-写入。依较小粒度映射的存储系统的第二区域将提供更好随机写入性能，这是因为针对大小低到4KB的写入不存在读取-修改-写入损失。在折衷的另一方面，可使用仅256KB的控制器SRAM高速缓存((16*1024*1024*1024)/(256*1024))映射第一区域的整个16GB范围，而针对第二256KB区域将仅映射256MB的用户区域。虽然第一区域及第二区域两者提供相同顺序读取及写入性能，但第一区域将提供卓越随机读取性能，这是因为第一区域的整个映射表可一次性驻留于SRAM中。针对第二区域，随机读取性能将受影响，这是因为第二区域的读取使用双读取序列，一个读取用来加载映射表的适当部分以找到与LBA关联的物理地址且第二读取用来加载数据。
通过为指定用途指定分区粒度，本标的物将提供显著改进的用户体验及控制器SRAM映射表资源的更有效用途。例如，第一区域最佳用于顺序写入，例如将不频繁地更新的操作系统及关键应用程序的顺序加载以及大顺序写入。第一区域将提供改进式读取性能，使得第一区域中的应用程序将具有卓越加载时间。在各个实施例中，此类型的区域将对移动装置、汽车装置或物联网(IoT)中的O/S有用。移动电话制造商可通过将专属应用程序放置于第一区域中，使得其将胜过在默认情况下将驻留于第二或其它区域中的售后市场应用程序而利用此优势。第二区域最佳用于正常写入用途，从而提供用户已习惯的典型体验。
在一些实施例中，还可通过将更快类型的存储器用于特定分区而在不同速度下操作分区，从而使这些优势更加明显。例如，可使用单电平胞元存储器(SLC)代替三电平胞元存储器(TLC)NAND，或可将3D XPoint类型存储器用于指定分区。
各个实施例提供在非重叠LBA范围的区域的表中定义的存储装置中用户区域的一或多个区域的定义。通过使用映射表粒度的特定应用选择，本标的物用控制器L2P映射SRAM资源交换随机写入性能以优化每一应用及存储装置的用户区域的每一区域的用户体验。在各个实施例中，当将LBA或LBA群组写入到存储装置时，对照区域表检查LBA以确定LBA的恰当写入粒度，执行适当读取-修改-写入(如果有的话)，且取决于选定区域的属性进行适当映射表更新。本标的物还提供在废弃项目收集操作时保留区域属性。因此，在执行废弃项目收集时，将使用所述区域的适当映射表分块大小执行读取及写入。由于用于L2P映射数据的有限存储器控制器资源，可针对特定装置、特定使用案例及/或使用模型优化粒度以获得具市场优势的性能。
在本标的物的各个实施例中，变动粒度永久地存储于非易失性存储器阵列中。因此，可在永久操作模式下将多个粒度用于存储装置的区域，且可通过存取存储器阵列来存取粒度。在各个实施例中，粒度提供不同类别的可配置读取服务。在各个实施例中，存储装置的多个区域可被指派不同粒度。在一个实例中，存储装置的两个区域被指派不同粒度。在另一实例中，存储装置的三个区域被指派不同粒度。在不脱离本标的物的范围的情况下，存储装置的其它数目个区域可被指派不同粒度。一些实施例以没有足够DRAM来保存整个L2P映射的装置为目标。
本公开的方面涉及一种存储系统，其包含：存储器阵列；随机存取存储器，其经配置以存储一或多个逻辑到物理(L2P)映射表的至少一部分；及存储器控制器。所述存储器控制器经编程以执行以下操作，包含：将所述存储器阵列划分为第一部分及第二部分，所述第一部分及所述第二部分具有非重叠逻辑块寻址(LBA)范围；为指定用于第一用途的所述存储器阵列的所述第一部分指派第一L2P映射表条目的第一粒度；为指定用于第二用途的所述存储器阵列的所述第二部分指派第二L2P映射表条目的第二粒度，其中所述第二粒度不等于所述第一粒度；及将所述第一L2P映射表条目及所述第二L2P映射表条目的至少一部分存储于所述随机存取存储器中。
图1说明实例系统(例如，主机系统)100，其包含经配置以通过通信接口(I/F)115(例如，双向并行或串行通信接口)进行通信的主机装置105及存储系统110。主机装置105可包含主机处理器106(例如，主机中央处理单元(CPU)或其它处理器或处理装置)或其它主机电路系统(例如，存储器管理单元(MMU)、接口电路系统、评估电路系统107等)。在特定实例中，主机装置105可包含主存储器108(例如，DRAM等)及任选地静态存储器109，以支持主机处理器106的操作。
存储系统110可包含通用快闪存储(UFS)装置、嵌入式MMC(eMMCTM)装置或一或多个其它存储器装置。例如，如果存储系统110包含UFS装置，那么通信接口115可包含串行双向接口，例如在一或多个联合电子装置工程委员会(JEDEC)标准(例如，JEDEC标准D223D(JESD223D)，统称为JEDEC UFS主机控制器接口(UFSHCI)3.0等)中所定义。在另一实例中，如果存储系统110包含eMMC装置，那么通信接口115可包含数个并行双向数据线(例如，DAT[7:0])及一或多个命令线，例如在一或多个JEDEC标准(例如，JEDEC标准D84-B51(JESD84-A51)，统称为JEDEC eMMC标准5.1等)中所定义。在其它实例中，存储系统110可包含一或多个其它存储装置，或通信接口115可取决于主机装置105及存储系统110而包含一或多个其它接口。
存储系统110可包含存储器控制器111、随机存取存储器(或高速缓存)113及非易失性存储器112。在实例中，非易失性存储器可包含数个存储器装置(例如，裸片或LUN)，例如一或多个快闪存储器装置等，每一存储器装置在其上包含外围电路系统且受存储器控制器111控制。
快闪存储器装置通常包含单晶体管、浮栅存储器胞元的一或多个群组。两种常见类型的快闪存储器阵列架构包含NAND及NOR架构。存储器阵列的浮栅存储器胞元通常经布置成矩阵。所述阵列的行中的每一存储器胞元的栅极经耦合到存取线(例如，一字线)。在NOR架构中，所述阵列的列中的每一存储器胞元的漏极经耦合到数据线(例如，位线)。在NAND架构中，所述阵列的列中的每一存储器胞元的漏极以源极到漏极的方式一起串联耦合于源极线与位线之间。
NOR、NAND、3D交叉点(Xpoint)、全像RAM(HRAM)、MRAM或一或多个其它架构半导体存储器阵列中的每一存储器胞元可个别地或共同地编程为一种或数种编程状态。单电平胞元(SLC)可表示在两种编程状态(例如，1或0)中的一者下每胞元一个位的数据。多电平胞元(MLC)可表示在数种编程状态(例如2n，其中n是数据的位计数)下每胞元两个或更多个位的数据。在特定实例中，MLC可指代可在4种编程状态中的一者下存储两个位的数据的存储器胞元。三电平胞元(TLC)可表示在8种编程状态中的一者下每胞元三个位的数据。四电平胞元(QLC)可表示在16种编程状态中的一者下每胞元四个位的数据。MLC在本文中以其更广泛上下文用来指代可存储每胞元一个以上位的数据(即，可表示两种以上编程状态)的任何存储器胞元，包含TLC及QLC等。
存储系统110可包含多媒体卡(MMC)固态存储装置(例如，微型安全数字(SD)卡等)。MMC装置包含与主机装置105的数个并行接口(例如，8位并行接口)，且通常是可从主机装置移除的组件且是与主机装置分离的组件。相比之下，嵌入式MMC(eMMC)装置附接到电路板且被视为主机装置的组件，其中读取速度可媲美基于串行ATA(SATA)的SSD装置。随着对移动装置性能的需求不断增加例如以完全启用虚拟现实装置或扩增实境装置、利用增加的网络速度等，存储系统已从并行通信接口变换到串行通信接口。UFS装置(包含控制器及固件)使用具有专用读取/写入路径的低压差分信令(LVDS)串行接口与主机装置进行通信，从而进一步提高主机装置与存储系统之间的读取/写入速度。
在三维(3D)架构半导体存储装置技术中，可堆叠垂直浮栅或电荷捕获存储结构，从而增加存储器装置中的层、物理页的数目及相应地存储器胞元的密度。
数据通常作为小单元任意地存储于存储系统上。即使作为单个单元进行存取，仍可以小的随机4k到16k的单个文件读取接收数据(例如，60％至80％的操作小于16k)。用户及甚至内核应用程序都难以指示应将数据存储为一个顺序凝聚单元。文件系统通常经设计以优化空间使用而非顺序检索空间。
存储器控制器111可从主机装置105接收指令，且可与非易失性存储器112进行通信，例如以将数据传送(例如，写入或擦除)到非易失性存储器阵列112的一或多个存储器胞元或从非易失性存储器阵列112的一或多个存储器胞元传送(例如，读取)数据。存储器控制器111可尤其包含电路系统或固件，例如数个组件或集成电路。例如，存储器控制器111可包含经配置以控制跨存储器阵列的存取且在主机装置105与存储系统100之间提供转换层的一或多个存储器控制单元、电路或组件。
非易失性存储器阵列112(例如，3D NAND架构半导体存储器阵列)可包含布置于例如数个装置、平面、块或物理页中的数个存储器胞元。作为一个实例，TLC存储装置可包含每页18,592个字节(B)的数据、每块1536个页、每平面548个块及每装置4个平面。作为另一实例，MLC存储器装置可包含每页18,592个字节(B)的数据、每块1024个页、每平面548个块及每装置4个平面，但对应TLC存储器装置相比，所需写入时间减半且编程/擦除(P/E)循环是两倍。其它实例可包含其它数目或布置。
图2说明用于在存储系统中提供数据优化的子区域的实例方法200。方法200包含：在202处，由存储器控制器将存储器阵列划分为第一部分及第二部分，第一部分及第二部分具有非重叠逻辑块寻址(LBA)范围；及在204处，由存储器控制器为指定用于第一用途的存储器阵列的第一部分指派第一L2P映射表条目的第一粒度。方法200进一步包含：在206处，由存储器控制器为指定用于第二用途的存储器阵列的第二部分指派第二L2P映射表条目的第二粒度，其中第二粒度不等于第一粒度；在208处，由存储器控制器将第一粒度及第二粒度存储于存储器阵列中；及在210处，由存储器控制器将第一L2P映射表条目及第二L2P映射表条目的至少一部分存储于存储器控制器的L2P高速缓存中。
图3A到3D说明存储系统中的映射表区域的实例。在各个实施例中，区域表映射存储于存储器控制器处且用作确定待用于存储或撷取的区域的粒度的查找表。在所描绘实施例中，图3D中的区域4用于O/S或串流化，这是因为此区域将展现卓越读取性能。图3A中的区域1将展现更正常性能，且可用于将不具有数据性能需求，例如O/S或串流化的更小程序或数据。在各个实施例中，用户可取决于所要性能及可用性而控制将数据写入到哪种类型的区域。在各个实施例中，本标的物基于每一区域中的经存储数据的预期工作负载而定制存储系统的数据区域。
图4说明3D NAND架构半导体存储器阵列400的实例示意图，其包含组织成块(例如，块A 401A、块B 401B等)及子块(例如，子块A0 401A0、子块An 401An、子块B0 401B0、子块Bn 401Bn等)的数个存储器胞元串(例如，第一到第三A0存储器串405A0到407A0、第一到第三An存储器串405An到407An、第一到第三B0存储器串405B0到407B0、第一到第三Bn存储器串405Bn到407Bn等)。存储器阵列400表示通常将在存储器装置的块、装置或其它单元中发现的更大数目个类似结构的一部分。
每一存储器胞元串包含以源极到漏极方式沿Z方向堆叠于源极线(SRC)435或源极侧选择栅极(SGS)(例如，第一到第三A0 SGS 431A0到433A0、第一到第三An SGS 431An到433An、第一到第三B0 SGS 431B0到433B0、第一到第三Bn SGS 431Bn到433Bn等)与漏极侧选择栅极(SGD)(例如，第一到第三A0 SGD 426A0到428A0、第一到第三An SGD 426An到428An、第一到第三B0 SGD 426B0到428B0、第一到第三Bn SGD 426Bn到428Bn等)之间的电荷存储晶体管(例如，浮栅晶体管、电荷捕获结构等)的数个层。3D存储器阵列中的每一存储器胞元串可沿X方向布置为数据线(例如，位线(BL)BL0到BL6 420到422)，且沿Y方向布置为物理页。
在物理页内，每一层表示存储器胞元行，且每一串存储器胞元表示列。子块可包含一或多个物理页。块可包含数个子块(或物理页)(例如，128、256、384等)。尽管本文中被说明为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三个存储器胞元串，且每一串具有8个存储器胞元层，但在其它实例中，存储器阵列400可包含更多或更少块、子块、物理页、存储器胞元串、存储器胞元或层。例如，每一存储器胞元串可根据需要包含更多或更少层(例如，16、32、64、128等)，以及电荷存储晶体管上方或下方的半导体材料的一或多个额外层(例如，选择栅极、数据线等)。例如，48GB TLC NAND存储器装置可包含每页18,592个字节(B)(16,384+2208个字节)的数据，每块1536个页，每平面548个块及每装置4个或更多个平面。
存储器阵列400中的每一存储器胞元包含耦合到(例如，电或以其它方式可操作地连接到)存取线(例如，字线(WL)WL00到WL70 410A到417A、WL01到WL71 410B到417B等)的控制栅极(CG)，所述存取线可根据需要共同跨特定层或层的一部分耦合控制栅极(CG)。3D存储器阵列中的特定层及相应地串中的特定存储器胞元可使用相应存取线来存取或控制。可使用各个选择线存取选择栅极群组。例如，可使用A0 SGD线SGDA0 425A0存取第一到第三A0SGD 426A0到428A0，可使用SGD线SGDAn 425An存取第一到第三SGD 426An到428An，可使用B0SGD线SGDB0 425B0存取第一到第三B0 SGD 426B0到428B0，且可使用Bn SGD线SGDBn 425Bn存取第一到第三Bn SGD 426Bn到428Bn。可使用栅极选择线SGS0 430A存取第一到第三A0 SGS431A0到433A0及第一到第三An SGS 431An到433An，且可使用栅极选择线SGS1 430B存取第一到第三B0 SGS 431B0到433B0及第一到第三Bn SGS 431Bn到433Bn。
在实例中，存储器阵列400可包含半导体材料(例如，多晶硅等)的数个层级，其经配置以耦合每一存储器胞元的控制栅极(CG)或所述阵列的相应层的选择栅极(或CG或选择栅极的一部分)。可使用位线(BL)及选择栅极等的组合来存取、选择或控制所述阵列中的存储器胞元的特定串，且可使用一或多个存取线(例如，字线)存取、选择或控制特定串中的一或多个层处的特定存储器胞元。
在NAND架构半导体存储器阵列中，可通过感测与含有选定存储器胞元的特定数据线相关联的电流或电压变动来存取选定存储器胞元的状态。可使用一或多个驱动器(例如，通过控制电路、一或多个处理器、数字逻辑等)存取存储器阵列400。在实例中，取决于期望对特定存储器胞元或存储器胞元组执行的操作类型，一或多个驱动器可通过将特定电势驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极来激活特定存储器胞元或存储器胞元组。
为了将数据编程或写入到存储器胞元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到选定字线(例如，WL40)，且因此施加到耦合到选定字线的每一存储器胞元的控制栅极。编程脉冲可例如在15V或接近15V开始，且在特定实例中，可在每一编程脉冲施加期间量值增加。当将编程电压施加到选定字线时，可将电势(例如接地电势(例如，Vss))施加到旨在编程的存储器胞元的数据线(例如，位线)与衬底(及因此源极与漏极之间的通道)，从而导致从目标存储器胞元的通道到浮栅的电荷转移(例如，直接注入或福勒-诺德汉(FN)穿隧等)。
相比之下，可将导通电压(Vpass)施加到具有并非旨在编程的存储器胞元的一或多个字线，或可将抑制电压(例如，Vcc)施加到具有并非旨在编程的存储器胞元的数据线(例如，位线)，例如以抑制电荷从通道转移到此类非目标存储器胞元的浮栅。导通电压可例如取决于经施加的导通电压与旨在编程的字线的接近度而可变。抑制电压可包含相对于接地电势(例如，Vss)的电源电压(Vcc)，例如来自外部电源(source或supply)(例如，电池、AC到DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更高)施加到特定字线(例如WL40)，那么可将10V导通电压施加到一或多个其它字线(例如WL30、WL50等)以抑制非目标存储器胞元的编程，或保留存储于并非旨在编程的此类存储器胞元上的值。随着经施加的编程电压与非目标存储器胞元之间的距离增加，避免编程非目标存储器胞元所需的导通电压可减小。例如，在将15V编程电压施加到WL40的情况下，可将10V导通电压施加到WL30及WL50，可将8V导通电压施加到WL20及WL60，可将7V导通电压施加到WL10及WL70等。在其它实例中，导通电压或字线数目等可更高或更低，或更多或更少。
感测放大器可经耦合到一或多个数据线(例如，第一、第二或第三位线(BL0到BL2)420到422)，可通过感测特定数据线上的电压或电流来检测相应数据线中的每一存储器胞元的状态。
在施加一或多个编程脉冲(例如，Vpgm)之间，可执行验证操作以确定选定存储器胞元是否已达到其预期编程状态。如果选定存储器胞元已达到其预期编程状态，那么其可被抑制进一步编程。如果选定存储器胞元尚未达到其预期编程状态，那么可施加额外编程脉冲。如果在特定数目个编程脉冲(例如，最大数目)之后选定存储器胞元尚未达到其预期编程状态，那么可将选定存储器胞元或与此选定存储器胞元相关联的串、块或页标记为有缺陷。
为了擦除存储器胞元或存储器胞元群组(例如，擦除通常以块或子块执行)，可将擦除电压(Vers)(例如，通常Vpgm)施加到旨在擦除(例如，使用一或多个位线、选择栅极等)的存储器胞元的衬底(及因此源极与漏极之间的通道)，而目标存储器胞元的字线保持于电势(例如接地电势(例如，Vss))，从而导致从目标存储器胞元的浮栅到通道的电荷转移(例如，直接注入或福勒-诺德汉(FN)穿隧等)。
图5说明存储器装置500的实例框图，其包含：存储器阵列502，其具有多个存储器胞元504；及一或多个电路或组件，其用来提供与存储器阵列502的通信或对存储器阵列502执行一或多个存储器操作。尽管以单个存储器阵列502展示，但在其它实例中，在此可包含一或多个额外存储器阵列、裸片或LUN。在特定实例中，在具有数个裸片或LUN的存储系统中，存储器装置500可表示每一裸片或LUN的电路及组件的框图。存储器装置500可包含行解码器512、列解码器514、感测放大器520、页缓冲器522、选择器524、输入/输出(I/O)电路526及存储器控制单元530。
存储器阵列502的存储器胞元504可经布置成块，例如第一502A及第二块502B。每一块可包含子块。例如，第一块502A可包含第一子块502A0及第二子块502An，且第二块502B可包含第一子块502B0及第二子块502Bn。每一子块可包含数个物理页，每一页包含数个存储器胞元504。尽管在本文中被说明为具有两个块，每一块具有两个子块，且每一子块具有数个存储器胞元504，但在其它实例中，存储器阵列502可包含更多或更少块、子块、存储器胞元等。在其它实例中，存储器胞元504可经布置成数个行、列、页、子块、块等，且例如使用存取线506、第一数据线510或一或多个选择栅极、源极线等来存取。
存储器控制单元530可根据控制线532上接收的一或多个信号或指令控制存储器装置500的存储器操作，包含例如指示所要操作(例如，写入、读取、擦除等)的一或多个频率信号或控制信号、或一或多个地址线516上接收的地址信号(A0到AX)。存储器装置500外部的一或多个装置可控制控制线532上的控制信号或地址线516上的地址信号的值。存储器装置500外部的装置的实例可包含(但不限于)主机、存储器控制器、处理器、或图5中未说明的一或多个电路或组件。
存储器装置500可使用存取线506及第一数据线510来将数据传送(例如，写入或擦除)到一或多个存储器胞元504或从一或多个存储器胞元504传送(例如，读取)数据。行解码器512及类解码器514可从地址线516接收地址信号(A0到AX)并进行解码，可确定待存取哪个存储器胞元504，且可将信号提供到存取线506(例如，多个字线(WL0到WLm)的一或多者)或第一数据线510(例如，多个位线(BL0到BLn)的一或多者)的一或多者，例如上文所描述。
存储器装置500可包含经配置以确定存储器胞元504上的(例如，读取)数据的值或确定待使用第一数据线510写入到存储器胞元504的数据的值的感测电路系统，例如感测放大器520。例如，在存储器胞元504的选定串中，感测放大器520的一或多者可响应于读取电流在存储器阵列502中流动通过选定串到数据线510而读取选定存储器胞元504中的逻辑电平。
存储器装置500外部的一或多个装置可使用I/O线(DQ0到DQN)508、地址线516(A0到AX)或控制线532与存储器装置500进行通信。输入/输出(I/O)电路526可使用I/O线508，例如根据控制线532及地址线516来将数据值传入或传出存储器装置500，例如传入或传出页缓冲器522或存储器阵列502。页缓冲器522可在将数据编程到存储器阵列502的相关部分中之前存储从存储器装置500外部的一或多个装置接收的数据，或可在将数据传输到存储器装置500外部的一或多个装置之前存储从存储器阵列502读取的数据。
列解码器514可接收地址信号(A0到AX)且将其解码为一或多个列选择信号(CSEL1到CSELn)。选择器524(例如，选择电路)可接收列选择信号(CSEL1到CSELn)且在页缓冲器522中选择表示待从存储器胞元504读取或待编程到存储器胞元504中的数据值的数据。可使用第二数据线518在页缓冲器522与I/O电路526之间传送选定数据。
存储器控制单元530可从外部电源(source或supply)(例如，内部或外部电池、AC到DC转换器等)接收正电源信号及负电源信号，例如电源电压(Vcc)534及负电源(Vss)536(例如，接地电势)。在特定实例中，存储器控制单元530可包含用来在内部提供正或负电源信号的调节器528。
图6说明可对其执行本文中所论述的任何一或多种技术(例如，方法)的实例机器(例如，主机系统)600的框图。在替代实施例中，机器600可作为独立装置操作或可经连接(例如，联网)到其它机器。在联网部署中，机器600可在服务器-客户端网络环境中以服务器机器、客户端机器或两者的身份操作。在实例中，机器600可在点对点(P2P)(或其它分布式)网络环境中充当对等机器。机器600可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统或能够执行指令(顺序或以其它方式)的任何机器，所述指令指定彼计算机待采取的动作。此外，虽然仅说明单个机器，但术语“机器”还应被理解为包含个别地或共同地执行指令集(或多个指令集)以执行本文中所论述的任何一或多种方法的机器的任何集合，例如云计算、软件即服务(SaaS)、其它计算机群集配置。
如本文中所描述，实例可包含逻辑、组件、装置、封装或机构或可由其操作。电路系统是在包含硬件(例如，简单电路、栅极、逻辑等)的有形个体中实施的电路的集合(例如，组)。电路系统成员资格可能随时间推移及潜在硬件可变性而灵活变化。电路系统包含可在操作时单独地或组合地执行特定任务的成员。在实例中，电路系统的硬件可不变地经设计以实行特定操作(例如，硬接线)。在实例中，电路系统的硬件可包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，包含物理地修改(例如，磁性、电、可移动地放置不变质量的粒子等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件成分的基础电性能例如从绝缘体改变为导体或反之亦然。所述指令使参与的硬件(例如，执行单元或加载机构)能够经由可变连接在硬件中形成电路系统的成员以在操作时实行特定任务的部分。相应地，当所述装置正在操作时，计算机可读媒体通信地耦合到电路系统的其它组件。在实例中，任何物理组件可用于一个以上电路系统的一个以上成员中。例如，在操作下，执行单元可在一个时间点用于第一电路系统的第一电路中且可在不同时间由第一电路系统中的第二电路或第二电路系统中的第三电路重用。
机器(例如，计算机系统、主机系统等)600可包含其中一些或全部可经由通信接口(例如，总线)630彼此进行通信的处理装置602(例如，硬件处理器、中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合等)、主存储器604(例如，只读存储器(ROM)、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器606(例如，静态随机存取存储器(SRAM)等)及存储系统618。
处理装置602可表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器、或实施指令集的组合的处理器。处理装置602还可为一或多个专用处理装置，例如特定应用集成电路(ASIC)、场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似者。处理装置602可经配置以执行指令626以执行本文中所论述的操作及步骤。计算机系统600可进一步包含用来通过网络620进行通信的网络接口装置608。
存储系统618可包含其上存储有体现本文中所描述的任何一或多种方法或功能的指令626的一或多个集的机器可读存储媒体(还被称为计算机可读媒体)。指令626还可在计算机系统600对其执行期间全部或至少部分地驻留于主存储器604内或处理装置602内，主存储器604及处理装置602还构成机器可读存储媒体。
术语“机器可读存储媒体”应被视为包含存储一或多个指令集的单个媒体或多个媒体，或能够存储或编码指令集以供机器执行且致使机器执行本公开的任何一或多种方法的任何媒体。相应地，术语“机器可读存储媒体”应被视为包含(但不限于)固态存储器、光学媒体及磁性媒体。在实例中，集结型(massed)机器可读媒体包括具有具不变(例如，静止)质量的多个粒子的机器可读媒体。相应地，集结型机器可读媒体并非暂时性传播信号。集结型机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电擦除可编程只读存储器(EEPROM))及快闪存储器装置；磁盘，例如内部硬盘及可移动磁盘；磁光盘；及CD-ROM及DVD-ROM光盘。
机器600可进一步包含显示器单元、字母数字输入装置(例如，键盘)及用户接口(UI)导航装置(例如，鼠标)。在实例中，显示器单元、输入装置或UI导航装置的一或多者可为触摸屏幕显示器。所述机器是信号产生装置(例如，扬声器)或一或多个传感器(例如全球定位系统(GPS)传感器、指南针、加速度计或一或多个其它传感器)。机器600可包含输出控制器，例如用来与一或多个外围装置(例如，打印机、读卡器等)进行通信或控制其的串行(例如，通用串行总线(USB)、并行、或其它有线或无线(例如，红外线(IR)、近场通信(NFC)等)连接。
指令626(例如，软件、程序、操作系统(OS)等)或其它数据存储于存储系统618上，可由主存储器604存取以供处理装置602使用。主存储器604(例如，DRAM)通常是快速的，但为易失性的，且因此存储类型不同于存储系统618(例如，SSD)，所述存储系统618适于长期存储，包含处于“关”状态时。由用户或机器600使用的指令626或数据通常加载于主存储器604中以供处理装置602使用。当主存储器604已满时，可分配来自存储系统618的虚空间以补充主存储器604；然而，因为存储系统618装置通常慢于主存储器604，且写入速度通常是读取速度的至少两倍慢，所以虚拟存储器的使用可归因于存储系统延时而极大地降低用户体验(与主存储器604相比，例如DRAM)。此外，将存储系统618用于虚拟存储器可极大地降低存储系统618的可用寿命。
还可使用传输媒体经由网络接口装置608利用数个传送协议(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)的任一者而在网络620上方进一步传输或接收指令624。实例通信网路可尤其包含局域网络(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、普通老式电话(POTS)网络及无线数据网络(例如，电气及电子工程师协会(IEEE)802.11系列标准，被称为
Figure BDA0003185825250000141
；IEEE 802.16系列标准，被称为
Figure BDA0003185825250000142
)；IEEE 802.15.4系列标准)、点对点(P2P)网络。在实例中，网络接口装置608可包含一或多个物理插孔(例如，以太网络、同轴或电话插孔)或一或多个天线以连接到网络620。在实例中，网络接口装置608可包含用来使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术的至少一者进行无线通信的多个天线。术语“传输媒体”应被视为包含能够存储、编码或载送由机器600执行的指令的任何无形媒体，且包含用来促进此软件的通信的数字或模拟通信信号或其它无形媒体。
上文详细描述包含对随附图式的参考，所述随附图式形成所述详细描述的一部分。所述图式以说明方式展示其中可实践本发明的特定实施例。这些实施例在本文中还被称为“实例”。此类实例可包含除所展示或所描述的那些元件以外的元件。然而，本发明人还预期其中仅提供所展示或所描述的那些元件的实例。此外，本发明人还预期关于特定实例(或其一或多个方面)或关于本文中所展示或所描述的其它实例(或其一或多个方面)使用所展示或所描述的那些元件的任何组合或排列(或其一或多个方面)的实例。
本档案中所引用的所有公开案、专利及专利档案的全部内容如同个别地以引用方式并入那样以引用方式并入本文中。在本档案与以引用方式并入的那些档案之间用法不一致的情况下，(若干)所并入参考文献中的用法应被视为对本档案的补充；针对不可调和的矛盾，以本档案中的用法为准。
在本档案中，如专利档案中所常见，术语“一”或“一个”用来独立于“至少一个”或“一或多个”的任何其它例子或用法而包含一或多个。在本档案中，术语“或”用来指代非排他性或，使得“A或B”包含“A而非B”、“B而非A”及“A及B”，除非另有指示。在随附权利要求书中，术语“包含”及“其中”用作相应术语“包括”及“其中”的普通英语等效词。此外，在随附权利要求书中，术语“包含”及“包括”是开放式的，即，包含除权利要求中此术语之后列出的元件以外的元件的系统、装置、对象或过程应仍被视为落入彼权利要求的范围内。此外，在随附权利要求书中，术语“第一”、“第二”及“第三”等仅用作标签，且并非希望对其对象强加数字要求。
在各个实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储于物理装置上的物理电路系统或固件。如本文中所使用，“处理器”意味着任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含处理器或多核心装置的群组。
如本档案中所使用，术语“水平”被定义为平行于衬底的常规平面或表面的平面(例如晶片或裸片下面的平面)，而与衬底在任何时间点的实际定向无关。术语“垂直”指代垂直于上文所定义的水平的方向。相对于常规平面或表面在衬底的顶部或暴露表面上而定义介词，例如“在…上”、“上方”及“下方”，而与衬底的定向无关；且同时“在…上”希望暗示一个结构相对于所述结构位于其“上”的另一结构的直接接触(在无相反的明确指示的情况下)；术语“上方”及“下方”明确地希望识别结构(或层、特征等)的相对放置，其明确地包含(但不限于)所识别结构之间的直接接触，除非如此具体识别。类似地，术语“上方”及“下方”不限于水平定向，这是因为结构可在参考结构“上方”，前提是其在某个时间点是所论述构造的最外部分，即使此结构相对于参考结构垂直地而非沿水平定向延伸。
术语“晶片”及“衬底”在本文中通常用来指代其上形成有集成电路的任何结构，且还指代在集成电路制造的各个阶段期间的此类结构。因此，下文详细描述不应在限制意义上进行理解，且各个实施例的范围仅由随附权利要求书连同此类权利要求书所赋予的等效物的全部范围来定义。
根据本公开及本文中所描述的各个实施例包含利用存储器胞元的垂直结构(例如，存储器胞元的NAND串)的存储器。如本文中所使用，方向形容词将相对于其上形成有存储器胞元的衬底的表面而采用(即，垂直结构将被视为远离衬底表面延伸，垂直结构的底端将被视为最接近衬底表面的端且垂直结构的顶端将被视为距衬底表面最远的端)。
如本文中所使用，方向形容词(例如水平、垂直、法向、平行、垂直等)可指代相对定向，且并非希望要求严格遵守特定几何性质，除非另有陈述。例如，如本文中所使用，垂直结构无需严格垂直于衬底的表面，而是可大体上垂直于衬底表面，且可与衬底表面一起形成锐角(例如，60度与120度之间等)。
在本文中所描述的一些实施例中，不同掺杂配置可应用于在此实例中各自可由多晶硅形成或至少包含多晶硅的选择栅极源极(SGS)、控制栅极(CG)及选择栅极漏极(SGD)，因此使得这些层(例如，多晶硅等)在暴露于蚀刻溶液时可具有不同蚀刻速率。例如，在3D半导体装置中形成单片柱的过程中，SGS及CG可形成凹口，而SGD可保持较少凹入或甚至不凹入。因此，这些掺杂配置可通过使用蚀刻溶液(例如，四甲基氢氧化铵(TMCH))来实现选择性地蚀刻到3D半导体装置中的不同层(例如，SGS、CG及SGD)中。
如本文中所使用，操作存储器胞元包含从存储器胞元读取，写入到存储器胞元或擦除存储器胞元。将存储器胞元放置于所欲状态的操作在本文中被称为“编程”，且可包含写入到存储器胞元或从存储器擦除两者(即，可将存储器胞元编程为擦除状态)。
将理解，当一元件被称为在另一元件“上”、“连接到”另一元件或与另一元件“耦合”时，其可直接在另一元件上，与另一元件直接连接或耦合，或可存在中介元件。相比之下，当一元件被称为“直接”在另一元件“上”、“直接连接到”另一元件或与另一元件“直接耦合”时，不存在中介元件或中介层。如果两个元件在图式中被展示为用线将其连接在一起，那么两个元件可耦合或直接耦合，除非另有指示。
本文中所描述的方法实例可至少部分地是机器或计算机实施的。一些实例可包含编码有指令的计算机可读媒体或机器可读媒体，所述指令可操作以配置电子装置以执行如上述实例中所描述的方法。此类方法的实施方案可包含程序代码，例如微码、汇编语言码、高级语言码或类似者。此程序代码可包含用于执行各种方法的计算机可读指令。所述程序代码可形成计算机程序产品的部分。此外，可例如在执行期间或在其它时间将程序代码有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含(但不限于)硬盘、可移除磁盘、可移除光盘(例如，光盘及数字视频光盘)、磁带盒、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)及类似者。
实例1是一种存储系统，其包括：存储器阵列；随机存取存储器，其经配置以存储一或多个逻辑到物理(L2P)映射表的至少一部分；及存储器控制器，其中所述存储器控制器经编程以执行包含以下各者的操作：将所述存储器阵列划分为第一部分及第二部分，所述第一部分及所述第二部分具有非重叠逻辑块寻址(LBA)范围；为指定用于第一用途的所述存储器阵列的所述第一部分指派第一L2P映射表条目的第一粒度；为指定用于第二用途的所述存储器阵列的所述第二部分指派第二L2P映射表条目的第二粒度，其中所述第二粒度不等于所述第一粒度；将所述第一粒度及所述第二粒度存储于所述存储器阵列中；及将所述第一L2P映射表条目及所述第二L2P映射表条目的至少一部分存储于所述随机存取存储器中。
在实例2中，根据实例1所述的标的物任选地经配置使得所述第一粒度及第二粒度存储于所述控制器中的区域表中。
在实例3中，根据实例1所述的标的物任选地经配置使得所述第一粒度大于所述第二粒度。
在实例4中，根据实例1所述的标的物任选地经配置使得所述第二粒度大于所述第一粒度。
在实例5中，根据实例1到4中任一实例所述的标的物任选地经配置使得所述第一部分及所述第二部分是不同存储器类型。
在实例6中，根据实例1到5中任一实例所述的标的物任选地经配置使得将所述存储器阵列划分为第一部分及第二部分包含在启动时划分所述存储器阵列。
在实例7中，根据实例1到5中任一实例所述的标的物任选地经配置使得将所述存储器阵列划分为第一部分及第二部分包含在运行时间期间划分所述存储器阵列。
在实例8中，根据实例1到5中任一实例所述的标的物任选地经配置使得将所述存储器阵列划分为第一部分及第二部分包含在启动时划分所述存储器阵列及在运行时间期间重新划分所述存储器阵列。
实例9是一种方法，其包括：由存储器控制器将存储器阵列划分为第一部分及第二部分，所述第一部分及所述第二部分具有非重叠逻辑块寻址(LBA)范围；由所述存储器控制器为指定用于第一用途的所述存储器阵列的所述第一部分指派第一逻辑到物理(L2P)映射表条目的第一粒度；由所述存储器控制器为指定用于第二用途的所述存储器阵列的所述第二部分指派第二L2P映射表条目的第二粒度，其中所述第二粒度不等于所述第一粒度；由所述存储器控制器将所述第一粒度及所述第二粒度存储于所述存储器阵列中；及由所述存储器控制器将所述第一L2P映射表条目及所述第二L2P映射表条目的至少一部分存储于所述存储器控制器的L2P高速缓存中。
在实例10中，根据实例9所述的标的物任选地经配置使得所述方法进一步包括：由所述存储器控制器划分所述存储器阵列以包含第三部分，所述第一部分、所述第二部分及所述第三部分具有非重叠逻辑块寻址(LBA)范围；及由所述存储器控制器为指定用于第三用途的所述存储器阵列的所述第三部分指派第三L2P映射表条目的第三粒度。
在实例11中，根据实例10所述的标的物任选地经配置使得所述第三粒度不等于所述第一粒度及所述第二粒度。
在实例12中，根据实例10或11所述的标的物任选地经配置使得所述方法进一步包括：由所述存储器控制器将所述第三粒度存储于所述存储器阵列中；及由所述存储器控制器将所述第三L2P映射表条目的至少一部分存储于所述存储器控制器的所述L2P高速缓存中。
在实例13中，根据实例10到12中任一实例所述的标的物任选地经配置使得所述方法进一步包括：由所述存储器控制器划分所述存储器阵列以包含第四部分，所述第一部分、所述第二部分、所述第三部分及所述第四部分具有非重叠逻辑块寻址(LBA)范围；及由所述存储器控制器为指定用于第四用途的所述存储器阵列的所述第四部分指派第四L2P映射表条目的第四粒度。
在实例14中，根据实例13所述的标的物任选地经配置使得所述第四粒度不等于所述第一粒度、所述第二粒度及所述第三粒度。
在实例15中，根据实例13或14所述的标的物任选地经配置使得所述方法进一步包括：由所述存储器控制器将所述第四粒度存储于所述存储器阵列中；及由所述存储器控制器将所述第四L2P映射表条目的至少一部分存储于所述存储器控制器的所述L2P高速缓存中。
实例16是一种装置可读存储媒体，其提供指令，所述指令在由处理器执行时致使所述处理器执行包括以下各者的操作：将存储器阵列划分为第一部分及第二部分，所述第一部分及所述第二部分具有非重叠逻辑块寻址(LBA)范围；为指定用于第一用途的所述存储器阵列的所述第一部分指派第一逻辑到物理(L2P)映射表条目的第一粒度；为指定用于第二用途的所述存储器阵列的所述第二部分指派第二L2P映射表条目的第二粒度，其中所述第二粒度不等于所述第一粒度；将所述第一粒度及所述第二粒度存储于所述存储器阵列中；及将所述第一L2P映射表条目及所述第二L2P映射表条目的至少一部分存储于L2P高速缓存中。
在实例17中，根据实例16所述的标的物任选地经配置使得所述第一部分及所述第二部分是不同存储器类型。
在实例18中，根据实例16或17所述的标的物任选地经配置使得将所述存储器阵列划分为第一部分及第二部分包含在启动时划分所述存储器阵列。
在实例19中，根据实例16或17所述的标的物任选地经配置使得将所述存储器阵列划分为第一部分及第二部分包含在运行时间期间划分所述存储器阵列。
在实例20中，根据实例16或17所述的标的物任选地经配置使得将所述存储器阵列划分为第一部分及第二部分包含在启动时划分所述存储器阵列及在运行时间期间重新划分所述存储器阵列。
实例21是至少一种机器可读媒体，其包含指令，所述指令在由处理电路系统执行时致使所述处理电路系统执行操作以实施实例1到20中任一实例。
实例22是一种设备，其包括用来实施实例1到20中任一实例的构件。
实例23是一种系统，其用来实施实例1到20中任一实例。
实例24是一种方法，其用来实施实例1到20中任一实例。
上文描述希望为说明性且非限制性的。例如，上述实例(或其一或多个方面)可彼此组合使用。在阅读上文描述之后，例如可由所属领域的一般技术人员使用其它实施例。提供[摘要]是为了符合37C.F.R.§1.72(b)以允许读者快速确定技术公开内容的性质。提交[摘要]是基于以下理解：其将不用来解释或限制权利要求书的范围或含义。此外，在上文[具体实施方式]中，可将各种特征分组在一起以简化本公开。此不应被解释为希望未主张的公开特征对于任何权利要求是必不可少的。相反，发明标的物可在于少于特定的公开实施例的所有特征。因此，随附权利要求书由此被并入[实施方式]中，其中每一权利要求独立地作为单独实施例，且可预期，此类实施例可以各种组合或排列彼此组合。本发明的范围应参考随附权利要求书连同此权利要求书所赋予的等效物的全部范围来确定。

Claims (20)

1.一种存储系统，其包括：
存储器阵列；
随机存取存储器，其经配置以存储一或多个逻辑到物理(L2P)映射表的至少一部分；及
存储器控制器，其中所述存储器控制器经编程以执行包含以下各者的操作：
将所述存储器阵列划分为第一部分及第二部分，所述第一部分及所述第二部分具有非重叠逻辑块寻址(LBA)范围；
为指定用于第一用途的所述存储器阵列的所述第一部分指派第一L2P映射表条目的第一粒度；
为指定用于第二用途的所述存储器阵列的所述第二部分指派第二L2P映射表条目的第二粒度，其中所述第二粒度不等于所述第一粒度；
将所述第一粒度及所述第二粒度存储于所述存储器阵列中；及
将所述第一L2P映射表条目及所述第二L2P映射表条目的至少一部分存储于所述随机存取存储器中。
2.根据权利要求1所述的系统，其中所述第一粒度及第二粒度被存储于所述控制器中的区域表中。
3.根据权利要求1所述的系统，其中所述第一粒度大于所述第二粒度。
4.根据权利要求1所述的系统，其中所述第二粒度大于所述第一粒度。
5.根据权利要求1所述的系统，其中所述第一部分及所述第二部分是不同存储器类型。
6.根据权利要求1所述的系统，其中将所述存储器阵列划分为第一部分及第二部分包含在启动时划分所述存储器阵列。
7.根据权利要求1所述的系统，其中将所述存储器阵列划分为第一部分及第二部分包含在运行时间期间划分所述存储器阵列。
8.根据权利要求1所述的系统，其中将所述存储器阵列划分为第一部分及第二部分包含在启动时划分所述存储器阵列及在运行时间期间重新划分所述存储器阵列。
9.一种方法，其包括：
由存储器控制器将存储器阵列划分为第一部分及第二部分，所述第一部分及所述第二部分具有非重叠逻辑块寻址(LBA)范围；
由所述存储器控制器为指定用于第一用途的所述存储器阵列的所述第一部分指派第一逻辑到物理(L2P)映射表条目的第一粒度；
由所述存储器控制器为指定用于第二用途的所述存储器阵列的所述第二部分指派第二L2P映射表条目的第二粒度，其中所述第二粒度不等于所述第一粒度；
由所述存储器控制器将所述第一粒度及所述第二粒度存储于所述存储器阵列中；及
由所述存储器控制器将所述第一L2P映射表条目及所述第二L2P映射表条目的至少一部分存储于所述存储器控制器的L2P高速缓存中。
10.根据权利要求9所述的方法，其进一步包括：
由所述存储器控制器划分所述存储器阵列以包含第三部分，所述第一部分、所述第二部分及所述第三部分具有非重叠逻辑块寻址(LBA)范围；及
由所述存储器控制器为指定用于第三用途的所述存储器阵列的所述第三部分指派第三L2P映射表条目的第三粒度。
11.根据权利要求10所述的方法，其中所述第三粒度不等于所述第一粒度及所述第二粒度。
12.根据权利要求10所述的方法，其进一步包括：
由所述存储器控制器将所述第三粒度存储于所述存储器阵列中；及
由所述存储器控制器将所述第三L2P映射表条目的至少一部分存储于所述存储器控制器的所述L2P高速缓存中。
13.根据权利要求10所述的方法，其进一步包括：
由所述存储器控制器划分所述存储器阵列以包含第四部分，所述第一部分、所述第二部分、所述第三部分及所述第四部分具有非重叠逻辑块寻址(LBA)范围；及
由所述存储器控制器为指定用于第四用途的所述存储器阵列的所述第四部分指派第四L2P映射表条目的第四粒度。
14.根据权利要求13所述的方法，其中所述第四粒度不等于所述第一粒度、所述第二粒度及所述第三粒度。
15.根据权利要求13所述的方法，其进一步包括：
由所述存储器控制器将所述第四粒度存储于所述存储器阵列中；及
由所述存储器控制器将所述第四L2P映射表条目的至少一部分存储于所述存储器控制器的所述L2P高速缓存中。
16.一种非暂时性计算机可读媒体，其上包括指令，所述指令在由处理器执行时致使所述处理器执行包括以下各者的操作：
将存储器阵列划分为第一部分及第二部分，所述第一部分及所述第二部分具有非重叠逻辑块寻址(LBA)范围；
为指定用于第一用途的所述存储器阵列的所述第一部分指派第一逻辑到物理(L2P)映射表条目的第一粒度；
为指定用于第二用途的所述存储器阵列的所述第二部分指派第二L2P映射表条目的第二粒度，其中所述第二粒度不等于所述第一粒度；
将所述第一粒度及所述第二粒度存储于所述存储器阵列中；及
将所述第一L2P映射表条目及所述第二L2P映射表条目的至少一部分存储于L2P高速缓存中。
17.根据权利要求16所述的计算机可读媒体，其中所述第一部分及所述第二部分是不同存储器类型。
18.根据权利要求16所述的计算机可读媒体，其中将所述存储器阵列划分为第一部分及第二部分包含在启动时划分所述存储器阵列。
19.根据权利要求16所述的计算机可读媒体，其中将所述存储器阵列划分为第一部分及第二部分包含在运行时间期间划分所述存储器阵列。
20.根据权利要求16所述的计算机可读媒体，其中将所述存储器阵列划分为第一部分及第二部分包含在启动时划分所述存储器阵列及在运行时间期间重新划分所述存储器阵列。
CN201980090715.1A 2018-12-31 2019-11-05 存储装置中顺序数据优化的子区域 Pending CN113396383A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/237,134 US10871907B2 (en) 2018-12-31 2018-12-31 Sequential data optimized sub-regions in storage devices
US16/237,134 2018-12-31
PCT/US2019/059837 WO2020142137A1 (en) 2018-12-31 2019-11-05 Sequential data optimized sub-regions in storage devices

Publications (1)

Publication Number Publication Date
CN113396383A true CN113396383A (zh) 2021-09-14

Family

ID=71121754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980090715.1A Pending CN113396383A (zh) 2018-12-31 2019-11-05 存储装置中顺序数据优化的子区域

Country Status (7)

Country Link
US (4) US10871907B2 (zh)
EP (1) EP3906466A4 (zh)
JP (1) JP2022515541A (zh)
KR (1) KR20210099184A (zh)
CN (1) CN113396383A (zh)
TW (1) TWI741425B (zh)
WO (1) WO2020142137A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11294585B2 (en) 2018-12-31 2022-04-05 Micron Technology, Inc. Sequential data optimized sub-regions in storage devices

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112286838A (zh) * 2019-07-25 2021-01-29 戴尔产品有限公司 存储设备可配置的映射粒度系统
KR20210037367A (ko) 2019-09-27 2021-04-06 삼성전자주식회사 비휘발성 메모리 장치
US11501847B2 (en) 2019-09-27 2022-11-15 Samsung Electronics Co., Ltd. Nonvolatile memory device with address re-mapping
KR20210106757A (ko) * 2020-02-21 2021-08-31 에스케이하이닉스 주식회사 호스트, 저장 장치 및 이들을 포함하는 컴퓨팅 시스템
US11714547B2 (en) * 2020-06-05 2023-08-01 Micron Technology, Inc. Trims for memory performance targets of applications
US20200363998A1 (en) * 2020-08-07 2020-11-19 Intel Corporation Controller and persistent memory shared between multiple storage devices
US20230297517A1 (en) * 2022-03-21 2023-09-21 Samsung Electronics Co., Ltd. Systems and methods for sending a command to a storage device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100312943A1 (en) * 2009-06-04 2010-12-09 Hitachi, Ltd. Computer system managing i/o path and port
WO2013155368A1 (en) * 2012-04-12 2013-10-17 Violin Memory, Inc. Managing trim operations in a flash memory system
US20150095555A1 (en) * 2013-09-27 2015-04-02 Avalanche Technology, Inc. Method of thin provisioning in a solid state disk array
CN105009094A (zh) * 2013-03-05 2015-10-28 西部数据技术公司 在固态驱动器中利用空闲空间计数来重建两阶加电映射的方法、设备和系统
CN105808378A (zh) * 2016-02-26 2016-07-27 华为技术有限公司 元数据修复方法及装置
US20160364338A1 (en) * 2015-06-12 2016-12-15 Intel Corporation Supporting secure memory intent
CN106547703A (zh) * 2016-10-08 2017-03-29 华中科技大学 一种基于块组结构的ftl优化方法
US20170235488A1 (en) * 2016-02-11 2017-08-17 SK Hynix Inc. Window based mapping
US20180276114A1 (en) * 2017-03-22 2018-09-27 Toshiba Memory Corporation Memory controller
US20180293174A1 (en) * 2017-04-10 2018-10-11 Western Digital Technologies, Inc. Hybrid logical to physical address translation for non-volatile storage devices with integrated compute module

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020059481A1 (en) * 1998-12-30 2002-05-16 Patrick O. Nunally Method and apparatus for a multimedia application specific processor
US8010740B2 (en) * 2006-06-08 2011-08-30 Bitmicro Networks, Inc. Optimizing memory operations in an electronic storage device
US7783859B2 (en) * 2007-07-12 2010-08-24 Qnx Software Systems Gmbh & Co. Kg Processing system implementing variable page size memory organization
WO2009096180A1 (ja) * 2008-01-30 2009-08-06 Panasonic Corporation メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム
JP2010198407A (ja) * 2009-02-26 2010-09-09 Sony Corp 情報処理装置、およびデータ記録制御方法、並びにプログラム
US20100262773A1 (en) * 2009-04-08 2010-10-14 Google Inc. Data striping in a flash memory data storage device
JP6138275B2 (ja) * 2012-12-28 2017-05-31 ホアウェイ・テクノロジーズ・カンパニー・リミテッド データ・ストレージ方法およびストレージ・デバイス
JP2015056171A (ja) * 2013-09-13 2015-03-23 株式会社東芝 メモリシステムおよび情報処理装置
US9543988B2 (en) * 2014-05-29 2017-01-10 Netapp, Inc. Adaptively strengthening ECC for solid state cache
US9916265B2 (en) * 2014-12-15 2018-03-13 Advanced Micro Device, Inc. Traffic rate control for inter-class data migration in a multiclass memory system
JP6254986B2 (ja) * 2015-10-02 2017-12-27 株式会社ソニー・インタラクティブエンタテインメント 情報処理装置、アクセスコントローラ、および情報処理方法
US20170177497A1 (en) * 2015-12-21 2017-06-22 Qualcomm Incorporated Compressed caching of a logical-to-physical address table for nand-type flash memory
CN109086222B (zh) * 2018-07-24 2023-08-25 浪潮电子信息产业股份有限公司 固态硬盘的数据恢复方法以及固态硬盘
US10871907B2 (en) 2018-12-31 2020-12-22 Micron Technology, Inc. Sequential data optimized sub-regions in storage devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100312943A1 (en) * 2009-06-04 2010-12-09 Hitachi, Ltd. Computer system managing i/o path and port
WO2013155368A1 (en) * 2012-04-12 2013-10-17 Violin Memory, Inc. Managing trim operations in a flash memory system
CN105009094A (zh) * 2013-03-05 2015-10-28 西部数据技术公司 在固态驱动器中利用空闲空间计数来重建两阶加电映射的方法、设备和系统
US20150095555A1 (en) * 2013-09-27 2015-04-02 Avalanche Technology, Inc. Method of thin provisioning in a solid state disk array
US20160364338A1 (en) * 2015-06-12 2016-12-15 Intel Corporation Supporting secure memory intent
US20170235488A1 (en) * 2016-02-11 2017-08-17 SK Hynix Inc. Window based mapping
CN105808378A (zh) * 2016-02-26 2016-07-27 华为技术有限公司 元数据修复方法及装置
CN106547703A (zh) * 2016-10-08 2017-03-29 华中科技大学 一种基于块组结构的ftl优化方法
US20180276114A1 (en) * 2017-03-22 2018-09-27 Toshiba Memory Corporation Memory controller
US20180293174A1 (en) * 2017-04-10 2018-10-11 Western Digital Technologies, Inc. Hybrid logical to physical address translation for non-volatile storage devices with integrated compute module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11294585B2 (en) 2018-12-31 2022-04-05 Micron Technology, Inc. Sequential data optimized sub-regions in storage devices
US11755214B2 (en) 2018-12-31 2023-09-12 Micron Technology, Inc. Sequential data optimized sub-regions in storage devices

Also Published As

Publication number Publication date
JP2022515541A (ja) 2022-02-18
US11755214B2 (en) 2023-09-12
EP3906466A1 (en) 2021-11-10
WO2020142137A1 (en) 2020-07-09
TW202040566A (zh) 2020-11-01
US10871907B2 (en) 2020-12-22
US20210109666A1 (en) 2021-04-15
KR20210099184A (ko) 2021-08-11
US11294585B2 (en) 2022-04-05
TWI741425B (zh) 2021-10-01
US20240020033A1 (en) 2024-01-18
EP3906466A4 (en) 2022-10-26
US20200210080A1 (en) 2020-07-02
US20220214821A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
US11237953B2 (en) Host device physical address encoding
US11720489B2 (en) Scheme to improve efficiency of device garbage collection in memory devices
US11755214B2 (en) Sequential data optimized sub-regions in storage devices
US11735269B2 (en) Secure erase for data corruption
US10409726B2 (en) Dynamic L2P cache
US11609850B2 (en) Method of operating a memory with dynamically changeable attributes
US11163692B2 (en) Memory constrained translation table management
US20190129641A1 (en) Common pool management
CN113439266A (zh) 使用行程长度编码算法的映射表压缩
JP2022172270A (ja) ファームウェアの状態に基づく自動パワーダウン
CN111966614A (zh) 内部通信接口管理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230919

Address after: Illinois, America

Applicant after: North Star Franchise Group Co.,Ltd.

Address before: Idaho

Applicant before: MICRON TECHNOLOGY, Inc.

TA01 Transfer of patent application right