CN113396066B

CN113396066B - 用于打印头的管芯及在管芯上形成裂纹检测器迹线的方法

Info

Publication number: CN113396066B
Application number: CN201980091182.9A
Authority: CN
Inventors: J·M·加德纳; A·M·富勒; S·A·林恩
Original assignee: Hewlett Packard Development Co LP
Current assignee: Hewlett Packard Development Co LP
Priority date: 2019-02-06
Filing date: 2019-02-06
Publication date: 2022-12-09
Anticipated expiration: 2039-02-06
Also published as: EP3921169A1; CN113396066A; WO2020162915A1; US20210370671A1; EP3921169B1; US11383514B2

Abstract

本文描述了一种用于打印头的管芯。该管芯包括：多个流体馈送孔，这些流体馈送孔布置成平行于管芯的纵向轴线的行。多个射流致动器布置成平行于流体馈送孔的行。裂纹检测器迹线布线在多个流体馈送孔中的每个之间。

Description

用于打印头的管芯及在管芯上形成裂纹检测器迹线的方法

技术领域

本公开涉及用于打印头的管芯。

背景技术

作为流体喷射系统的一个示例，打印系统可包括打印头、向打印头供应液体墨的墨供应器和控制打印头的电子控制器。打印头通过多个喷嘴或孔口将打印液滴喷射到打印介质上。合适的打印流体可包括用于进行二维或三维打印的墨和试剂。打印头可包括在集成电路晶片或管芯(die)上制造的热打印头或压电打印头。首先制造驱动电子器件和控制特征，然后添加多列加热器电阻器，并且最后添加例如由光可成像环氧树脂形成的结构层并进行处理，以形成微射流喷射器或液滴发生器。在一些示例中，微射流喷射器被布置成至少一列或阵列，使得当打印头与打印介质相对彼此运动时，墨从孔口的适当顺序喷射使字符或其他图像打印到打印介质上。

发明内容

根据第一方面，本公开提供一种用于打印头的管芯，所述管芯包括：

多个流体馈送孔，所述多个流体馈送孔布置成平行于所述管芯的纵向轴线的行；

多个射流致动器，所述多个射流致动器布置成平行于所述多个流体馈送孔的行；以及

裂纹检测器迹线，所述裂纹检测器迹线被布线在所述多个流体馈送孔中的各个流体馈送孔之间，其中所述裂纹检测器迹线在两个流体馈送孔之间并垂直于所述纵向轴线的部分是脆性的，且所述裂纹检测器迹线的平行于所述纵向流体馈送孔的部分是柔性的。

根据第二方面，本公开提供一种用于在用于打印头的管芯上形成裂纹检测器迹线的方法，所述方法包括：

蚀刻多个流体馈送孔为平行于衬底的纵向轴线的行；以及

在所述衬底上在所述多个流体馈送孔中的各个流体馈送孔之间形成所述裂纹检测器迹线的多个层，包括从脆性材料形成所述裂纹检测器迹线在两个流体馈送孔之间并垂直于所述纵向轴线的部分以及从柔性导体形成所述裂纹检测器迹线的平行于纵向流体馈送孔的部分。

附图说明

在以下详细描述中参考附图描述了某些示例，在附图中：

图1A是用于打印头的管芯的示例的视图；

图1B是该管芯的一部分的放大视图；

图2A是用于打印头的管芯的示例的视图；

图2B是该管芯的一部分的放大视图；

图3A是由安装在封装化合物中的黑色管芯形成的打印头的示例的图；

图3B是使用彩色管芯形成的打印头的示例的图，这些彩色管芯可以用于三种颜色的墨；

图3C通过实心部分和具有流体馈送孔的部分示出了包括安装管芯的打印头的截面视图；

图4是结合了关于图3B描述的彩色管芯的打印机盒；

图5是彩色管芯的示例的一部分的图，示出了用于形成该彩色管芯的多个层；

图6A和图6B是彩色管芯的图，示出了将彩色管芯的逻辑电路连接到彩色管芯的电源侧的FET的多晶硅迹线的示例的特写视图；

图7A和图7B是彩色管芯的图，示出了流体馈送孔之间的迹线的特写视图；

图8A和图8B是两个流体馈送孔之间的截面的电子显微照片的图；

图9是用于形成管芯的方法的示例的过程流程图；

图10是用于使用多个层在管芯上形成部件的方法的示例的过程流程图；

图11是用于利用迹线耦接管芯的每一侧的电路来在管芯上形成电路的方法的示例的过程流程图；

图12是一组四个基元(称为四基元)的示例的示意图；

图13是数字电路的布局的示例的图，示出了可以通过单组喷嘴电路实现的简化；

图14是黑色管芯的示例的图，示出了跨槽路由对能量和电力路由的影响；

图15是彩色管芯的电路布图规划的示例的图；

图16是彩色管芯的示例的另一图；

图17是彩色管芯的示例的图，示出了重复结构；

图18是黑色管芯的示例的图，示出了管芯的整体结构；

图19是黑色管芯的示例的图，示出了重复结构；

图20是黑色管芯的示例的图，示出了裂纹检测系统；

图21是来自黑色管芯的流体馈送孔的示例的放大视图，示出了围绕流体馈送孔布线的裂纹检测迹线；以及

图22是用于形成裂纹检测迹线的方法的示例的过程流程图。

具体实施方式

打印头是使用具有(比如微射流喷射器和微流体泵等的)射流致动器的管芯而形成的。射流致动器可以基于热或压电技术，并且使用长而窄的硅管芯(本文称为管芯)形成。如本文所使用的，射流致动器是推动来自腔室的流体的管芯上的装置，并且包括腔室和相关联的结构。在本文所述的示例中，一种类型的射流致动器(微射流喷射器)用作液滴喷射器或管芯中的喷嘴，用于打印和其他应用。例如，打印头可以用作二维和三维打印应用以及其他高精度流体分配系统(包括药学、实验室、医学、生命科学和法医学应用)中的流体喷射装置。

打印头的成本通常由管芯中使用的硅的量决定，因为管芯和制造过程的成本会随着管芯中使用的硅的总量的增加而增加。因此，可以通过将管芯的功能移到其他集成电路上而允许更小的管芯，从而形成更低成本的打印头。

许多当前的管芯在管芯中间具有墨馈送槽，用于将墨馈送到射流致动器。墨馈送槽通常为从管芯的一侧到管芯的另一侧的信号运送提供了阻碍，因而通常需要在管芯的每一侧重复电路，从而进一步增大了管芯的尺寸。在这种布置中，槽一侧的射流致动器(可以称为左或西)具有独立于墨馈送槽相反侧(可以称为右或东)的射流致动器的寻址电路和电源总线电路。

本文描述的示例提供了一种用于向液滴喷射器的射流致动器提供流体的新方法。在这种方法中，用沿管芯布置的靠近射流致动器的流体馈送孔阵列来代替墨馈送槽。沿管芯布置的流体馈送孔阵列在本文中可以称为馈送区。因此，信号可以路由通过在流体馈送孔之间的馈送区，例如，从位于流体馈送孔一侧的逻辑电路到位于流体馈送孔相反侧的比如场效应晶体管(FET)等的打印电源电路。这在本文中被称为跨槽路由(cross-slotrounting)。用于路由信号的电路包括布置在相邻墨或流体馈送孔之间的层中的迹线。

如本文所使用的，管芯的第一侧和管芯的第二侧表示与流体馈送孔对齐的管芯的长边，流体馈送孔被放置在管芯的附近或中心。进一步地，如本文所使用的，射流致动器位于管芯的正面，并且墨或流体从管芯背面上的槽被馈送到流体馈送孔。因此，管芯的宽度从管芯的第一侧的边缘到管芯的第二侧的边缘进行测量。类似地，管芯的厚度从管芯的正面到管芯的背面进行测量。

跨槽路由允许消除管芯上的重复电路，这可以减小管芯的宽度，例如减少150微米(μm)或更多。在一些示例中，这可以提供具有约450μm或约360μm或更小的宽度的管芯。在一些示例中，通过跨槽路由消除重复电路可以用于增加管芯上的电路的尺寸，例如以增强更高值应用中的性能。在这些示例中，可以增加功率FET、电路迹线、电源迹线等的尺寸。这可提供能够承受更大液滴重量的管芯。因此，在一些示例中，管芯的宽度可以小于约500μm，或小于约750μm，或小于约1000μm。

管芯的从正面到背面的厚度也由于使用流体馈送孔所获得的效率而被降低。使用墨馈送槽的现有的管芯可能大于约675μm，而使用流体馈送孔的管芯的厚度可以小于约400μm。管芯的长度可以是约10毫米(mm)、约20mm或约20mm，这取决于设计所使用的射流致动器的数量。管芯的长度包括管芯每一端的用于电路的空间，因此射流致动器占据管芯长度的一部分。例如，对于长度约20mm的黑色管芯，射流致动器可占据约13mm，这是条带长度。条带长度是当打印头在打印介质上运动时形成的打印或流体喷射的带的宽度。

进一步地，允许类似装置的共同定位，以提高效率并改善布局。跨槽路由还通过允许多个射流致动器的左列与右列、或射流致动器区域共享电源和接地路由电路而优化功率输送。较窄的管芯可能比较宽的管芯更脆弱。因此，管芯可以安装在聚合物封装化合物中，该聚合物封装化合物的反面具有槽以允许墨流到流体馈送孔。在一些示例中，封装化合物是环氧树脂，但其也可以是丙烯酸树脂、聚碳酸酯、聚苯硫醚等。

跨槽路由还允许优化电路布局。例如，高压域和低压域可以被隔离在流体馈送孔的相反侧，从而允许管芯的可靠性和形状因子得到改善。高压域与低压域的分离可以降低或消除寄生电压、串扰和其他影响管芯可靠性的问题。进一步地，包括以下各项的重复单元可以被设计成在非常窄的形状因子中提供期望的间距：逻辑电路、射流致动器、流体馈送孔和用于一组喷嘴的电源电路。

布置为平行于管芯的纵向轴线的行的流体馈送孔可能会使管芯更容易受到机械应力而损坏。例如，流体馈送孔可能充当一系列穿孔，这增加了沿着管芯的纵向轴线由于流体馈送孔而产生裂纹的机会。为了在制造期间(例如，在安装在封装化合物中之前)检测裂纹，可以以蜿蜒方式围绕流体馈送孔放置裂纹检测电路。裂纹检测电路可以是会在裂纹形成时断裂从而导致电阻从第一电阻(比如数十万欧姆)变为开路的电阻器。这可以通过在制造过程完成之前识别出破裂的管芯来降低生产成本。

如本文所述的用于打印头的管芯使用电阻器来加热射流致动器中的流体，从而通过热膨胀来引起液滴喷射。然而，管芯不限于热驱动射流致动器，并且可以使用从流体馈送孔被馈送的压电射流致动器。如本文所述，射流致动器包括驱动器和相关联的结构，比如流体腔室和用于微射流喷射器的喷嘴。

进一步地，管芯可以用于形成用于除打印头之外的其他应用的射流致动器，比如用于分析仪器的微流体泵。在该示例中，可以从流体馈送孔向射流致动器馈送测试溶液或其他流体，而不是墨。因此，在各种示例中，流体馈送孔和墨可以用于提供射流材料，这些射流材料可以通过源于热膨胀或压电激活的液滴喷射而被喷射或泵送。

图1A是用于打印头的管芯100的示例的视图。管芯100包括用于操作流体馈送槽104两侧的射流致动器102的所有电路。因此，所有电连接都引出到位于管芯100每一端的垫106上。结果，管芯的宽度108为约1500μm。图1B是管芯100的一部分的放大视图。从该放大视图中可以看到，流体馈送槽104在管芯100的中心占据了大量空间，增加了管芯100的宽度108。

图2A是用于打印头的管芯200的示例的视图。图2B是管芯200的一部分的放大截面。与图1A的管芯100相比，管芯200的设计允许激活电路的一部分到辅助集成电路或专用集成电路(ASIC)202。

与管芯100的流体馈送槽104相比，管芯200使用流体馈送孔204来向射流致动器206提供比如墨的流体，以便通过热电阻器208进行喷射。如本文所述，跨槽路由允许电路沿流体馈送孔204之间的硅桥210并且在管芯200的纵轴212上路由。这允许管芯200的宽度214相比于没有流体馈送孔204的现有设计显著减小。

管芯200的宽度214的减小例如通过减少管芯200的衬底中的硅的量而显著地降低了成本。进一步地，将电路和功能的分布在管芯与ASIC 202之间允许进一步减小宽度214。如本文所述，管芯200还包括用于操作和诊断的传感器电路。在一些示例中，管芯200包括热传感器216，这些热传感器例如沿管芯的纵轴线放置在管芯一端附近、在管芯中间和在管芯相反端附近。

图3A至图3C是通过将管芯302或304安装在由封装化合物形成的聚合物安装件310中而形成打印头300的图。管芯302和304太窄而不能附接到笔身或从储器射流地路由流体。因此，管芯302和304安装在由比如环氧树脂材料等封装化合物形成的聚合物安装件310中。打印头300的聚合物安装件310具有槽314，该槽提供敞开区域以允许流体从储器流到管芯302和304中的流体馈送孔204。

图3A是由安装在封装化合物中的黑色管芯302形成的打印头300的示例的图。在图3A的黑色管芯302中可以看到两行喷嘴320，其中从流体馈送孔204之一沿着黑色管芯302交替地对每组的两个喷嘴320进行馈送。每个喷嘴320都是热电阻器上方的流体腔室的开口。热电阻器的致动迫使流体通过喷嘴320流出，因此，每个热电阻器流体腔室和喷嘴组合都表示一个射流致动器、特别地为微射流喷射器。可以注意到，流体馈送孔204彼此并未隔离，从而允许流体从流体馈送孔204流到附近的流体馈送孔204，以便为激活的喷嘴提供更高的流速。

图3B是使用彩色管芯304形成的打印头300的示例的图，这些彩色管芯可以用于三种颜色的墨。例如，一个彩色管芯304可以用于青色墨，另一个彩色管芯304可以用于品红色墨，并且最后一个彩色管芯304可以用于黄色墨。将会从单独的彩色墨储器将每种墨馈送到彩色管芯304的相关联的槽314中。尽管该图仅在安装件中示出了三个彩色管芯304，但还可包括第四个管芯，比如黑色管芯302以形成CMYK管芯。类似地，可以使用其他管芯配置。

图3C通过实心部分322和具有流体馈送孔318的部分324示出了包括安装管芯302或304的打印头300的截面视图。其示出了流体馈送孔318联接到槽314以允许墨从槽314流动通过安装的管芯302和304。如本文所述，图3A至图3C中的结构不限于墨，而是可以用于向管芯中的射流致动器提供其他流体。

图4是结合了关于图3B描述的彩色管芯304的打印机盒400的示例。所安装的彩色管芯304形成垫402。如本文所述，垫402包括多色硅管芯和聚合物安装化合物，比如环氧树脂封装化合物。壳体404保持用于对垫402中安装的彩色管芯304进行馈送的墨储器。比如柔性电路的柔性连接件406保持用于与打印机盒400进行接口连接的打印机触点或垫408。与现有的打印机盒相比，如本文所述的不同电路设计允许在打印机盒400中使用更少的垫408。

图5是彩色管芯304的部分500的图，示出了用于形成彩色管芯304的层502、504和506。具有类似附图标记的项如关于图2所描述。用于制作这些层的材料包括多晶硅、铝-铜(AlCu)、钽(Ta)、金(Au)、注入掺杂(N阱、P阱等)。在图中，层502示出了层或多晶硅迹线508从彩色管芯304的逻辑电路510经各流体馈送孔204之间到形成彩色管芯304的电源电路512的场效应晶体管(FET)的布线(在图中部分地示出)。这允许FET的激励驱动热喷墨电阻器(TIJ)514，从而为射流致动器供电以将液体推出热电阻器上方的腔室。附加的层516和518可包括金属1 504和金属2 506，这些金属用作电流到TIJ电阻器514的电源接地回路。还可以注意到，在图5中所示的彩色管芯304中TIJ电阻器514仅放置在流体馈送孔204的一侧，其在高重量液滴(HWD)与低重量液滴(LWD)之间交替以提供不同液滴大小，从而增大液滴精度。为了控制液滴重量，用于HWD的TIJ电阻器514和相关联的结构大于用于LWD的TIJ电阻器514，如关于图15的进一步讨论的。如本文所述，射流致动器中的相关联的结构包括用于微射流喷射器的流体腔室和喷嘴。在黑色管芯302中，TIJ电阻器514和相关联的结构具有相同的尺寸，并且在流体馈送孔204的每侧之间交替。

图6A和图6B是彩色管芯304的图，示出了将彩色管芯304的逻辑电路510连接到彩色管芯304的电源电路512中的FET 604的迹线602的放大视图。具有类似附图标记的项如关于图2、图3和图5所描述。对导体进行堆叠以实现在流体馈送孔204的阵列608的左侧与右侧之间的多个连接。在示例中，该制造使用互补金属氧化物半导体技术来执行，其中，通过电介质将比如多晶硅层、第一金属层、第二金属层等导电层分隔开以允许对这些导电层进行堆叠而没有电气干扰，比如串扰。这关于图7和图8进一步描述。

图7A和图7B是彩色管芯304的图，示出了流体馈送孔204之间的迹线的放大视图。具有类似附图标记的项如关于图2和图5所描述。图7A是两个流体馈送孔204的视图，而图7B是由线702所示的截面的放大视图。在这个包括不同层的视图中，可以看到流体馈送孔204之间包括钽层704。进一步地，示出了参照图5描述的层，包括多晶硅层508、金属1层516和金属2层518。在一些示例中，如关于图20和图21所描述的，多晶硅迹线508之一可以用于为彩色管芯304提供嵌入式裂纹检测器。层508、516和518通过电介质分隔开以提供隔离，如关于图8A和图8B进一步讨论的。应该注意的是，尽管图6A、图6B、图7A和图7B示出了彩色管芯304，但在黑色管芯302上也使用相同的设计特征。

图8A和图8B是彩色管芯304的两个流体馈送孔204之间的截面的电子显微视图。具有类似附图标记的项如关于图2、图3和图5所描述。该结构中的顶层是SU-8引物802，其用于在电路(包括用于彩色管芯304的喷嘴320)上方形成最终覆盖物。然而，黑色管芯302中的流体馈送孔204之间可以存在相同的层。

图8B是彩色管芯304的两个流体馈送孔204之间的截面804。如图8B所示，穿过硅层806蚀刻流体馈送孔204，该硅层用作衬底，留下连接彩色管芯304的两侧的桥。在硅层806的顶部上沉积几个层。在硅层806的顶部上沉积较厚的场氧化物或FOX层808，以将另外的层与硅层806隔离。在FOX层808的每一侧沉积由与金属1 516相同的材料形成的纵梁810。

在FOX层808的顶部上，沉积多晶硅层508，例如以将管芯200的一侧的逻辑电路耦接到管芯200的相反侧的功率晶体管。多晶硅层508的其他用途可包括沉积在流体馈送孔204之间的裂纹检测迹线，如关于图20和图21所描述。多晶硅或多晶式硅是高纯度、多晶形式的硅。在示例中，使用硅烷(SiH₄)的低压化学气相沉积来沉积多晶硅。可以对多晶硅层508进行注入或掺杂以形成n阱和p阱材料。在多晶硅层508上沉积第一介电层812作为隔离屏障。在示例中，第一介电层812由硼磷酸硅酸盐玻璃/四乙基邻硅酸盐(BPSG/TEOS)形成，尽管也可以使用其他材料。

然后可以在第一介电层812上方沉积金属1 516层。在各种示例中，金属1 516由氮化钛(TiN)、铝铜合金(AlCu)或氮化钛/钛(TiN/Ti)以及其他材料(比如金)形成。在金属1516层上方沉积第二介电层814以提供隔离屏障。在示例中，第二介电层814是由高密度等离子体化学气相沉积(HDP-TEOS/TEOS)形成的TEOS/TEOS层。

然后可以在第二介电层814上方沉积金属2 518层。在各种示例中，金属2 518由钨硅氮化物合金(WSiN)、铝铜合金(AlCu)或氮化钛/钛(TiN/Ti)以及其他材料(比如金)形成。然后在金属2 518的顶部上方沉积钝化层816以提供隔离屏障。在示例中，钝化层816是碳化硅/氮化硅(SiC/SiN)层。

在钝化层816和第二介电层814的顶部上方沉积钽(Ta)层818。钽层818保护迹线的组成部分免于由于潜在暴露于比如墨等流体而导致的劣化。然后在管芯200上方沉积一层SU-8 820，并对该层进行蚀刻以在管芯200上方形成喷嘴320和流道822。SU-8是基于环氧树脂的负性光刻胶，其暴露在UV光下的部分交联，从而变得对溶剂和等离子蚀刻有耐受性。可以使用其他材料作为SU-8的补充或替代。流道822被配置为将来自流体馈送孔或流体馈送孔204的流体馈送到喷嘴320或射流致动器。在每个流道822中，在SU-8 820中形成按钮状部824或突起以阻止流体中的微粒进入喷嘴320下方的喷射腔室。图8B的截面中示出了一个按钮状部826。

在流体馈送孔204之间在硅层806上方进行导体堆叠增加了流体馈送孔204的阵列的左侧与右侧之间的连接。如本文所述，多晶硅层508、金属1层516、金属2层518等都是独特的导电层，这些层由电介质或隔离层812、814和816分隔开，以允许对它们进行堆叠。取决于设计实施方式，比如图8A和图8B中所示的彩色管芯304、裂纹检测器等，以不同组合使用各种层以形成VPP、PGND和数字控制连接来驱动FET和TIJ电阻器。

图9是用于形成管芯的方法900的示例的过程流程图。方法900可以用于制造用作彩色打印机的管芯的彩色管芯304，以及用于黑色墨的黑色管芯302和包括射流致动器的其他类型的管芯。方法900开始于框902，沿着平行于衬底的纵向轴线的线穿过硅衬底蚀刻流体馈送孔。在一些示例中，首先沉积层，然后在形成层之后执行流体馈送孔的蚀刻。

在示例中，在管芯的一部分上形成比如SU-8的光刻胶聚合物层以保护不要蚀刻的区域。光刻胶可以是通过光交联的负性光刻胶，或通过曝光而更易溶解的正性光刻胶。在示例中，将掩模暴露于UV光源以固定保护层的部分，并且冲走未暴露于UV光的部分。在该示例中，掩模防止了覆盖流体馈送孔区域的保护层部分的交联。

在框904处，在衬底上形成多个层以形成管芯。该多个层可包括多晶硅、多晶硅上方的电介质、金属1、金属1上方的电介质、金属2、金属2上方的钝化层、以及顶上方的钽层。如上所述，然后可以将SU-8层叠在管芯顶部并进行图案化以构成流道和喷嘴。层的形成可以通过化学气相沉积来沉积层然后蚀刻以去除不需要的部分来实现。制造技术可以是在形成互补金属氧化物半导体(CMOS)时使用的标准制造。可以在框904中形成的层以及部件的位置关于图10进行了进一步讨论。

图10是用于使用多个层在管芯上形成部件的方法1000的示例的过程流程图。在示例中，方法1000示出了可以在图9的框904中形成的层的细节。该方法开始于框1002，在管芯上形成逻辑电源电路。在框1004处，在管芯上形成如关于图12和图13所描述的地址线电路，包括用于基元组的地址线。在框1006处，在管芯上形成如关于图12和图13所描述的地址逻辑电路，包括解码电路。在框1008处，在管芯上形成存储器电路。在框1010处，在管芯上形成电源电路。在框1012处，在管芯中形成电源线。图10中所示的框不应被认为是顺序的。本领域技术人员将清楚的是，在形成各种层的同时在管芯上形成各种线和电路。进一步地，关于图10描述的过程可以用于在彩色管芯或黑白管芯上形成部件。

如本文所述，流体馈送孔的使用允许电路以在硅上方形成在流体馈送孔之间的迹线穿过管芯。因此，可以在管芯的各侧之间共享电路，从而减少管芯上所需的电路总量。

图11是用于利用管芯的各侧上的迹线耦接电路来在管芯上形成电路的方法1100的示例的过程流程图。如本文所使用的，管芯的第一侧和管芯的第二侧表示与流体馈送孔对齐的管芯的长边，流体馈送孔被放置在管芯的附近或中心。方法1100开始于框1102，沿管芯的第一侧形成逻辑电源线。逻辑电源线是用于例如以大约2V到大约7V的电压向逻辑电路供电的低压线、以及用于逻辑电路的相关联的接地线。在框1104处，沿管芯的第一侧形成地址逻辑电路。在框1106处，沿管芯的第一侧形成地址线。在框1108处，沿管芯的第一侧形成存储器电路。

在框1110处，沿管芯的第二侧形成喷射器电源电路。在一些示例中，喷射器电源电路包括场效应晶体管(FET)和用于加热流体以推动流体从喷嘴喷射的热喷墨(TIJ)电阻器。在框1112处，沿管芯的第二侧形成电源电路电源线。电源电路电源线是，用于例如以约25V至约35V的电压向喷射器电源电路供电的高压电源线(Vpp)和返回线(Pgnd)。

在框1114处，在流体馈送孔之间形成将逻辑电路耦接到电源电路的迹线。如本文所述，迹线可以将信号从位于管芯的第一侧的逻辑电路运送到管芯的第二侧的电源电路。此外，可包括迹线以在流体馈送孔之间执行裂纹检测，如本文所述。

在喷嘴电路被中心流体馈送槽分隔开的管芯中，逻辑电路、地址线等在中心流体馈送槽的各侧重复。相比之下，在使用图9至图11的方法形成的管芯中，将电路从管芯一侧路由到管芯另一侧的能力消除了在管芯的两侧重复某些电路的需要。通过查看管芯上的物理结构电路可以清楚这一点。在本文描述的一些示例中，喷嘴被分组为单独寻址的组，称为基元(primitives)，如关于图12进一步讨论的。

图12是一组四个基元(称为四基元)的示例的示意图1200。为了便于解释基元和共享寻址，示意图1200右侧的基元被标记为东，例如东北(NE)和东南(SE)。示意图1200左侧的基元被标记为西，例如西北(NW)和西南(SW)。在该示例中，每个喷嘴1202由标记为Fx的FET激发，其中x是从1到32。示意图1200还示出了标记为Rx的TIJ电阻器，其中x也是1到32，这些电阻器对应于各喷嘴1202。尽管在示意图1200中喷嘴被示出为在流体馈源的每一侧，但这是假设布置。在使用当前技术形成的彩色管芯304中，喷嘴1202将位于流体馈源的同一侧。

在每个基元NE、NW、SE和SW中，标记为0到7的八个地址用于选择要激发的喷嘴。在其他示例中，每个基元有16个地址，每个四基元有64个喷嘴。地址是共享的，其中，一个地址选择每组中的一个喷嘴。在该示例中，如果提供地址四，则选择了激发由FET F9、F10、F25和F26激活的喷嘴1204。这些喷嘴1204中的哪一个(如果有的话)激发取决于对于每个基元而言唯一的单独的基元选择。激发信号也被传送到每个基元。当传送到基元的地址数据选择要激发的喷嘴时，该基元内的喷嘴被激发，加载到该基元的数据指示该基元应该发生激发，并且激发信号被发送。

在一些示例中，在本文中称为激发脉冲组(FPG)的喷嘴数据分组包括：用于标识FPG的开始的起始位、用于在每个基元数据中选择喷嘴1202的地址位、用于每个基元的激发数据、用于配置操作设置的数据、以及用于标识FPG的结束的FPG停止位。一旦加载了FPG，就会向将激发所有被寻址的喷嘴的所有基元组发送激发信号。例如，为了激发打印头上的所有喷嘴，对每个地址值发送FPG并激活打印头中的所有基元。因此，将下发8个FPG，每个与唯一地址0至7相关联。可以修改示意图1200中所示的寻址以解决射流串扰、图像质量和功率输送约束的问题。FPG也可以用于例如对与每个喷嘴相关联的非易失性存储器元件进行写入，而不是激发喷嘴。

中心流体馈送区域1206可包括流体馈送孔或流体馈送槽。然而，如果中心墨馈送区域1206是流体馈送槽，则逻辑电路和寻址线(比如本示例中使用的用于提供地址0至7以在每个基元中选择要激发的喷嘴的三条地址线)会重复，因为迹线无法穿过中心墨馈送区域1206。然而，如果中心流体馈送区域1206由流体馈送孔构成，则两侧可以共享电路，从而简化了逻辑。

尽管图12中描述的基元中的喷嘴1202在管芯的相反侧(例如，在中心流体馈送区域1206的每一侧)示出，但这是假设布置。喷嘴1202相对于中心墨馈送区域1206的位置取决于管芯的设计，如以下图中所描述。在示例中，黑色管芯302在流体馈送孔的两侧具有交错的喷嘴，其中交错的喷嘴具有相同的尺寸。在另一个示例中，彩色管芯304在平行于管芯的纵向轴线的行上具有一行喷嘴，其中该行喷嘴中的喷嘴尺寸在较大喷嘴与较小喷嘴之间交替。

图13是数字电路的布局1300的示例的图，示出了可以通过单组喷嘴电路实现的简化。布局1300可以用于黑色管芯302或者用于彩色管芯304。在布局1300中，数字电源总线1302为所有逻辑电路提供电源和接地。数字信号总线1304向逻辑电路提供地址线、基元选择线和其他逻辑线。在该示例中，示出了感测总线1306。感测总线1306是共享的或多路复用的模拟总线，其承载包括例如来自温度传感器的信号等的传感器信号。感测总线1306还可以用于读取非易失性存储器元件。

在该示例中，用于管芯的东侧和西侧的基元的逻辑电路1308共享对数字电源总线1302、数字信号总线1304和感测总线1306的访问。进一步地，对一组基元1310(比如基元NW和NE)的地址解码可以单个逻辑电路执行。结果，管芯所需的总电路减少了。

图14是黑色管芯302的示例的图，示出了跨槽路由对能量和电力路由的影响。具有类似附图标记的项如关于图2和图6所描述。如本示例中所示的黑色管芯302，TIJ电阻器位于流体馈送孔204两侧。类似的结构将用于彩色管芯304，尽管TIJ电阻器将位于流体馈送孔204的单侧并且将在尺寸上交替。在流体馈送孔204之间的硅肋1404上将电源带1402连接在一起增大了用于将电流输送到TIJ电阻器的电源总线的有效宽度。在使用槽进行墨馈送的现有解决方案中，左列与右列的电力路由无法为另一列提供帮助。此外，使用金属1层和金属2层作为在流体馈送孔之间延伸的电源平面使左列(东)和右列(西)的喷嘴共享公共接地和供应总线。将黑色管芯302的逻辑电路510连接到黑色管芯302的电源电路512中的FET604的迹线602在图中也是可见的。

图15是电路布图规划的示例的图，图示了彩色管芯304的多个管芯区。具有类似附图标记的项如关于图2、图3和图5所描述。在彩色管芯304中，总线1502承载用于基元逻辑电路1504的控制线、数据线、地址线和电源线，包括包含公共逻辑电源线(Vdd)和公共逻辑地线(Lgnd)的逻辑电源区，以便为逻辑电路提供约5V的供应电压。总线1502还包括地址线区，这些地址线区包括用于指示喷嘴的每个基元组中的喷嘴的地址的地址线。因此，基元组是彩色管芯304上的射流致动器中的射流致动器的组或子集。

地址逻辑区包括地址线电路，比如基元逻辑电路1504和解码电路1506。基元逻辑电路1504将地址线耦接到解码电路1506以选择基元组中的喷嘴。基元逻辑电路1504还存储通过数据线加载到基元中的数据位。这些数据位包括用于地址线的地址值、以及与每个基元相关联的位，该位选择该基元是激发被寻址的喷嘴还是保存数据。

解码电路1506选择要激发的喷嘴，或选择包括非易失性存储器元件1508的存储器区中的存储器元件来接收数据。当通过总线1502中的数据线接收到激发信号时，数据被存储到非易失性存储器元件1508中的存储器元件或用于激活彩色管芯304的电源电路512上的电源电路区中的FET 1510或1512。FET 1510或1512的激活从共享电源(Vpp)总线1514向对应的TIJ电阻器1516或1518供电。在这个示例中，迹线包括用于为TIJ电阻器1516或1518供电的电源电路。另一个共享电源总线1520可以用于为FET 1510和1512提供接地。在一些示例中，Vpp总线1514和第二共享电源总线1520可以对调。

流体馈送区包括流体馈送孔204和流体馈送孔204之间的迹线。对于彩色管芯304，可以使用两种液滴尺寸，每种都由与每个喷嘴相关联的热电阻器喷射。高重量液滴(HWD)可以使用较大的TIJ电阻器1516喷射。低重量液滴(LWD)可以使用较小的TIJ电阻器1518喷射。在电气方面，HWD喷嘴位于第一列中，例如西侧，如关于图12和图13所描述。LWD喷嘴电耦接在第二列中，例如东侧，如关于图12和图13所描述。在该示例中，彩色管芯304的物理喷嘴是相互交错的，HWD喷嘴与LWD喷嘴交替。

通过改变对应的FET 1510和1512的尺寸以匹配TIJ电阻器1516和1518的功率需求，可以进一步提高布局的效率。因此，在该示例中，对应的FET 1510和1512的尺寸基于所供电的TIJ电阻器1516或1518。较大的TIJ电阻器1516由较大的FET 1512激活，而较小的TIJ电阻器1518由较小的FET 1510激活。在其他示例中，FET 1510和1512的尺寸相同，但通过用于为较小的TIJ电阻器1518供电的FET 1510的功率较低。

类似的电路布图规划可以用于黑色管芯302。然而，如针对本文的示例所描述的，用于黑色管芯的FET具有相同的尺寸，因为TIJ电阻器和喷嘴具有相同的尺寸。

图16是彩色管芯304的示例的另一图。具有类似附图标记的项如关于图3、图5和图15所描述。从图中可以看出，TIJ电阻器1516和1518沿着流体馈送孔204的一侧放置在平行于彩色管芯304的纵向轴线的行上。TIJ电阻器1516和1518与流体馈送孔204的分组可以被称为微机电系统(MEMS)区域1604。进一步地，在该图中，解码电路1506和非易失性存储器元件1508一起包括在电路部分1602中。FET 1510和1512在图16的图中示出为相同尺寸。然而，在一些示例中，激活较小的TIJ电阻器1518的FET 1510比激活较大的TIJ电阻器1516的FET1512更小，如关于图15所描述。因此，彩色管芯和黑色管芯都具有重复结构，这优化了打印头的功率输送能力，同时最小化了管芯的尺寸。

图17是彩色管芯304的示例的图，示出了重复结构1702。具有类似附图标记的项如关于图5和图16所描述。如本文所讨论的，流体馈送孔204的使用允许来自逻辑电路的低压控制信号的路由在流体馈送孔204之间连接到高压FET。结果，重复结构1702包括两个FET604、两个喷嘴320和一个流体馈送孔204。对于每英寸1200点的彩色管芯304，这提供了42.33μm的重复间距。由于FET 604和喷嘴320仅位于流体馈送孔204一侧，所以电路面积要求降低，这允许彩色管芯304与黑色管芯302相比具有更小的尺寸。

图18是黑色管芯302的示例的图，示出了管芯的整体结构。具有类似附图标记的项如关于图2、图3、图6和图16所描述。在该示例中，TIJ电阻器1802位于流体馈送孔204两侧，这允许喷嘴具有相似的尺寸，同时保持紧密的垂直间隔或点间距。在该示例中，FET 604的尺寸全部相同以驱动TIJ电阻器1802。黑色管芯302的逻辑电路510以与关于图15描述的彩色管芯304的逻辑电路510相同的配置布局。因此，迹线602将逻辑电路510耦接到电源电路512中的FET 604。

图19是黑色管芯302的示例的图，示出了重复结构1702。具有类似附图标记的项如关于图5、图6、图16和图17所描述。如关于彩色管芯304所描述的，因为连接到高压FET的低压控制信号可以在流体馈送孔204之间路由，所以新的列电路架构和布局是可能的。该布局包括具有两个FET 604、两个喷嘴320和一个流体馈送孔204的重复结构1702。这类似于彩色管芯304的重复结构。然而，在该示例中，在重复结构1702中，一个喷嘴320在流体馈送孔204的左侧并且一个喷嘴320在流体馈送孔204的右侧。这种设计适用于较大的激发喷嘴，以实现较高的墨滴体积，同时保持较低的电路面积要求，并优化布局以允许更小的管芯。至于彩色管芯304，跨槽路由在多个金属层(自然地说，包括多晶硅层和铝铜层等)的出口中执行。

黑色管芯302比彩色管芯304更宽，因为喷嘴320位于流体馈送孔204的两侧。在一些示例中，黑色管芯302为约400至约450μm。在一些示例中，彩色管芯304为约300至约350μm。

图20是黑色管芯302的示例的图，示出了裂纹检测系统。具有类似附图标记的项如关于图2、图3、图5、图6和图16所描述。在平行于黑色管芯302的纵向轴线的行上引入流体馈送孔204的阵列提高了管芯的脆弱性。如本文所述，流体馈送孔204可以表现得像沿着黑色管芯302或彩色管芯304的纵向轴线的穿孔线，这使得可能在这些特征之间形成裂纹2002。为了检测这些裂纹2002，在每个流体馈送孔204之间布线迹线2004以用作嵌入式裂纹检测器。在示例中，随着裂纹形成，迹线2004断裂。结果，迹线2004的电导率下降到零。

流体馈送孔204之间的迹线2004可以由脆性材料制成。虽然可以使用金属迹线，但金属的延展性可能使其在已经形成的裂纹上弯曲而无法检测到裂纹。因此，在一些示例中，流体馈送孔204之间的迹线2004由多晶硅制成。如果整个黑色管芯302上的流体馈送孔204之间的迹线(在流体馈送孔204旁边和之间)都由多晶硅制成，则电阻可能高达几兆欧姆。在一些示例中，为了降低总电阻并提高裂纹的可检测性，迹线2004的在流体馈送孔204旁边形成并且连接流体馈送孔204之间的迹线2004的部分2006由金属(比如铝-铜)等制成。

图21是来自黑色管芯302的流体馈送孔204的放大视图，示出了在相邻的流体馈送孔204之间布线的迹线2004。在该示例中，流体馈送孔204之间的迹线2004由多晶硅形成，而迹线2004的在流体馈送孔204旁边的部分2006由金属形成。

图22是用于形成裂纹检测迹线的方法2200的示例的过程流程图。方法开始于框2202，蚀刻多个流体馈送孔为平行于衬底的纵向轴线的成行。

在框2204处，在衬底上形成多个层以形成裂纹检测器迹线，其中，裂纹检测器迹线布线在衬底上的多个流体馈送孔中的每一个之间。如本文所述，形成多个层以从管芯的一侧到另一侧循环：在每对相邻的流体馈送孔之间、沿着下一个流体馈送孔的外侧、然后在下一对相邻的流体馈送孔之间。在示例中，形成层以将裂纹检测器迹线耦接到由管芯上的其他传感器(比如关于图2描述的热传感器)共享的感测总线。感测总线耦接到垫以允许外部装置(比如关于图2描述的ASIC)读取传感器信号。

本示例可能易受各种修改和替代形式的影响，并且仅出于说明的目的被示出。进一步地，将理解的是，本技术不旨在受限于本文公开的特定示例。实际上，所附权利要求的范围被认为包括对于公开主题所属领域的技术人员显而易见的所有替代方案、修改和等同方案。

Claims

1.一种用于打印头的管芯，所述管芯包括：

2.如权利要求1所述的管芯，其中，所述多个流体馈送孔被蚀刻穿过所述管芯的硅衬底。

3.如权利要求1所述的管芯，其中，所述裂纹检测器迹线脆性的部分包括多晶硅。

4.如权利要求1所述的管芯，其中，所述裂纹检测器迹线柔性的部分包括金属。

5.如权利要求1所述的管芯，其中，所述裂纹检测器迹线脆性的部分包括多晶硅且所述裂纹检测器迹线柔性的部分包括金属。

6.如权利要求1所述的管芯，其中，所述裂纹检测器迹线通过感测总线导电连接至外感测垫。

7.如权利要求6所述的管芯，其中，所述感测总线被热传感器共享。

8.如权利要求7所述的管芯，其中，所述裂纹检测器迹线和所述热传感器布置在同一硅管芯上。

9.一种用于在用于打印头的管芯上形成裂纹检测器迹线的方法，所述方法包括：

蚀刻多个流体馈送孔为平行于衬底的纵向轴线的行；以及

10.如权利要求9所述的方法，其中所述脆性材料包括多晶硅。

11.如权利要求9所述的方法，其中所述柔性导体包括金属。

12.如权利要求9所述的方法，其中所述脆性材料包括多晶硅且所述柔性导体包括金属。

13.如权利要求9至12中任一项所述的方法，包括形成将所述裂纹检测器迹线导电连接至感测总线的层。