CN113395228A - 一种针对2fsk信号的解调电路 - Google Patents

Abstract

本发明公开了一种针对2FSK信号的解调电路，应用于可接收2FSK信号的RX芯片中，包括用于接收到有效信号时将根据所述2FSK信号所计算的单个周期计数值进行输出的高频率采样计数模块、用于将所述单个周期计数值进行累加计算以输出第一累加值的周期点数和计算模块、用于根据所述第一累加值输出周期点数和平均值的周期点数和平均值计算模块、用于根据所述周期点数和平均值和所述第一累加值输出与所述2FSK信号对应的解调信号的周期点数和处理模块。本发明与传统解调电路需设置整个ADC采样电路相比，在电路结构简单化的同时，也能保证较强的解调能力。

Description

一种针对2FSK信号的解调电路

技术领域

本发明属于无线充电技术领域，尤其涉及一种针对2FSK信号的解调电路。

背景技术

目前，使用Qi标准的无线充电设备是通过2FSK(二进制频移键控)的方式由能量发送端(TX)向能量接收端(RX)传输信息的，无线充电系统中能量接收端(RX芯片)所收到的信号为电感耦合过来的信号，从而导致其接收到的信号并非单频正弦信号，而是可能掺杂有大量高频噪声。而由于无线充电技术正处于起步阶段，所以针对Qi标准的无线充电设备的2FSK信号解调电路不是很多，已有的FSK解调电路都是针对普通FSK信号的，传统的2FSK解调方法主要是相干解调、滤波非相干解调与正交相乘非相干解调三种方式。

在Qi标准通信协议中为保证传输能量稳定性，规定了载波频率Fop与调制频率Fmod的周期差(最大值为282ns、最小值仅为32ns)。如果使用传统方法进行解调，整个系统就需要非常高的精度来分辨不同的频率，无论用模拟或者数字方式都会使得电路的整体结构更加复杂。同时，在同一系统的不同通信阶段载波频率Fop有可能是80～400KHz之间的任意值，更大大增加了整个解调电路的开销。

因此，现有技术有待于改善。

发明内容

本发明的主要目的在于提出一种针对2FSK信号的解调电路，在保证具备较强的解调能力的基础上，并解决背景技术中所提及的电路的整体结构复杂的技术问题。

本发明的第一方面提供了一种针对2FSK信号的解调电路，应用于可接收2FSK信号的RX芯片中，包括用于接收到有效信号时将根据所述2FSK信号所计算的单个周期计数值进行输出的高频率采样计数模块、用于将所述单个周期计数值进行累加计算以输出第一累加值的周期点数和计算模块、用于根据所述第一累加值输出周期点数和平均值的周期点数和平均值计算模块、用于根据所述周期点数和平均值和所述第一累加值输出与所述2FSK信号对应的解调信号的周期点数和处理模块。

在第一方面的基础上，还包括用于判断所述2FSK信号的上升沿是有效时输出有效信号的单周期去毛刺模块。

在第一方面的基础上，所述高频率采样计数模块包括用于接收所述2FSK信号的第一比较器、用于根据所述第一比较器的第一比较输出值输出第一控制信号的上升沿检测模块和用于根据所述第一控制信号进行计数处理或者输出处理的计数模块。

在第一方面的基础上，所述单周期去毛刺模块通过判断所述计数模块所执行计数处理的计数值大于预设阈值时确认所述2FSK信号的上升沿是有效。

在第一方面的基础上，周期点数和计算模块包括依次连接的第一加法器、第一选择器、第二比较器、第二选择器和第二加法器，所述第一加法器的输入端用于接收所述单个周期计数值的个数，所述第一加法器的输出端用于输出对所述单个周期计数值的个数进行累加处理所获得的第一计数值；所述第一选择器的输入端用于接收单周期去毛刺模块的输出信号和第一标志位信号，所述第一选择器的输出端用于输出所述第一计数值；所述第二比较器的输入端用于接收所述第一计数值，所述第二比较器的输出端用于输出所述第一标志位信号；所述第二选择器的输入端用于接收单周期去毛刺模块的输出信号、所述第一标志位信号和第二加法器所传输的与所述单个周期计数值相关的累加值，所述第二选择器的输出端用于输出第一累加值。

在第一方面的基础上，所述与所述单个周期计数值相关的累加值是所述第二加法器将所述高频率采样计数模块输出的N个单个周期计数值进行累加处理所获得的值。

在第一方面的基础上，周期点数和平均值计算模块包括依次连接的第三加法器、第三选择器、第三比较器、第四选择器和第四加法器，所述第三加法器的输入端用于接收第一累加值的个数，所述第三加法器的输出端用于输出对所述第一累加值的个数进行累加处理所获得的第二计数值；所述第三选择器的输入端用于接收阶段标志位信号、第一标志位信号和第二标志位信号，所述第三选择器的输出端输出第二计数值；所述第三比较器的输入端用于接收所述第二计数值，所述第三比较器的输出端用于输出所述第二标志位信号；所述第四选择器的输入端用于接收第二标志位信号、阶段标志位信号和与所述第一累加值相关的累加值，第四选择器的输出端用于输出第二累加值至位数右移模块的输入端，所述位数右移模块的输出端用于输出对所述第二累加值进行位数处理所获得的周期点数和平均值。

在第一方面的基础上，所述与所述第一累加值相关的累加值是所述第四加法器将所述周期点数和计算模块输出的N1个第一累加值进行累加处理以获得的值。

在第一方面的基础上，周期点数和处理模块包括依次连接的第一减法器、绝对值输出模块和第五选择器，所述绝对值输出模块和所述第五选择器之间还设置有用于执行第一比较处理的第四比较器、用于执行第二比较处理的第五比较器；所述第一减法器的输入端用于接收第二累加值和周期点数和平均值，所述第一减法器的输出端用于输出第二累加值与周期点数和平均值之间的差值，所述绝对值输出模块的输入端用于接收差值，所述绝对值输出模块的输出端用于输出所述差值的绝对值；所述第五选择器的输入端用于接收2FSK信号的调制极性、触发信号、条件信号、所述第四比较器输出的第一比较结果信号和所述第五比较器输出的第二比较结果信号，第五选择器的输出端用于输出与所述2FSK信号对应的解调信号。

本发明第一方面的针对2FSK信号的解调电路，应用于可接收2FSK信号的RX芯片中，首先高频率采样计数模块根据2FSK信号输出单个周期计数值，然后经周期点数和计算模块将单个周期计数值进行累加计算以输出第一累加值，再经周期点数和平均值处理模块根据第一累加值输出周期点数和平均值，最后由周期点数和处理模块基于周期点数和平均值、第一累加值输出与2FSK信号对应的解调信号。基于利用高频率采样计数模块，即使输入信号很差，也可以进行准确地解调，大大提高了解包率(正确解包的数量)。而且本申请中的解调电路中的模拟部分仅利用一个比较器，与传统解调电路需设置整个ADC采样电路相比，在电路结构简单化的同时，而未降低整个系统的解调解码效率。

本发明的第二方面提供了一种无线充电设备，包括无线充电设备壳体结构，无线充电设备壳体结构中内置有第一方面的针对2FSK信号的解调电路；以便于实现小型化，降低成本。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明第一方面的针对2FSK信号的解调电路应用于RX芯片的原理框图；

图2为本发明第一方面的针对2FSK信号的解调电路中高频率采样计数模块的电路原理示意图；

图3为本发明第一方面的针对2FSK信号的解调电路中周期点数和计算模块的电路原理示意图；

图4为本发明第一方面的针对2FSK信号的解调电路中周期点数和平均值处理模块的电路原理示意图；

图5为本发明第一方面的针对2FSK信号的解调电路中周期点数和处理模块的电路原理示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要注意的是，相关术语如“第一”、“第二”等可以用于描述各种组件，但是这些术语并不限制该组件。这些术语仅用于区分一个组件和另一组件。例如，不脱离本发明的范围，第一组件可以被称为第二组件，并且第二组件类似地也可以被称为第一组件。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作。

本发明的第一方面涉及针对2FSK信号的解调电路，该调解电路在应用于RX芯片(接收端)内时对从TX芯片(发送端)所传输的2FSK信号进行解调。

2FSK信号(Frequency Shift Keying)为二进制数字频率调制信号(二进制频移键控)，用载波的频率来传送数字信息，即用所传送的数字信息控制载波的频率。2FSK信号便是符号“0”对应于载频f1，而符号“1”对应于载频f2(与f1不同的另一载频)的已调波形，而且f1与f2之间的改变是瞬间的。传“0”信号时，发送频率为f1的载波；传“1”信号时，发送频率为f2的载波。可见，FSK是用不同频率的载波来传递数字消息的。

如图1所示，本发明的第一方面的针对2FSK信号的解调电路，包括依次连接的高频率采样计数模块、周期点数和计算模块、周期点数和平均值计算模块和周期点数和处理模块；高频率采样计数模块的输入端依次经输入放大器、线圈、输入放大器与TX芯片连接，高频率采样计数模块的输出端经周期点数和计算模块、周期点数和平均值计算模块与周期点数和处理模块的输入端连接。

其中，高频率采样计数模块用于接收到有效信号时将根据2FSK信号所计算的单个周期计数值进行输出，以输出至周期点数和计算模块的输入端；周期点数和计算模块用于将用于将单个周期计数值进行累加计算以输出第一累加值，第一累加值传输至周期点数和平均值计算模块；周期点数和平均值计算模块用于根据第一累加值输出周期点数和平均值，周期点数和平均值传输至周期点数和处理模块；周期点数和处理模块用于根据周期点数和平均值和第一累加值输出与2FSK信号对应的解调信号。

由于本发明采用的是对2FSK信号进行高频采样计数，所以本解调电路的电路结构比较简单，主要包括高频率采样计数模块、周期点数和计算模块、周期点数和平均值计算模块、周期点数和处理模块。即使输入信号很差，也可以进行准确地解调，大大提高了解包率(正确解包的数量)，实现了高效解调。

如图1所示，在第一方面的基础上，还包括用于判断2FSK信号的上升沿是有效时输出有效信号(valid_flag＝1)的单周期去毛刺模块；该单周期去毛刺模块所起到的作用是消除2FSK信号的抖动；其中，有效信号为valid_flag＝1。

如图2所示，高频率采样计数模块包括用于接收2FSK信号(图2中的输入信号)的第一比较器、用于根据第一比较器的第一比较输出值(0或者1)输出第一控制信号(N或者Y&valid_flag＝1)的上升沿检测模块和用于根据所述第一控制信号进行计数处理或者输出处理的计数模块；计数模块包括用于进行计数处理的计数处理单元和用于进行输出处理的输出处理单元。其中，第一控制信号包括N或者Y&valid_flag＝1(valid_flag＝1由单周期去毛刺模块输出，上升沿检测模块可获取单周期去毛刺模块所输出的valid_flag＝1)，当第一控制信号为N，表示上升沿检测模块没有检测到2FSK信号的上升沿，则计数模块中的计数处理单元(图2中的计数值T_counter++)执行计数处理，计数处理表示对于第一比较器输出值(0或者1)的个数进行累加处理以计算出计数值T_counter；当第一控制信号为Y&valid_flag＝1(&表示并且)，表示上升沿检测模块所检测的2FSK信号是上升沿，且是有效的上升沿(基于单周期去毛刺模块所传输的有效信号valid_flag＝1)；则计数模块中的输出处理单元(图2中的输出T_counter并且T_counter置1)执行输出处理，在输出处理中，将计数值T_counter作为单个周期计数值(即单个周期计数值＝计数值T_counter)，并将单个周期计数值T_counter以进行输出，并且单个周期计数值T_counter置1。

进一步，单周期去毛刺模块通过判断计数模块经过计数处理的计数值T_counter大于预设阈值时确认2FSK信号的上升沿是有效(即高频率采样计数模块中的上升沿检测模块对于2FSK的上升沿检测模块的检测是对的)，则输出valid_flag＝1至上升沿检测模块，以便于输出处理单元执行输出处理。当单周期去毛刺模块通过判断计数模块经过计数处理的计数值T_counter小于预设阈值时确认2FSK信号的上升沿是无效的，输出valid_flag＝0至上升沿检测模块，以便于计数处理单元执行计数处理(通过第一比较器的第一比较输出值0/1所累加的T_counter值不会输出，不会清零，会继续进行累加处理)。其中，预设阈值为mcu配置的寄存器值，预设阈值是与2FSK信号对应的，一般而言，2FSK解调电路的高频率采样计数模块的采样计数时钟的频率越高，则预设阈值CONT越大。

在本系统中，计数值T_counter将一直以固定频率Fh计数，因为Fop最小频率为80Hz，选取合适的数据位数即可，该计数器不用考虑溢出处理：因为一旦T_counter溢出说明可能出现以下两种状况：1)线圈上长时间无信号；2)线圈上信号的周期太长；这两种情况芯片均应该处于非正常工作状态。

如图3所示，周期点数和计算模块包括依次连接的第一加法器、第一选择器、第二比较器、第二选择器和第二加法器，具体地：第一加法器的第一输出端与第一选择器的输入端连接，选择器的输出端同时与第一加法器的第二输入端、第二比较器的输入端连接，第二比较器的输出端与第二选择器的第一输入端连接，第二选择器的第二输入端与第二加法器的输出端连接。

其中，第一加法器用于将单个周期计数值T_counter的个数进行加法计算输出第一计数值t_cnt_abc，该第一计数值t_cnt_abc每次加1(二进制的1)直到t_cnt_abc＝N(表示单个周期计数值T_counter的个数为N个)；第一选择器的输入端用于接收单周期去毛刺模块的输出信号valid_flag和第一标志位信号t_cnt_flag＝1，第一选择器的输出端输出第一计数值t_cnt_abc；第二比较器用于接收第一计数值t_cnt_abc以输出第一标志位信号t_cnt_flag至第二选择器；第二选择器的接收端用于接收单周期去毛刺模块的输出信号valid_flag和第一标志位信号t_cnt_flag，第二选择器的输出端用于输出第一累加值Tn_cnt。第二加法器的输入端用于接收高频率采样计数模块输出的单个周期计数值T_counter，第二加法器的输出端用于输出与所述单个周期计数值相关的累加值Tn_count_tmp，与单个周期计数值相关的累加值Tn_count_tmp为N个单个周期计数值T_counter进行累加处理所得出的值。

在周期点数和计算模块中，具体地：第一计数值t_cnt_abc是表示单个周期计数值T_counter的个数的数值，正常情况下，会从0开始累加，一直累加到N，然后t_cnt_abc为0，进行下一轮计数。当第一计数值t_cnt_abc＝N时，第一标志位信号t_cnt_flag为1，表示当前已经计满N个单个周期计数值T_counter。第二比较器的作用是去确认第一计数值t_cnt_abc是否为N，如果t_cnt_abc＝N，输出第一标志位信号t_cnt_flag。当第二选择器接收到t_cnt_flag＝1时，输出第一累加值Tn_cnt(该第一累加值Tn_cnt等于与单个周期计数值相关的累加值Tn_count_tmp)；当第二选择器接收到valid_flag为1时，输出第一累加值Tn_cnt＝0。

如图4所示，周期点数和平均值计算模块包括依次连接的第三加法器、第三选择器、第三比较器、第四选择器和第四加法器，第三比较器的输出端与位数右移模块连接；第三加法器用于将第一累加值tn_cnt的个数进行加法计算输出第二计数值tn_cnt_abc；第三选择器的输入端用于接收阶段标志位信号state_idle_flag、第一标志位信号t_cnt_flag和第二标志位信号tn_cnt_flag，使第三选择器的输出端输出第二计数值tn_cnt_abc至第三比较器；第三比较器用于接收第二计数值tn_cnt_abc以输出第二标志位信号tn_cnt_flag至第四选择器；第四选择器的输入端用于接收第二标志位信号tn_cnt_flag、阶段标志位信号state_idle_flag、与所述第一累加值相关的累加值Tnn_count_tmp，第四选择器的输出端用于输出第二累加值tnn_cnt至位数右移模块；位数右移模块根据第二累加值tnn_cnt输出周期点数和平均值tnn_cnt_avg。与所述第一累加值相关的累加值Tnn_count_tmp为第四加法器对N1个第一累加值Tn_cnt进行累加处理所获得的值。

进一步，位数右移模块对第二累加值tnn_cnt进行位数处理获得周期点数和平均值tnn_cnt_avg，位数处理包括位数右移n1位；举个例子，第二累加值tnn_cnt为101010，n1＝2，对第二累加值tnn_cnt(101010)进行位数处理后所得的周期点数和平均值tnn_cnt_avg(1010)。

在周期点数和平均值计算模块中，当第二计数值tn_cnt_abc＝N1，第二标志位信号tn_cnt_flag＝1，即表示第二标志位信号tn_cnt_flag＝1表示第二计数值tn_cnt_abc＝N1，这个第二标志位信号tn_cnt_flag＝1起到提示作用。第四加法器的作用就是将第一累加值Tn_cnt进行累加处理以获得与所述第一累加值相关的累加值Tnn_count_tmp，直到是将N1个第一累加值Tn_cnt进行累加处理后，将N1个第一累加值Tn_cnt进行累加处理后获得的累加值Tnn_count_tmp输出至第四选择器；当第二标志位信号tn_cnt_flag＝1时，第四选择器将累加值Tnn_count_tmp作为第二累加值Tnn_cnt以输出至位数右移模块。当阶段标志位信号state_idle_flag＝1时，第二累加值Tnn_cnt输出0，阶段标志位信号state_idle_flag＝1表示此时没有需要解码的信号。

其中，N、N1和n分别表示执行不同工作过程的数字符号，并不局限于N、N1和n所代表的数字不同。例如，N可以为10，N1可以为15，n可以为5。

如图5所示，周期点数和处理模块包括依次连接的第一减法器、绝对值输出模块和第五选择器；绝对值输出模块和第五选择器之间还设置有用于执行第一比较处理的第四比较器、用于执行第二比较处理的第五比较器；第一减法器的输入端用于接收第二累加值tnn_cnt和平均值tnn_cnt_avg后，计算第二累加值tnn_cnt与平均值tnn_cnt_avg的差值tn_cnt_delta，第一减法器的输入端用于输出差值tn_cnt_delta至绝对值输出模块和第五选择器；绝对值输出模块用于将差值tn_cnt_delta进行绝对值处理以输出差值的绝对值tn_cnt_delta_abs至第四比较器以及第五比较器；第四比较器的输出端用于输出第一比较结果信号tn_cnt_delta_flag1至第五选择器；第五比较器用于输出第二比较结果信号tn_cnt_delta_flag2至第五选择器；第五选择器的输入端用于接收第一比较结果信号tn_cnt_delta_flag1、第二比较结果信号tn_cnt_delta_flag2、2FSK信号的调制极性fsk_pro、由D触发器传输的触发信号tn_cnt_flag_d1、条件信号tn_cnt_delta[15]，第五选择器的输出端用于输出与2FSK信号对应的解调信号。

进一步，第四比较器的输入端用于接收THR1和差值的绝对值tn_cnt_delta_abs，第四比较器的输出端用于输出第一比较结果tn_cnt_delta_flag1；当差值的绝对值tn_cnt_delta_abs小于THR1时，第一比较结果tn_cnt_delta_flag1等于1，否则为0。

进一步，第五比较器的输入端用于接收127和差值的绝对值tn_cnt_delta_abs，第四比较器的输出端用于输出第二比较结果tn_cnt_delta_flag2；当差值的绝对值tn_cnt_delta_abs大于127时，第二比较结果tn_cnt_delta_flag2等于1，否则为0。

进一步，D触发器的作用在于能够控制第五选择器的驱动，比如，当触发信号tn_cnt_flag_d1＝0时，则第五选择器不输出与2FSK信号对应的解调信号；当当触发信号tn_cnt_flag_d1＝1时，则第五选择器输出与2FSK信号对应的解调信号。

进一步，与2FSK信号对应的解调信号包括-127、127、0和频率变化信号clip_sum_delta；第五选择器根据第一比较结果tn_cnt_delta_flag1、第二比较结果tn_cnt_delta_flag2、2FSK信号的调制极性fsk_pro和条件信号tn_cnt_delta[15]分别对应输出127、-127、0和频率变化信号tn_cnt_delta。

本发明第一方面的针对2FSK信号的解调电路，应用于可接收2FSK信号的RX芯片中，首先高频率采样计数模块根据2FSK信号输出单个周期计数值，然后经周期点数和计算模块将单个周期计数值进行累加计算以输出第一累加值，再经周期点数和平均值处理模块根据第一累加值输出周期点数和平均值，最后由周期点数和处理模块基于周期点数和平均值、第一累加值输出与2FSK信号对应的解调信号。基于利用高频率采样计数模块，即使输入信号很差，也可以进行准确地解调，大大提高了解包率(正确解包的数量)。而且本申请中的解调电路中的模拟部分仅利用一个比较器，与传统解调电路需设置整个ADC采样电路相比，在结构简单化的同时，未降低整个系统的解调解码效率。

本发明的第二方面提供了一种无线充电设备，包括无线充电设备壳体结构，无线充电设备壳体结构中内置有第一方面的针对2FSK信号的解调电路；以便于实现小型化，降低成本。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种针对2FSK信号的解调电路，应用于可接收2FSK信号的RX芯片中，其特征在于，包括用于接收到有效信号时将根据所述2FSK信号所计算的单个周期计数值进行输出的高频率采样计数模块、用于将所述单个周期计数值进行累加计算以输出第一累加值的周期点数和计算模块、用于根据所述第一累加值输出周期点数和平均值的周期点数和平均值计算模块、用于根据所述周期点数和平均值和所述第一累加值输出与所述2FSK信号对应的解调信号的周期点数和处理模块。

2.如权利要求1所述一种针对2FSK信号的解调电路，其特征在于，还包括用于判断所述2FSK信号的上升沿是有效时输出有效信号的单周期去毛刺模块。

3.如权利要求2所述一种针对2FSK信号的解调电路，其特征在于，所述高频率采样计数模块包括用于接收所述2FSK信号的第一比较器、用于根据所述第一比较器的第一比较输出值输出第一控制信号的上升沿检测模块和用于根据所述第一控制信号进行计数处理或者输出处理的计数模块。

4.如权利要求3所述一种针对2FSK信号的解调电路，其特征在于，所述单周期去毛刺模块通过判断所述计数模块所执行计数处理的计数值大于预设阈值时确认所述2FSK信号的上升沿是有效。

5.如权利要求1所述一种针对2FSK信号的解调电路，其特征在于，周期点数和计算模块包括依次连接的第一加法器、第一选择器、第二比较器、第二选择器和第二加法器，所述第一加法器的输入端用于接收所述单个周期计数值的个数，所述第一加法器的输出端用于输出对所述单个周期计数值的个数进行累加处理所获得的第一计数值；所述第一选择器的输入端用于接收单周期去毛刺模块的输出信号和第一标志位信号，所述第一选择器的输出端用于输出所述第一计数值；所述第二比较器的输入端用于接收所述第一计数值，所述第二比较器的输出端用于输出所述第一标志位信号；所述第二选择器的输入端用于接收单周期去毛刺模块的输出信号、所述第一标志位信号和第二加法器所传输的与所述单个周期计数值相关的累加值，所述第二选择器的输出端用于输出第一累加值。

6.如权利要求5所述一种针对2FSK信号的解调电路，其特征在于，所述与所述单个周期计数值相关的累加值是所述第二加法器将所述高频率采样计数模块输出的N个单个周期计数值进行累加处理所获得的值。

7.如权利要求1所述一种针对2FSK信号的解调电路，其特征在于，周期点数和平均值计算模块包括依次连接的第三加法器、第三选择器、第三比较器、第四选择器和第四加法器，所述第三加法器的输入端用于接收第一累加值的个数，所述第三加法器的输出端用于输出对所述第一累加值的个数进行累加处理所获得的第二计数值；所述第三选择器的输入端用于接收阶段标志位信号、第一标志位信号和第二标志位信号，所述第三选择器的输出端输出第二计数值；所述第三比较器的输入端用于接收所述第二计数值，所述第三比较器的输出端用于输出所述第二标志位信号；所述第四选择器的输入端用于接收第二标志位信号、阶段标志位信号和与所述第一累加值相关的累加值，第四选择器的输出端用于输出第二累加值至位数右移模块的输入端，所述位数右移模块的输出端用于输出对所述第二累加值进行位数处理所获得的周期点数和平均值。

8.如权利要求7所述一种针对2FSK信号的解调电路，其特征在于，所述与所述第一累加值相关的累加值是所述第四加法器将所述周期点数和计算模块输出的N1个第一累加值进行累加处理以获得的值。

9.如权利要求1所述一种针对2FSK信号的解调电路，其特征在于，周期点数和处理模块包括依次连接的第一减法器、绝对值输出模块和第五选择器，所述绝对值输出模块和所述第五选择器之间还设置有用于执行第一比较处理的第四比较器、用于执行第二比较处理的第五比较器；所述第一减法器的输入端用于接收第二累加值和周期点数和平均值，所述第一减法器的输出端用于输出第二累加值与周期点数和平均值之间的差值，所述绝对值输出模块的输入端用于接收差值，所述绝对值输出模块的输出端用于输出所述差值的绝对值；所述第五选择器的输入端用于接收2FSK信号的调制极性、触发信号、条件信号、所述第四比较器输出的第一比较结果信号和所述第五比较器输出的第二比较结果信号，第五选择器的输出端用于输出与所述2FSK信号对应的解调信号。

10.如权利要求1-9任一所述一种针对2FSK信号的解调电路，其特征在于，还包括无线充电设备壳体结构，所述一种针对2FSK信号的解调电路内置于所述无线充电设备壳体结构中。

Images