CN113395168B - 单对到多对以太网转换器 - Google Patents

Abstract

本公开涉及单对到多对以太网转换器。公开在单对以太网和多对以太网之间提供数字数据通信的实施方案。一些实施方案包括被配置为以至少两种模式操作的单对以太网接口。在第一模式中，单对以太网接口以常规方式操作。在第二模式中，采用替代的引脚配置来提供单对以太网接口和多对以太网接口之间的低成本互操作性。例如，在第二模式中，通过第一接收数据引脚单对以太网从多对以太网接口的第一发送数据引脚接收数据信号，并通过第二接收数据引脚接收来自多对以太网接口的第二发送数据引脚的第二数据信号。

Description

单对到多对以太网转换器

要求优先权

本申请要求于2020年3月13日提交的美国临时申请序列号62/989,407的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及以太网通信领域。更具体地，本公开描述了一种转换器，其提供利用单对以太网的设备与利用多对以太网的设备进行通信。

背景技术

如今，工业网络中使用了各种专有标准。特别地，作为说明性示例，过程工业利用网络通道，该网络通道可以包括包含在长达1000m米的电缆中的单对导体。由于存在爆炸性环境，工业环境可能会对用于通过此类通道进行信号传输的电气特性施加严格的限制，例如限制功耗。正在开发标准，以使用类似以太网的方案支持10Mb/s信令，但提供对长导线的支持(例如举例说明，最长1000m的单对电缆)。一个提议包括对新的物理(PHY)层的规范，例如介质类型(电缆)，但建立在多年标准以太网组件和标准演进的基础之上，并依赖于第2至第7层以太网，例如MAC、交换机等。

10Mb/s的速度是当今过程工业中通常使用的速度的很大提高，但是它比当今许多局域网中常用的速度要慢，这长期以来一直从10Mb/s和100Mb/s上升到1Gb/s，甚至2.5Gb/s和10Gb/s。一旦批准了单对标准，就有望在业界得到广泛采用。

发明内容

本发明人已经认识到，采用类似以太网的单对信令方案会带来挑战，例如涉及将该方案与通常可用的以太网网络设备接口。因此，如本文所示和所述，本发明人已经开发了在单对以太网和多对以太网之间提供数字数据通信的实施方案。一些实施方案包括被配置为以至少两种模式操作的单对以太网接口。在第一模式中，单对以太网接口以常规方式操作(例如，根据RMII规范，修订版1.2，1998年3月20日)。在第二模式中，采用替代的引脚配置来提供单对以太网接口和多对以太网接口之间的低成本互操作性。例如，在第二模式中，单对以太网接口通过第一发送数据引脚向多对以太网接口的第一接收数据引脚提供第一数据信号，并通过第二发送数据引脚向多对以太网接口的第二接收数据引脚提供第二数据信号。单对以太网接口还通过第一接收数据引脚从多对以太网接口的第一发送数据引脚接收第三数据信号，并通过第二接收数据引脚从多对以太网接口的第二发送数据引脚接收第四数据信号。

一个方面公开单对以太网到多对以太网适配器设备。该设备包括多对以太网接口和单对以太网接口。单对以太网接口被配置为解码在第一发送使能引脚上接收的载波感测数据有效信号，以确定MII发送使能值，并抑制在第一载波感测数据值引脚上对载波感测信号进行编码。该设备被配置为以转换模式运行，该转换模式在以下各点之间建立导电连接：所述多对以太网接口的第一接收数据引脚到所述单对以太网接口的第一发送数据引脚，和所述多对以太网接口的第二接收数据引脚到所述单对以太网接口的第二发送数据引脚；所述单对以太网接口的第三接收数据引脚到所述多对以太网接口的第三发送数据引脚；和所述单对以太网接口的第四接收数据引脚到所述多对以太网接口的第四发送数据引脚。

在某些方面，所述转换模式进一步建立以下之间的导电连接：所述多对以太网接口的第二载波感测接收有效引脚到所述单对以太网接口的第一发送使能引脚；和所述单对以太网接口的第一载波感测数据有效引脚到所述多对以太网接口的第二发送使能引脚。在一些方面，所述单对以太网接口包括寄存器，并且所述单对以太网接口被配置为基于写入该寄存器的数据以所述转换模式进行操作。在一些方面，所述单对以太网接口被配置为从配置引脚读取数据，并基于该配置引脚以所述转换模式进行操作。在一些方面，所述单对以太网接口包括25MHz时钟，并基于所述25MHz时钟生成25MHz时钟输出信号，以及将所述25MHz时钟输出信号提供给所述多对以太网接口的时钟输入引脚，和所述单对以太网接口被配置为基于25MHz参考时钟以10Mb/sec的速度实现RMII接口。在一些方面，所述单对以太网接口包括RGMII或RMII接口之一。在一些方面，所述多对以太网接口包括RMII接口。该设备的某些方面包括半导体模块。半导体模块包括单对以太网接口和多对以太网接口。所述单对以太网接口和所述多对以太网接口在单个封装内彼此连接。该设备的某些方面包括内存缓冲器和硬件处理电路，被配置为执行操作，该操作包括基于所述内存缓冲器在所述单对以太网接口和所述多对以太网接口之间执行速率转换。该设备的某些方面包括串行外围接口(SPI)，其中所述单对以太网接口被配置为与SPI通信，并且所述多对以太网接口被配置为与SPI通信。

公开的另一方面是一种用于使单对以太网适配多对以太网的方法。该方法包括：通过单对以太网接口的接收数据位零引脚提供第一数据信号到多对以太网接口的发送数据位零引脚；通过所述单对以太网接口的接收数据位一个引脚提供第二数据信号到多对以太网接口的发送数据位一个引脚；通过单对以太网接口的发送数据位零引脚接收来自多对以太网接口的接收数据位零引脚的第三数据信号；通过单对以太网接口的发送数据位一个引脚接收来自多对以太网接口的接收数据位一个引脚的第四数据信号；解码在发送使能引脚上接收到的载波感测数据有效信号；基于解码确定MII发送使能值；和抑制在载波感测数据值引脚上编码载波感测信号。

这些方面中的一些方面包括读取单对以太网接口的寄存器值并基于该寄存器值建立导电连接。这些方面中的一些方面包括从拨码开关读取数据值，以及基于该数据值建立导电连接。该方法的一些方面包括：产生25MHz时钟输出信号；提供所述25MHz时钟信号到所述多对以太网接口的时钟输入引脚；和基于25MHz时钟信号实施简化的媒体独立接口(RMII)。该方法的一些方面包括在将所述第一和第二数据信号提供给所述多对以太网接口之前执行速率转换。一些方面包括在所述载波感测数据有效引脚上编码接收数据有效信号。一些方面包括检测在发送使能引脚和与媒体访问控制一致的一个或多个发送数据引脚上的帧的开始。

公开的另一方面是一种非暂时性计算机可读存储介质，包括配置硬件处理电路以使单对以太网适应多对以太网的指令。该操作包括：通过单对以太网接口的接收数据位零引脚提供第一数据信号到多对以太网接口的发送数据位零引脚,通过所述单对以太网接口的接收数据位一个引脚提供第二数据信号到多对以太网接口的发送数据位一个引脚,通过单对以太网接口的发送数据位零引脚接收来自多对以太网接口的接收数据位零引脚的第三数据信号,通过单对以太网接口的发送数据位一个引脚接收来自多对以太网接口的接收数据位一个引脚的第四数据信号,解码在发送使能引脚上接收到的载波感测数据有效信号,基于解码确定MII发送使能值；和抑制在载波感测数据值引脚上编码载波感测信号。

在某些方面，该操作还包括读取单对以太网接口的寄存器值，并基于该寄存器值建立导电连接。在某些方面，这些操作还包括产生25MHz时钟输出信号，将25MHz时钟信号提供给多对以太网接口的的时钟输入引脚，以及基于25MHz时钟信号实施简化的媒体独立接口(RMII)。

附图说明

图1显示了信号和从IEEE标准MII(媒体独立接口)到RMII标准修订版1.2的转换

图2显示了RMII MAC/交换机与标准10Base-T RMII PHY的连接。

图3示出了到标准10BASE-T RMII PHY的媒体转换器RMII PHY的示例实施例。

图4显示了如何在RMII标准rev 1.2接口的每个引脚上将数据位与两个数据位进行复用。

图5是单对多对以太网适配器的一个示例实施方式的概图。

图6是示例10BASE-T1L PHY的系统框图。

图7是示例10BASE-T1L PHY的功能框图，其示出了RMII接口以及10BASE-T1L PHY的模拟和数字信号处理功能。

图8是媒体转换器RMII 10BASE-T1L PHY的功能框图。

图9显示了RMII接口，并且使用50MHz晶振(或来自MAC的时钟)为晶振输入引脚(例如XTAL_I)，时钟输入信号引脚(例如CLK_IN)或参考时钟信号/引脚(例如REF_CLK)供电。

图10是多对以太网接口的一个示例的功能框图。

图11是用于使单对以太网适应多对以太网的示例过程的流程图。

图12是用于解码接收数据有效信号的示例过程的流程图。

图13是用于确定何时取消声明接收数据有效信号的示例过程的流程图。

具体实施方式

单对以太网标准仅使用单对电线来实现基于以太网的通信。在以太网中，线对应理解为非屏蔽双绞线(UTP)或屏蔽双绞线(STP)。单对标准示例包括IEEE 802.3bp1000BASE-T1、IEEE 802.3bw 100BASE-T1、IEEE802.3cg 10BASE-T1和IEEE 802.3bu。这些单对以太网标准有望被轻易采用，但是在单对以太网和可用的以太网交换机以及媒体访问控制(MAC)组件之间存在速度上的不匹配。这种不匹配阻碍了新标准的采用，因为10Mb/sec的交换机和MAC组件不那么容易获得。几乎所有10Mb/sec和100Mb/sec交换机都集成了BASE-T PHY，但不支持新提出的单对10Mb/sec以太网PHY。结果，许多客户将继续使用昂贵的基于现场可编程门阵列(FPGA)的解决方案或其他接口硬件，因为这些解决方案已在许多环境中使用。但是，这些FPGA解决方案在成本和功耗方面存在很大的缺点。

本公开针对单对多对以太网媒体转换器。这样的转换器将允许例如10BASE-T1PHY直接连接到标准以太网交换机PHY。启用这种连接性使基于10BASE-T1 PHY的设备能够访问大量可商购的低成本组件和解决方案。

所公开的实施例提供了10M、100M或1000M单对以太网PHY(例如，新的10BASE-T1L10Mb/sec以太网单对长距离标准或10BASE-T1S，100BASE-T1或1000BASE-T1)，以通过MAC接口(例如，媒体独立接口(MII)、千兆位媒体独立接口(GMII)、RMII、精简千兆位媒体独立接口(RGMII))引脚直接连接(例如，没有接口芯片、处理器或它们之间的复杂电路)到标准BASE-T PHY(多对以太网)。使用哪个引脚取决于解决方案支持的数据速率。

一些实施例提供了能够以多种模式操作的单对以太网PHY。在第一模式中，单对以太网PHY以与单对以太网标准一致的方式操作。在第二种模式下，单对以太网PHY提供了一个MAC接口，该接口允许单对和多对以太网之间的引脚直接连接(例如RXD_0至TXD_0等)。单对以太网PHY包含一个配置设置，该配置配置将单对以太网PHY配置为以第二种模式上电，因此不需要软件配置或干预。

在一些实施例中，单对以太网PHY包括用于自动处理自动协商和链接的可选模式，而无需用户干预。这提供了BASE-T网络和单对以太网网络之间的数据传输，并且链路速度为10Mb/s。

一些实施例提供了10BASE-T1L PHY或10BASE-T PHY的RMII接口，其中RMII接口使用25MHz而不是50MHz的输入参考时钟。这些实施例中的其他时钟和数据速率符合RMII行业标准。25MHz时钟的使用简化了输入时钟源，因为25MHz比50MHz时钟更典型，并且在单对PHY和多对PHY之间可以使用一个25MHz的晶体。在大多数实现中，从一个PHY向另一个PHY发送25MHz时钟信号相对简单。这样可以减少引脚连接并简化外部组件。

图1显示了信号和从IEEE标准MII(与媒体无关的接口到RMII标准rev 1.2的转换)。图2显示了RMII MAC/交换机与标准10Base-T RMII PHY的连接。对于实现RMII接口的标准RMII PHY(例如，从PHY的IEEE标准MII接口转换为RMII)，需要以下功能：

·数据位是从MAC/Switch接收的，与50MHz参考时钟同步(例如，通过REF_CLK信号)的发送数据位0引脚(例如TXD_0)和发送数据1位引脚(例如TXD_1)，

·当多对PHY的TX_EN引脚被置为有效时，单对PHY确定接收到的数据有效，

·将数据从引脚TXD_1和TXD_0引脚多路分解为MII信号(例如TXD[3：0])，

·数据通过接收数据位零(例如RXD_0)和接收数据位一(例如RXD_1)引脚输出，以传输到MAC/交换机。该数据通过单对PHY从MII信号RXD[3：0]复用到50MHz参考时钟。

·MII信号CRS(载波感测)和RX_DV(接收数据有效)由多对PHY编码到CRS_DV引脚上。这与RMII规范一致。

图3示出了到标准10BASE-T RMII PHY的媒体转换器RMII PHY的示例实施例。这些实施例通过背对背配置将RMII PHY连接到标准RMIII PHY。图3示出了从单对以太网接口302的载波感测数据有效外部引脚(例如，CRS_DV)到多对以太网接口304的发送使能外部引脚(TX_EN)的数据流。图3还示出了从单对以太网接口302的第一接收数据外部引脚(例如RXD_0)到多对以太网接口304的第一发送数据引脚(例如TXD_0)的数据流。图3示出了从单对以太网接口302的第二接收数据外部引脚(例如RXD_1)到多对以太网接口304的第二发送数据外部引脚(例如TXD_1)的数据流。图3示出了从多对以太网接口304的第三接收数据外部引脚(例如RXD_0)到单对以太网接口302的第三发送数据外部引脚(例如TXD_0)的数据流。图3示出了从多对以太网接口304的第四接收数据外部引脚(例如RXD_1)到单对以太网接口302的第四发送数据外部引脚(例如TXD_1)的数据流。图3还示出了从多对以太网接口304的第二载波感测数据有效外部引脚(例如CRS_DV)到单对以太网接口302的第二发送使能引脚(例如TX_EN)的数据流。注意，在更传统的配置中，多对以太网接口304将经由所示的TX_EN、TXD_0、TXD_1、RXD_1、RXD_0和CRS_DV引脚连接到MAC/Switch接口。类似地，在更传统的配置中，单对以太网接口302经由其CRS_DV、RXD_0、RXD_1、TXD_1、TXD_0和TX_EN引脚连接到MAC/Switch接口。然而，在公开的背对背配置中，这些引脚电连接到另一PHY接口而不是MAC接口。所公开的实施例描述了对单对PHY(例如，单对以太网接口302)的修改，以允许该背对背配置起作用。

这些实施例中的一些包括以下一个或多个特征：

单对以太网接口的载波感测和数据有效(例如CRS_DV)引脚仅编码接收数据有效信号(例如RX_DV MII信号)。此更改允许CRS_DV引脚直接连接到多对以太网PHY上的TX_EN引脚。

基于发送使能(例如TX_EN)信号和来自多对以太网接口的发送数据信号(例如TXD[3：0])来执行对接收数据有效信号的解码(这类似于MAC实现)。图12和13提供了在至少一些实施例中如何执行对接收数据有效信号的解码的实现。

图4显示了如何在RMII标准rev 1.2接口的每个引脚上将数据位与两个数据位进行复用。图5是单对多对以太网适配器的一个示例实施方式的概图。适配502通过电缆503连接到单对以太网设备504及其单对PHY508。适配器102也通过电缆505连接到多对以太网设备506及其多对PHY 514。适配器502包括双模式单对以太网接口(PHY)510和多对以太网接口(PHY)512。双模式单对以太网接口(PHY)510与单对以太网设备504接口，并且多对以太网接口(PHY)512与多对以太网设备506接口。在某些情况下，模式单对以太网接口(PHY)510和多对以太网接口(PHY)512在一些实施例中采用独立的集成电路或芯片的形式。在一些实施例中，单对以太网接口(PHY)510和多对以太网接口(PHY)512中的每一个都集成在单个半导体模块内。本公开描述了被配置为以两种不同模式操作的单对以太网接口的实施例。第一模式根据单对以太网标准以常规方式操作。第二模式进行操作以便提供单对以太网接口到多对以太网接口的连接，并提供两个接口之间的数字通信。其他实施例不实现两种模式中的每一种。例如，一些实施例仅实现第二模式。

图5示出了示例性双模单对PHY 510如何连接至多对PHY512。图5示出了双模式单对PHY 510的第一发送数据外部引脚(例如TXD_1)连接到多对PHY 512的第一接收数据外部引脚(例如RXD_1)。此引脚上的数据从多对PHY 512流向单对PHY510。双模式单对PHY 510的第二个发送数据外部引脚(例如TXD_0)连接到多对PHY 512的第二个接收数据外部引脚(例如RXD_0)。此引脚上的数据从多对PHY 512流到单对PHY510。双模式单对PHY 510的发送使能外部引脚(例如TX_EN)连接到多对PHY 512的载波感测数据有效外部引脚(例如CRS_DV)。此连接上的数据从多对PHY流到单对PHY(载波感测数据有效外部引脚向单对PHY的TX_EN引脚发送信号)。双模式单对PHY 510的载波感测数据有效外部引脚(例如CRS_DV)连接到多对PHY 512的发送使能外部引脚(例如TX_EN)。如图5所示，在该连接中，数据从单对PHY 510流到多对PHY512。

双模式单对PHY 510的第一接收数据外部引脚(例如RXD_0)连接到多对PHY 512的第一发送数据外部引脚(例如TXD_0)。数据通过该连接从单对PHY 510流到多对PHY 512。双模式单对PHY 510的第二接收数据外部引脚(例如RXD_1)连接到多对PHY 512的第二发送数据外部引脚(例如TXD_1)。数据通过该连接从单对PHY 510流到多对PHY 512。单对PHY 510的CLK25_REF引脚连接到多对PHY 512的CLK_IN引脚。请注意，尽管上面参考了外部引脚，但在某些实施例中，单对PHY 510和多对PHY 512被集成到单个模块中，在这种情况下，引脚不一定必须表征为外部引脚。在一些实施例中，它们仍然代表到单对PHY和多对PHY的外部连接，但不一定是单个模块的外部。

在所示的实施例中，单对PHY 510包括25MHz的晶体振荡器。一些公开的实施例放弃了提供50MHz时钟可能必需的任何其他处理电路。在这些实施例中，这减少了单对PHY510的部件数量和成本。

传统上，实施方式包括连接到两个引脚XTAL_I和XTAL_O的25MHz晶体(例如，石英晶体)，在一些实施例中，具有外部电容器和/或一个或多个电阻器。这些电路仅通过石英晶体在芯片内部提供了准确的25MHz时钟。一些实施例包括锁相环(PLL)以生成附加的内部时钟(例如125MHz、250MHz、2GHz等)。在一些实施例中，这些额外的内部时钟帮助遵守由这些实施例实现的一个或多个标准接口。单对PHY 510包括一个CLK25_REF引脚，该引脚基于单对PHY 510内部的25MHz时钟提供输出信号(未显示)。在一些实施例中，该CLK25_REF引脚连接到多对PHY512上的输入时钟引脚。在一些实施例中，时钟信号被反向，多对PHY 512的CLK25_REF引脚向单对PHY 510提供25MHz时钟信号。

标准RMII接口需要50MHz时钟。RMII的引脚数从14针减少到6针(如果包括50MHz时钟参考引脚，则为7针)，因此需要50MHz时钟。RGMII是12针接口，仅需要25MHz时钟信号，但需要12针才能实现其广告数据速率。RMII已成为实现100Mb/sec的常用接口，在某些实施例中，RMII是10BASE-TIL实现的接口。这是由于减少了引脚的数量，从而总体上降低了成本。RMII通常已被RGMII取代，因为它支持10Mb/sec、100Mb/sec和千兆位/秒的速度。相反，RMII支持10Mb/sec和100Mb/sec。

50MHz时钟通常需要一个外部时钟振荡器，通常可通过单独的组件或芯片获得该时钟，以从50MHz石英晶体产生50MHz时钟，因为大多数芯片都设计为在25MHz下工作。一些公开的实施例通过提供以25MHz时钟而不是50MHz时钟工作的RMII接口，解决了由50MHz时钟要求引起的成本。当仅需要较低的速度(例如10Mb/秒)时，这是可能的。在一些实施例中，25MHz RMII实现允许在单对PHY 510上使用单个25MHz石英晶体

图6是示例10BASE-T1L PHY 600的系统框图。上面关于图5讨论的双模式单对以太网接口510的一些实施例包括在图6的示例10BASE-T1L PHY 600中示出的一个或多个组件。图6示出了单对电缆的螺钉端子连接。

图7是示例10BASE-T1L PHY的功能框图，其示出了RMII接口以及10BASE-T1L PHY的模拟和数字信号处理功能。

图8是媒体转换器RMII 10BASE-T1L PHY的功能框图。图8示出了接收转换信号802的单对以太网接口800。转换信号802将单对以太网接口800配置为以常规的第一模式或第二模式操作，该常规第一模式或第二模式转换某些信号以提供单对以太网接口800和多对以太网接口之间的数据通信。在一些实施例中，转换信号802是从单对以太网接口800上包括的DIP开关(未示出DIP开关)获得的。在一些实施例中，从单对以太网接口800的寄存器中读取转换信号802。如果转换信号满足标准，则单对以太网接口800以第一模式操作，并且如果转换信号满足第二标准，则单对以太网接口800以第二模式操作。当转换信号符合第一标准时，在单对以太网接口的第一组引脚和多对以太网接口的第二组引脚之间建立连接。当转换信号满足第二标准时，单对以太网接口以常规方式运行。

图8还示出了禁用载波感测编码组件804和解码接收数据有效组件806。在根据标准的常规操作(例如，IEEE Std 802.3^TM(第22条))中，MII信号CRS(载波感测)和RX_DV(接收数据有效)编码到单对以太网接口的CRS_DV引脚上。为了遵循该方法，当接收介质不空闲时，单对以太网接口将CRS_DV引脚置为有效，并在检测到载波时异步置为CRS_DV引脚。当载波丢失时，CRS_DV引脚被置为无效，并且该无效置位与参考时钟和半字节的第一个di位同步。当数据有效时，CRS_DV引脚通常与参考时钟和半字节的第二个di位同步断言。基于此设计，当数据有效时，CRS_DV引脚可以在帧的末尾切换。

假设CRS_DV引脚在单个引脚上同时编码了载波感测(例如CRS)和数据有效(例如RX_DV)，则CRS_DV引脚会在数据有效时切换。因此，CRS_DV引脚不能用于连接到标准RMIIPHY的TX_EN引脚。这样的连接将导致数据丢失。为了避免这些问题，

禁用载波感测编码组件804被配置为改变载波感测引脚和数据有效引脚(例如，CRS_DV)的行为，使得该引脚仅编码接收数据有效RMII信号。换句话说，在载波感测和数据有效引脚上禁止载波感测信号的任何信令。此功能允许将载波感测数据有效引脚直接连接到多对以太网接口的发送使能引脚。利用这种禁止功能，载波感测和数据有效引脚也不会切换，否则将在帧传输完成时切换。

接收数据有效组件806的解码被配置为经由将在媒体访问控制(MAC)中执行的多对以太网接口的发送使能引脚和发送数据引脚来检测数据有效信号。在至少一种公开的配置中，多对以太网接口的发送使能引脚电连接至单对以太网接口的载波感测和数据有效引脚。因此，单对以太网接口被配置为(经由组件806)以解码由多对以太网接口提供的载波感测和数据有效信号，并从载波感测和数据有效信号确定MII发送使能信号。下文讨论的图12和图13的讨论提供了组件806的示例实现。

在一些实施例中，以上关于图5讨论的双模式单对以太网接口510包括以上关于双模式单对以太网接口800讨论的功能和/或组件中的一个或多个。

图9显示了一个RMII接口，一个50MHz晶振(或来自MAC的时钟)用于提供晶振输入(例如XTAL_I)、时钟输入(例如CLK_IN)或参考时钟(例如REF_CLK信号)。图10是多对以太网接口的一个示例的功能框图。在一些实施例中，以上关于图5讨论的多对以太网接口(PHY)512包括被示出为包括在图10的多对以太网接口1000中的一个或多个功能和/或组件。

图11是用于使单对以太网适应多对以太网的示例过程的流程图。在一些实施例中，下面关于图11讨论的一个或多个功能是由单对以太网接口的处理电路来执行的，该单对以太网接口诸如以上关于图5所讨论的双模式单对以太网接口510或以上参考图8讨论的界面800。

在开始操作1105之后，过程1100进入操作1110。在操作1110中，经由第一发送数据引脚将第一数据信号提供给多对以太网接口的第一接收数据引脚。在一些实施例中，第一发送数据引脚是第一RMII接口的TXD_0引脚(例如，由单对以太网接口实现，例如，图5的510或图8的802)，并且第一接收数据引脚是由多对以太网接口实现的第二RMII接口的RXD_0引脚。

在操作1120中，经由第二发送数据引脚将第二数据信号提供给多对以太网接口的第二接收数据引脚。在一些实施例中，第二发送数据引脚是第一RMII接口的TXD_1引脚(例如，由单对以太网接口实现，例如图5的510或图8的802)，并且第二个接收数据引脚是由多对以太网接口实现的第二个RMII接口的RXD_0引脚。

在操作1130中，经由第三接收数据引脚(例如，单对以太网接口的引脚)从多对以太网接口的第三发送数据引脚接收第三数据信号。在一些实施例中，第三接收数据引脚是第一RMII接口的RXD_0引脚(例如，由单对以太网接口实现，例如图5的510或图8的802)，并且第三发送数据引脚是由多对以太网接口实现的第二RMII接口的TXD_0引脚。

在操作1140中，经由第四接收数据引脚(例如，由单对以太网接口实现，例如图5的510或图8的802)来接收第四数据信号。从多对以太网接口的第四发送数据引脚接收第四数据信号。在一些实施例中，第四接收数据引脚是第一RMII接口的RXD_1引脚(例如，由单对以太网接口实现，例如图5的510或图8的802)，并且第四发送数据引脚是由多对以太网接口实现的第二RMII接口的TXD_1引脚。

在操作1150中，经由第一发射使能引脚(例如，诸如510或802之类的单对以太网接口的)的发射使能信号被提供给多对以太网接口的接收有效引脚。在一些实施例中，第一发送使能引脚是第一RMII接口的TX_EN引脚(例如，由单对以太网接口实现，例如图5的510或图8的802)，并且接收有效引脚是由多对以太网接口实现的第二个RMII接口的RV_DV引脚。

在操作1160中，在第一接收误差信号(例如，单对以太网接口的引脚)上将接收误差信号提供给多对以太网接口的第二接收误差引脚。在一些实施例中，接收误差信号是第一RMII接口的RX_ER引脚，第二接收错误信号是第二RMII接口的RX_ERR引脚。

在操作1170中，经由载波感测数据有效引脚从多对以太网接口的第二发送使能引脚接收数据有效信号。在一些实施例中，经由第一RMII接口的CRS_DV引脚接收数据有效信号，并且第二发送使能引脚是第二RMII接口的TX_EN引脚。

在一些实施例中，过程1100包括禁用载波感测编码。例如，一些实施例改变载波感测引脚(例如，CRS_DV)的行为，使得该引脚仅编码接收数据值MII信号。此功能允许将载波感测数据有效引脚直接连接到多对以太网接口的发送使能引脚。在一些实施例中，过程1100包括检测帧的开始。在一些实施例中，就像在媒体访问控制(MAC)实现中一样，通过多对以太网接口的传输使能引脚和传输数据引脚检测帧的开始。

在一些实施例中，过程1100包括向多对以太网接口提供25MHz的时钟信号。在一些实施例中，过程1100包括从多对以太网接口接收25MHz的时钟信号。过程1100的一些实施例包括使用25MHz时钟信号实现RMII接口。

在操作1170完成之后，过程1100移至结束操作1180。

图12是用于解码接收数据有效信号的示例过程的流程图。在一些实施例中，下面关于图12讨论的一个或多个功能由单对以太网接口(例如以上关于图5讨论的双模式单对以太网接口510或以上参考图8讨论的界面800)的处理电路来执行。例如，在一些实施例中，包括在图8的解码接收数据有效组件806中的硬件处理电路执行下面参考图12讨论的一个或多个功能。

在开始操作1205之后，过程1200移至操作1210。在操作1210中，接收异步载波感测和数据有效(例如，CRS_DV)信号。载波感测和数据有效信号提供两个单独的指示，即载波感测指示和数据有效指示。在一些实施例中，在单对以太网接口的发送使能引脚(例如，TX_EN)上接收载波感测和数据有效信号。

在操作1220中，信号与参考时钟同步。决策操作1230确定同步信号是否被断言。如果未声明同步信号，则过程1200返回操作1210。如果声明了同步信号，则过程1200从判定操作1230移至判定操作1240，判定操作1240确定是否确定了接收数据位零信号。在一些实施例中，在单对以太网接口的发送数据位零引脚上接收接收数据位零信号。如果没有断言接收数据位零信号，则处理返回操作1210。否则，如果断言(多对以太网接口的)接收数据位零信号，则处理1200从判定操作1240移动到判定操作1250，它确定接收数据位1信号是否被置位。在一些实施例中，为了确定是否确定了接收数据位1信号，评估了单对以太网接口的发送数据位1引脚。如果断言了(多对以太网接口的)接收数据位一信号，则过程1200从判定操作1250转到操作1210。如果未断言接收数据位一信号，则过程1200从判定操作1250转到操作1260，其通过单对以太网接口来断言媒体独立接口(MII)发送使能信号(例如TX_EN)。在至少一些实施例中，MII传输使能信号在内部被声明到单对以太网接口，以控制单对以太网接口的操作。在操作1260完成之后，过程1200移至结束操作1270。

图13是用于解码接收数据有效信号的示例过程的流程图。在一些实施例中，以下关于图12讨论的一个或多个功能由单对以太网接口(例如，以上关于图5讨论的双模式单对以太网接口510或以上参考图8讨论的接口800)的处理电路来执行。例如，在一些实施例中，包括在图8的解码接收数据有效组件806中的硬件处理电路执行以下参考图13讨论的功能中的一个或多个。在一些方面，过程1200和过程1300被一起执行以适当地断言MII TX_EN信号。在一些实施例中，在过程1200之后执行过程1300。

在开始操作1305之后，过程1300移至操作1310。在操作1310中，接收异步载波感测和数据有效信号(例如，CRS_DV)。在一些实施例中，在单对以太网接口的发送使能引脚上接收载波感测和数据有效信号。判定操作1315确定异步信号是否被断言。如果断言了异步信号，则过程1300从判定操作1315进行到操作1330，该操作跳过一个时钟周期。这提供了过程1300每两个时钟周期评估载波感测和数据有效信号。然后，过程1300返回到操作1310。如果未声明该信号，则过程1300从判定操作1315移至判定操作1320，该判定操作1320清除或取消断言独立于媒体的接口(MII)发送使能信号(例如，TX_EN)。在至少一些实施例中，MII发送使能信号控制单对以太网接口的内部操作。在判定操作1320完成之后，过程1300移至结束操作1350。

如本文所述，示例可以包括逻辑或可以在逻辑或多个组件、模块或机制上操作。模块是能够执行指定操作的有形实体(例如，硬件)，并且可以以某种方式被配置或布置。在一个示例中，可以以指定的方式将电路布置(例如，内部地或相对于诸如其他电路之类的外部实体)作为模块。在一示例中，一个或多个计算机系统(例如，独立的客户端或服务器计算机系统)或一个或多个硬件处理器的全部或部分可以由固件或软件(例如，说明，应用程序部分或应用程序)配置为操作为执行指定操作的模块。在一个示例中，该软件可以驻留在机器可读介质上。在示例中，软件在由模块的基础硬件执行时，使硬件执行指定的操作。

例子1是单对以太网到多对以太网适配器设备，包括：多对以太网接口；单对以太网接口,该设备被配置为以转换模式运行，该转换模式在以下各点之间建立导电连接:所述多对以太网接口的第一接收数据外部引脚到所述单对以太网接口的第一发送数据外部引脚,和所述多对以太网接口的第二接收数据外部引脚到所述单对以太网接口的第二发送数据外部引脚；所述单对以太网接口的第三接收数据外部引脚到所述多对以太网接口的第三发送数据外部引脚；和所述单对以太网接口的第四接收数据外部引脚到所述多对以太网接口的第四发送数据外部引脚,并且所述单对以太网接口被配置为解码在第一发送使能外部引脚上接收到的载波感测数据有效信号以确定MII发送使能值，并禁止在载波感测数据有效外部引脚上对所述载波感测信号进行编码。

在例子2，例子1的主旨任选地包括：其中所述转换模式进一步建立以下之间的导电连接:所述多对以太网接口的载波感测接收有效外部引脚到所述单对以太网接口的第一发送使能外部引脚；和所述单对以太网接口的载波感测数据有效外部引脚到所述多对以太网接口的第二发送使能外部引脚。

在例子3，例子1-2中任一者或多种的主旨任选地包括：其中所述单对以太网接口包括寄存器，并且所述单对以太网接口被配置为基于写入该寄存器的数据以所述转换模式进行操作。

在例子4，例子1-3中任一者或多种的主旨任选地包括：其中所述单对以太网接口被配置为从配置引脚读取数据，并基于该配置引脚以所述转换模式进行操作。

在例子5，例子1-4中任一者或多种的主旨任选地包括：MHz参考时钟。

在例子6，例子1-5中任一者或多种的主旨任选地包括：其中所述单对以太网接口包括RGMII或RMII接口之一。

在例子7，例子1-6中任一者或多种的主旨任选地包括：其中所述多对以太网接口包括RMII接口。

在例子8，例子1-7中任一者或多种的主旨任选地包括：半导体模块，该半导体模块包括单对以太网接口和多对以太网接口，所述单对以太网接口和所述多对以太网接口在单个封装内彼此连接。

在例子9，例子1-8中任一者或多种的主旨任选地包括：内存缓冲器；和硬件处理电路，被配置为执行操作，该操作包括基于所述内存缓冲器在所述单对以太网接口和所述多对以太网接口之间执行速率转换。

在例子10，例子1-9中任一者或多种的主旨任选地包括：串行外围接口(SPI),其中所述单对以太网接口被配置为与SPI通信，并且所述多对以太网接口被配置为与SPI通信。

例子11是一种使单对以太网适配多对以太网的方法，包括:通过单对以太网接口的接收数据位零引脚提供第一数据信号到多对以太网接口的发送数据位零引脚；通过所述单对以太网接口的接收数据位一个引脚提供第二数据信号到多对以太网接口的发送数据位一个引脚；通过单对以太网接口的发送数据位零引脚接收来自多对以太网接口的接收数据位零引脚的第三数据信号；通过单对以太网接口的发送数据位一个引脚接收来自多对以太网接口的接收数据位一个引脚的第四数据信号；通过单对以太网接口的发送使能引脚接收来自多对以太网接口的载波感测数据有效引脚的载波感测数据有效信号；解码所述载波感测数据有效信号以确定MII发送使能值；和通过单对以太网接口的载波感测数据有效引脚，经过抑制在所述载波感测数据有效引脚上的载波感测信号的编码，提供发送数据有效信号。

在例子12，例子11的主旨任选地包括：响应于寄存器值满足标准。

在例子13，例子11-12中任一者或多种的主旨任选地包括：响应数据值符合标准。

在例子14，例子11-13中任一者或多种的主旨任选地包括：产生25MHz时钟输出信号；提供所述25MHz时钟信号到所述多对以太网接口的时钟输入引脚；和基于25MHz参考时钟信号实施简化的媒体独立接口(RMII)。

在例子15，例子11-14中任一者或多种的主旨任选地包括：在将所述第一和第二数据信号提供给所述多对以太网接口之前执行速率转换。

在例子16，例子11-15中任一者或多种的主旨任选地包括：在所述载波感测数据有效引脚上编码接收数据有效信号。

在例子17，例子11-16中任一者或多种的主旨任选地包括：检测在发送使能引脚和与媒体访问控制一致的一个或多个发送数据引脚上的帧的开始。

例子18是一种非暂时性计算机可读存储介质，包括用于配置硬件处理电路以执行使单对以太网适配多对以太网的操作的指令，该操作包括:通过单对以太网接口的接收数据位零引脚提供第一数据信号到多对以太网接口的发送数据位零引脚；通过所述单对以太网接口的接收数据位一个引脚提供第二数据信号到多对以太网接口的发送数据位一个引脚；通过单对以太网接口的发送数据位零引脚接收来自多对以太网接口的接收数据位零引脚的第三数据信号；通过单对以太网接口的发送数据位一个引脚接收来自多对以太网接口的接收数据位一个引脚的第四数据信号；通过单对以太网接口的发送使能引脚接收来自多对以太网接口的载波感测数据有效引脚的载波感测数据有效信号；解码所述载波感测数据有效信号以确定MII发送使能值；和通过单对以太网接口的载波感测数据有效引脚，经过抑制在所述载波感测数据有效引脚上的载波感测信号的编码，提供发送数据有效信号。

在例子19，例子18的主旨任选地包括：响应于寄存器值满足标准。

在例子20，例子18-19中任一者或多种的主旨任选地包括：该操作还包括：产生25MHz时钟输出信号；提供所述25MHz时钟信号到所述多对以太网接口的时钟输入引脚；和基于25MHz参考时钟信号实施简化的媒体独立接口(RMII)。

可以使用软件、硬件和/或软件和硬件的组合来实现各种实施例的技术。各个实施例针对诸如管理实体(例如网络监视节点)、路由器、网关、交换机、接入点、DHCP服务器、DNS服务器、AAA服务器、用户设备设备(例如，无线节点，例如移动无线终端、基站、通信网络和通信系统)之类的装置。各种实施例还针对方法，例如，控制和/或操作通信设备或装置的方法，例如网络管理节点、接入点、无线终端(WT)、用户设备(UE)、基站、控制节点、DHCP节点、DNS服务器、AAA节点、移动性管理实体(MME)、网络和/或通信系统。各种实施例还针对非暂时性机器，例如计算机、可读介质，例如ROM、RAM、CD、硬盘等，其包括用于控制机器以实现方法的一个或多个步骤的机器可读指令。

应当理解，所公开的过程中步骤的特定顺序或层次被作为示例方法提供。基于设计偏好，应当理解，可以重新布置过程中的步骤的特定顺序或层次，同时保持在本公开的范围内。随附的方法权利要求以示例顺序呈现了各个步骤的要素，并不意味着限于所呈现的特定顺序或层次。

在各种实施例中，使用一个或多个模块来执行与一种或多种方法相对应的步骤，例如信号生成、发送、处理、分析和/或接收步骤，来实现本文所述的设备和节点。因此，在一些实施例中，使用模块来实现各种特征。可以使用软件、硬件或软件和硬件的组合来实现这样的模块。在一些实施例中，每个模块被实现为具有设备或系统的单独电路，该设备或系统包括用于实现与每个所描述的模块相对应的功能的单独电路。可以使用包括在诸如存储设备(例如，RAM、软盘等)之类的机器可读介质中的机器可执行指令(例如软件)来实现许多上述方法或方法步骤，以控制例如具有或不具有附加硬件的机器(例如，通用计算机)以在例如一个或多个节点中实现上述方法的全部或部分。因此，除其他事项外，各种实施例针对一种机器可读介质，例如，非暂时性计算机可读介质，包括用于使机器(例如处理器和相关联的硬件)执行上述方法的一个或多个步骤的机器可执行指令。一些实施例针对一种包括处理器的设备，该处理器被配置为实现所公开的实施例的一个、多个或全部操作。

在一些实施方案中，在一个或多个设备的一个或多个处理器(例如CPU)中，例如，诸如路由器、交换机、网络连接的服务器，网络管理节点，无线终端(UE)和/或接入节点之类的通信设备被配置为执行描述为由设备执行的方法的步骤。可以通过使用一个或多个模块，例如软件模块来控制处理器配置和/或通过将处理器中的硬件包括在例如硬件模块中以执行所列举的步骤和/或控制处理器配置来实现处理器的配置。因此，一些但不是全部实施例针对具有处理器的通信设备，例如用户设备，该处理器包括与模块相对应的模块，该模块由包括该处理器的设备执行的各种所描述的方法的每个步骤。在一些但不是全部实施例中，通信设备包括与由其中包括处理器的设备执行的各种所描述的方法的每个步骤相对应的模块。这些模块可以纯粹以硬件例如电路的形式实现，或者可以使用软件和/或硬件或软件和硬件的组合来实现。

一些实施例针对一种计算机程序产品，该计算机程序产品包括计算机可读介质，该计算机可读介质包括用于使一个或多个计算机执行各种功能、步骤、动作和/或操作，例如上述一个或多个步骤的代码。取决于实施例，计算机程序产品可以并且有时确实包括针对要执行的每个步骤的不同代码。因此，计算机程序产品可以并且有时确实包括用于方法，例如，操作通信设备的方法，例如，网络管理节点、接入点、基站、无线终端或节点的每个步骤的代码。该代码可以是机器，例如计算机，存储在诸如RAM(随机存取存储器)、ROM(只读存储器)或其他类型的存储设备的计算机可读介质上的可执行指令的形式。除了针对计算机程序产品之外，一些实施例还针对配置成实现上述一种或多种方法的各种功能、步骤、动作和/或操作中的一种或多种的处理器。因此，一些实施例针对一种处理器，例如CPU，其被配置为实现本文描述的方法的一些或全部步骤。该处理器可以用于例如本申请中描述的通信设备或其他设备中。

虽然在包括有线、光学、蜂窝、Wi-Fi、蓝牙和BLE的通信系统的上下文中进行了描述，但是各种实施例的设备可应用于广泛的通信系统，包括基于IP和基于非IP、OFDM和非OFDM和/或非蜂窝系统。

鉴于以上描述，对于上述各种实施例的方法和设备的许多其他变化对于本领域技术人员将是显而易见的。这样的变化将被认为是在范围之内。该方法和装置可以并且在各种实施例中与基于IP的和非IP的、有线和无线的CDMA、正交频分复用(OFDM)、Wi-Fi、蓝牙、BLE、光学和/或各种其他类型的通信技术(其可以用于在网络连接的或关联的设备或其他设备(包括接收器/发送器电路以及逻辑和/或例程)之间提供通信链接)一起使用，以实现这些方法。

Claims (20)

1.一种单对以太网到多对以太网适配器设备，包括：

多对以太网接口；

单对以太网接口，所述设备被配置为以转换模式运行，该转换模式在以下之间建立导电连接：

所述多对以太网接口的第一接收数据外部引脚到所述单对以太网接口的第一发送数据外部引脚，和

所述多对以太网接口的第二接收数据外部引脚到所述单对以太网接口的第二发送数据外部引脚；

所述单对以太网接口的第三接收数据外部引脚到所述多对以太网接口的第三发送数据外部引脚；和

所述单对以太网接口的第四接收数据外部引脚到所述多对以太网接口的第四发送数据外部引脚，并且所述单对以太网接口被配置为解码在第一发送使能外部引脚上接收到的载波感测数据有效信号以确定媒体独立接口MII发送使能值，并禁止对在载波感测数据有效外部引脚上的载波感测信号进行编码。

2.权利要求1所述的适配器设备，其中所述转换模式进一步建立以下之间的导电连接：

所述多对以太网接口的载波感测接收有效外部引脚到所述单对以太网接口的第一发送使能外部引脚；和

所述单对以太网接口的载波感测数据有效外部引脚到所述多对以太网接口的第二发送使能外部引脚。

3.权利要求1所述的适配器设备，其中所述单对以太网接口包括寄存器，并且所述单对以太网接口被配置为基于写入该寄存器的数据以所述转换模式进行操作。

4.权利要求1所述的适配器设备，其中所述单对以太网接口被配置为从配置引脚读取数据，并基于该配置引脚以所述转换模式进行操作。

5.权利要求1所述的适配器设备，其中所述单对以太网接口包括25MHz时钟，并基于所述25MHz时钟生成25MHz时钟输出信号，以及将所述25MHz时钟输出信号提供给所述多对以太网接口的时钟输入外部引脚，并且所述单对以太网接口被配置为基于25MHz参考时钟以10Mb/sec实现RMII接口。

6.权利要求1所述的适配器设备，其中所述单对以太网接口包括RGMII或RMII接口之一。

7.权利要求1所述的适配器设备，其中所述多对以太网接口包括RMII接口。

8.权利要求1所述的适配器设备，还包括半导体模块，该半导体模块包括单对以太网接口和多对以太网接口，所述单对以太网接口和所述多对以太网接口在单个封装内彼此连接。

9.权利要求1所述的适配器设备，还包括：

内存缓冲器，和

硬件处理电路，被配置为执行操作，该操作包括基于所述内存缓冲器在所述单对以太网接口和所述多对以太网接口之间执行速率转换。

10.权利要求1所述的适配器设备，还包括串行外围接口(SPI)，其中所述单对以太网接口被配置为与SPI通信，并且所述多对以太网接口被配置为与SPI通信。

11.一种使单对以太网适配多对以太网的方法，包括：

通过单对以太网接口的接收数据位零引脚提供第一数据信号到多对以太网接口的发送数据位零引脚；

通过所述单对以太网接口的接收数据位一引脚提供第二数据信号到所述多对以太网接口的发送数据位一引脚；

通过所述单对以太网接口的发送数据位零引脚接收来自所述多对以太网接口的接收数据位零引脚的第三数据信号；

通过所述单对以太网接口的发送数据位一引脚接收来自所述多对以太网接口的接收数据位一引脚的第四数据信号；

通过所述单对以太网接口的发送使能引脚接收来自所述多对以太网接口的载波感测数据有效引脚的载波感测数据有效信号；

解码所述载波感测数据有效信号以确定媒体独立接口MII发送使能值；和

通过所述单对以太网接口的载波感测数据有效引脚，经过抑制在所述载波感测数据有效引脚上的载波感测信号的编码，提供发送数据有效信号。

12.权利要求11所述的方法，还包括读取所述单对以太网接口的寄存器值，并响应于该寄存器值满足标准来执行权利要求11所述的方法。

13.权利要求11所述的方法，还包括从配置引脚读取数据值，并且响应于该数据值满足标准来执行权利要求11所述的方法。

14.权利要求11所述的方法，还包括：

产生25MHz时钟输出信号；

提供所述25MHz时钟信号到所述多对以太网接口的时钟输入引脚；和

基于25MHz参考时钟信号实施简化的媒体独立接口(RMII)。

15.权利要求11所述的方法，还包括在将所述第一数据信号和第二数据信号提供给所述多对以太网接口之前执行速率转换。

16.权利要求11所述的方法，还包括编码在所述载波感测数据有效引脚上的接收数据有效信号。

17.权利要求11所述的方法，还包括检测在发送使能引脚和与媒体访问控制一致的一个或多个发送数据引脚上的帧的开始。

18.一种非暂时性计算机可读存储介质，包括用于配置硬件处理电路以执行使单对以太网适配多对以太网的操作的指令，该操作包括：

通过单对以太网接口的接收数据位零引脚提供第一数据信号到多对以太网接口的发送数据位零引脚；

通过所述单对以太网接口的接收数据位一引脚提供第二数据信号到所述多对以太网接口的发送数据位一引脚；

通过所述单对以太网接口的发送数据位零引脚接收来自所述多对以太网接口的接收数据位零引脚的第三数据信号；

通过所述单对以太网接口的发送数据位一引脚接收来自所述多对以太网接口的接收数据位一引脚的第四数据信号；

通过所述单对以太网接口的发送使能引脚接收来自所述多对以太网接口的载波感测数据有效引脚的载波感测数据有效信号；

解码所述载波感测数据有效信号以确定媒体独立接口MII发送使能值；和

通过所述单对以太网接口的载波感测数据有效引脚，经过抑制在所述载波感测数据有效引脚上的载波感测信号的编码，提供发送数据有效信号。

19.权利要求18所述的非暂时性计算机可读存储介质，所述操作还包括：读取所述单对以太网接口的寄存器值；以及响应于所述寄存器值满足标准而执行权利要求18所述的操作。

20.权利要求18所述的非暂时性计算机可读存储介质，所述操作还包括：

产生25MHz时钟输出信号；

提供所述25MHz时钟信号到所述多对以太网接口的时钟输入引脚；和

基于25MHz参考时钟信号实施简化的媒体独立接口(RMII)。

Images