CN113395134A - 用于交织汉明编码和解码的系统和方法 - Google Patents

用于交织汉明编码和解码的系统和方法 Download PDF

Info

Publication number
CN113395134A
CN113395134A CN202110266827.7A CN202110266827A CN113395134A CN 113395134 A CN113395134 A CN 113395134A CN 202110266827 A CN202110266827 A CN 202110266827A CN 113395134 A CN113395134 A CN 113395134A
Authority
CN
China
Prior art keywords
hamming
symbols
encoded data
block
data stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110266827.7A
Other languages
English (en)
Inventor
本杰明·史密斯
弗拉基米尔·什维敦
贾迈勒·里亚尼
伊利亚·柳伯米斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Asia Pte Ltd
Original Assignee
Ying Fei Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ying Fei Co filed Critical Ying Fei Co
Publication of CN113395134A publication Critical patent/CN113395134A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及用于交织汉明编码和解码的系统和方法。更具体地，本发明的实施方式提供了一种将数据流与RS符号对准的通信装置。交织器交织RS符号以生成交织的RS符号数据流。为对应的RS符号组生成汉明奇偶校验块，并且将其插入交织的RS符号数据流中。还存在其他实施方式。

Description

用于交织汉明编码和解码的系统和方法
技术领域
本发明涉及数据通信系统及其技术。
背景技术
可以以多种方式(诸如，经由纠错)提高数据通信的速率。例如，里德-所罗门码(Reed-Solomon code)已经用于常规通信系统中。不幸的是，现有技术是不充分的，并且期望改进的系统和方法。
发明内容
本发明涉及数据通信和编码技术。更具体地，本发明的实施方式提供了一种将数据流与RS符号对准的通信装置。交织器交织RS符号以生成交织的RS符号数据流。为对应的RS符号组生成汉明奇偶校验块，并且将其插入交织的RS符号数据流中。还存在其他实施方式。
根据实施方式，本发明提供了一种通信装置，该通信装置包括m个通信通道，该m个通信通道包括被配置为接收第一编码数据流的第一通信通道。该装置进一步包括第一对准模块，该第一对准模块被配置为将第一编码数据流对准以输出对准的里德-所罗门(RS)符号。该装置还包括卷积交织器，该卷积交织器被配置为将对准的RS符号交织成RS符号部分。RS符号部分中的每一个由n个RS符号组成。该装置另外包括编码器，该编码器被配置为生成对应于RS符号部分的汉明奇偶校验块，并且输出第一汉明编码数据流。该装置进一步包括分配块，用于将m个汉明编码数据流分配到k个物理信道。m个汉明编码数据流包括第一汉明编码数据流。
应当理解，本发明的实施方式提供了优于常规技术的许多益处。除此之外，根据本发明的实施方式的编码器和解码器模块可以容易地应用到现有系统中。例如，在基于PAM4的高速数据通信系统中，交织器以及汉明编码器和解码器模块通过RS编码方案添加到现有通信芯片上。根据本发明的实施方式的添加用于交织的RS符号的汉明奇偶校验块添加了很少的传输开销(8/128)，并且可以实现低功率实现方式。通过交织机制，交织的汉明奇偶校验块可以用于不同的数据传输模式，包括但不限于50G、100G、200G和400G模式。
本发明的实施方式可以结合现有系统和处理来实现。例如，基于汉明码的错误检查和纠错可以容易地应用到现有通信系统。使用现有制造工艺和系统可以容易地制造根据本发明的实施方式的编码和解码模块。还存在其他益处。
附图说明
图1是示出根据本发明的实施方式的FEC编码方案的框图。
图2A是示出根据本发明的实施方式的通信装置的简化图。
图2B是示出根据本发明的实施方式的编码性能的表。
图3是示出根据本发明的实施方式的编码数据流的组合的框图。
图4是示出根据本发明的实施方式的来自编码数据流的组合的汉明码字之间的边界处的次优交织的框图。
图5是示出根据本发明的实施方式的交织FEC编码方案的框图。
图6A是示出根据本发明的实施方式的通信装置的框图。
图6B是示出根据本发明的实施方式的解码装置的框图。
图7是示出根据本发明的实施方式的用于400G通信接口的交织机制的简化图。
图8是示出根据本发明的实施方式的用于200G通信接口的交织机制的简化图。
图9是示出根据本发明的实施方式的用于100G通信接口的双向交织机制的简化图。
图10是示出根据本发明的实施方式的用于100G通信接口的单向交织机制的简化图。
具体实施方式
本发明涉及数据通信和编码技术。更具体地，本发明的实施方式提供了一种将数据流与RS符号对准的通信装置。交织器交织RS符号以生成交织的RS符号数据流。为对应的RS符号组生成汉明奇偶校验块，并且将其插入交织的RS符号数据流中。还存在其他实施方式。
图1是示出根据本发明的实施方式的FEC编码方案的框图。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。编码数据流100包括数据部分101和汉明奇偶校验块102。在具体实施方式中，数据部分101包括12个里德-所罗门(RS)符号103至114。RS符号(即，框103至114)中的每一个包含10位数据。例如，RS符号中的每一个来自不同的码字(例如，如在FEC编码处理和码字交织器中生成的)。汉明奇偶校验块102包括对应于RS符号103至114的8位汉明数据。例如，“汉明奇偶校验块”是指通过汉明编码生成的奇偶校验块，并且“汉明码字”是指具有RS符号的数据部分(例如，框101)和汉明奇偶校验块(例如，框102)的码字。例如，包含在汉明奇偶校验块102中的8位奇偶校验数据对应于8位扩展汉明纠错码的奇偶校验块。作为数据流100的一部分，汉明码字包括数据部分101和汉明奇偶校验块102。应当理解，存储在汉明奇偶校验块102中的汉明奇偶校验位提供了总体编码增益的显著改进(例如，在某些实现方式中接近10dB的总体编码增益)并且允许简单的软决策解码算法。例如，数据流100包括重复的汉明码字，其形成12个RS符号(每个10位)后跟汉明奇偶校验块(8位)的样式。在各种应用中，汉明解码失败将仅导致每个RS码字至多一个RS符号错误。在一些通信系统和应用中，除了生成汉明奇偶校验块102的处理之外，还执行不同和单独的前向纠错(FEC)处理(例如，硬FEC)。
作为示例，图1所示的编码方案被实现到通信系统中。图2A是示出根据本发明的实施方式的通信装置的简化图。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。通信装置200包括如图所示的功能框202至206。例如，功能框202至206被配置为处理来自单个25G FEC通道的数据。在AM锁定块202处处理从主机201接收的数据。例如，通信装置可以经由多于一个的物理通信链路连接至主机201。在各种实施方式中，主机201如图所示经由FEC通道将如由AM锁定块202接收的RS符号发送至通信系统(即，在主机侧执行RS编码)。在某些实施方式中，主机201周期性地将对准标记(AM)插入RS符号块之间的25G FEC通道中。在某些实施方式中，由AM锁定块202接收的RS符号已经被双向交织。AM锁定块202检测并锁定到AM，并且将所接收的数据与RS符号的边界对准。框203使用卷积交织(CI)处理来交织对准的数据，其中，帧数据可以被6路交织(所接收的RS符号已经被双向交织)或12路交织。汉明编码器204执行编码以将汉明奇偶校验数据(例如，8位汉明奇偶校验块)插入RS数据流中。例如，汉明编码器204生成图1所示的数据流100，其中，针对12个交织的RS符号生成8位汉明奇偶校验块。然后在框205处处理现在嵌入有汉明奇偶校验块的RS符号数据流，在框205处执行格雷映射(Gray mapping)。映射的数据由发送器206经由脉冲幅度调制(PAM)信道207发送。例如，在100G通信中，四个25G FEC数据流从主机201接收并且稍后组合(例如，在传输信道207处)以进行100G通信。应当理解，通信装置可以包括多个通信通道。例如，可能存在由多个AM锁定块、卷积交织器、RS编码器和汉明编码器并行处理的多个数据流。在各种实施方式中，使用BCH(n，k，t)编码而不是汉明编码来编码RS符号。例如，当t＝1时，BCH编码等效于汉明编码。在各种实施方式中，对交织的RS符号执行BCH编码(例如，类似于上述汉明编码处理)，其中，针对源自不同RS码字的n个RS符号，BCH有效载荷是n*10位。作为示例，BCH编码和汉明编码两者都可以被称为“内部FEC”处理，以与RS符号的FEC编码区分开。
图2B是示出根据本发明的实施方式的编码性能的表。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。根据实现方式，可以使用各种类型的汉明编码方案。例如，方案Ham(128，120)涉及相对小的编码开销(即，对应于120位数据有效载荷的8位纠错信息)，但是由于内码相对长达128位，因此该方案涉及137ns的最长等待时间，如图所示。相比之下，方案Ham(68，60)涉及约是Ham(128，120)方案的两倍的相对较大的开销(即，对应于60位数据有效载荷的8位纠错信息)，其具有更低的等待时间和更大的编码增益。在具体实施方式中，根据本发明的编码方案提供用于6个RS符号(例如，每个RS符号是10位码字)的8位汉明块，并且数据速率特性将遵循Ham(68，60)方案。根据实现方式，可以使用不同的编码方案。
图3是示出根据本发明的实施方式的编码数据流的组合的框图。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。数据流300包括从第一处理的FEC通道生成的RS符号部分301后跟汉明奇偶校验块302。RS符号部分301包括12个RS符号。例如，这12个RS符号由12路RS码字交织结构生成。汉明奇偶校验块302包括8位汉明奇偶校验，其可以在Ham(128，120)方案中，对应于12个RS符号。汉明奇偶校验块302之后是RS符号部分303，其包括12个RS符号。应当注意，RS符号部分303中的RS符号以与RS符号部分301中的RS符号相同的顺序交织。类似地，汉明奇偶校验块304包含从第二处理的FEC通道生成的用于RS符号部分303中的12个RS符号的8位汉明奇偶校验。如图所示的数据流300包括两个汉明码字：由数据部分301和汉明奇偶校验块302组成的第一汉明码字，以及由数据部分303和汉明奇偶校验块304组成的第二汉明码字。数据流300示出了理想情况，其中，来自不同的处理的FEC通道的RS符号在汉明码字边界处保持12路交织。
图4是示出根据本发明的实施方式的来自编码数据流的组合的汉明码字之间的边界处的次优交织的框图。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。数据流400包括RS符号块后跟对应的汉明奇偶校验块。例如，RS符号部分401包括12个RS符号(例如，根据预定交织方案)。部分402中的两个RS符号是12-符号部分401的一部分。例如，由于由主机执行的双向交织处理，这两个RS符号彼此相邻。汉明奇偶校验块403包含8位汉明码，并且对应于部分401中的12个RS符号。部分401和汉明奇偶校验块403形成第一汉明码字。在各种情况下，由于在数据传输期间引入的偏斜(例如，以高速传输的数据在25G FEC通道之间未对准)，RS符号的12路交织未保持在源自不同FEC通道的RS符号部分401与406之间的边界处。除此之外，图4所示的情况降低了系统的突发容限。在各种实施方式中，使用去偏斜机制来解决图4所示的未对准问题。
图5是示出根据本发明的实施方式的交织FEC编码方案的框图。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。在图5中，汉明码字被交织。在没有双向交织(即，与RS符号的12路交织分开的交织处理)的情况下，汉明奇偶校验块502包括先前12个RS符号的8位汉明码信息(其中，部分501作为前两个RS符号)，并且汉明奇偶校验块504类似地包括先前12个RS符号的8位汉明码信息(其中，部分503作为前两个RS符号)。在双向汉明码字交织方案中，两个RS符号部分(每个包含12个RS符号)一次交织两个RS符号。RS部分501和RS部分503被交织以变成通过双向交织处理形成的长RS符号部分的前四个RS符号(如图所示的部分505和506)。汉明奇偶校验块502被交织到位置507。汉明奇偶校验块504被交织到位置508。两个汉明奇偶校验块507和508在交织之后彼此相邻。应当理解，图5中的双向交织仅用作示例。汉明码字也可以在通过物理数据信道传输之前以其他方式交织。使用双向交织方案的益处之一是系统对相关的错误位对更有容错，因为它们将倾向于分配在多个汉明码字上。
实际上，存在各种限制和约束，诸如等待时间和功率。为了解决不同的情况，用于汉明码的软解码器的实现方式可以基于通信模型的建模。例如，使用模拟在自然界中发生的许多随机过程的影响的加性高斯白噪声(AWGN)模型，使用软信息(诸如，对数似然比(LLR))对汉明码进行解码，其中，解码算法假设独立同分布(IID)位错误。
在某些情况下，相关的错误对可以是问题。例如，如果很大一部分错误成对发生，诸如涉及最大似然序列估计(MLSE)或决策反馈均衡(DFE)编码的情况，则汉明解码的性能可能降低。在线侧上交织多个汉明码字降低了两个错误命中相同汉明码字的概率。
图6A是示出根据本发明的实施方式的通信装置600的框图。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。出于说明的目的，通信装置600假设不执行25G FEC通道的去偏斜，并且该假设的含义是为了确保汉明有效载荷内部的12路RS符号交织，对每个FEC通道分别执行交织和编码处理。通信装置600包括多个(m个通道)数据路径，每个数据路径包括其自己的功能框601至603，在框604处处理和分配功能框601至603的数据输出。例如，在100G通信模式中，出于AM锁定、交织和汉明编码的目的，并行地处理来自四个(m＝4)25G FEC通道的数据，在框604处分配四个数据流(每个数据流自己的汉明奇偶校验块插入到相应数据流中)以进行100G通信。出于交织和汉明编码的目的，四个25G FEC通道是独立的，并且在四个通道之间不需要去偏斜处理。如果通信装置600被配置为执行400G通信，则从输入侧将存在16个通道(每个25G)。
如图6A所示，来自25G FEC通道的数据首先由AM锁定块601处理。在各种实施方式中，AM锁定块601使用嵌入的对准标记对准从FEC通道接收的数据流。例如，FEC通道中的对准标记被检测并且用于确定RS符号边界并与RS符号边界对准。对于双向KP4交织的FEC通道，RS符号基于20位边界对准。对于没有交织的KP4 FEC通道，RS符号在10位边界上对准，因为卷积交织器可以被设计为执行10位符号的12路交织。
在框602处，交织对准的RS符号。在具体实施方式中，框602包括卷积交织器，该卷积交织器12路交织RS符号，从而生成如图1所示的RS符号部分。框602使交织处理中的等待时间最小化，这对于汉明编码器的120位有效载荷(即，12个10位符号块)，12个RS符号的有效载荷来自12个不同的RS码字。例如，应当理解，每个FEC通道布置(例如，100G单向、100G双向、200G和400G)每个FEC通道具有不同数量的RS符号。在各种实施方式中，根据本发明的汉明编码方案将针对12个不同的RS符号生成8位汉明奇偶校验块，并且当从主机接收的数据已经被双向交织时，框602仅需要执行6路交织，而不是12路交织。如下面所解释的，框602的交织方案很大程度上取决于输入数据流(例如，图7示出6路交织，而图10示出12路交织)。
框603执行汉明编码。例如，针对包含12个RS符号的RS符号部分生成8位汉明奇偶校验块。现在具有嵌入的汉明奇偶校验块的交织的RS符号形成在框604处处理的汉明码字(即，每个汉明码字由交织的RS符号和对应的汉明奇偶校验块组成)的数据流。如上所述，装置600包括由它们对应的框601至603处理的多个25G FEC通道。例如，在用于具有50G/100G输出的PAM4通信的布置中，框604从四个25G FEC通道接收数据(已经交织和汉明编码)并且执行数据分配和映射，如图所示。装置600不执行如上所述的去偏斜。
作为示例，对于100G通道，组合四个处理的25G FEC通道，并且来自四个FEC通道的汉明码字以循环方式分配。例如，框604顺序地发送来自第一FEC通道及其对应的汉明编码器的128位数据、来自第二FEC通道及其对应的汉明编码器的128位数据、来自第三FEC通道及其对应的汉明编码器的128位数据以及来自第四FEC通道及其对应的汉明编码器的128位数据。类似地，对于50G通道输出，两个FEC通道以循环方式组合和分配。
框604另外映射用于PAM4通信的位对。根据实现方式，在PAM4映射之后使用可选的1/(1+D)模-4预编码器。
应当理解，装置600是柔性的，并且可以以各种模式操作。例如，装置600可以以100G PCS模式(例如，具有或不具有双向KP4交织)、200G PCS模式和400G PCS模式操作。这四种数据通信模式中的每一种通过特定的卷积交织器来实现。例如，可以存在不同的硬件芯片来执行不同类型的卷积交织处理。在数字实现方式中，不同类型的卷积交织处理由相同的硬件芯片执行，但是使用不同的软件算法。相同的汉明编码方案可以用于这四种模式。在50G或100G PAM4通道的实现方式中，可以组合不同数量的FEC通道，其中，每个FEC通道交织可选的汉明奇偶校验块。例如，对于100G通信(具有来自框604的100G输出)，处理并组合输入处的四个25G FEC通道；对于400G通信，在框604处，组合并分配输入处的16个(m＝16)FEC通道(每个FEC通道25G)(即，如果每个输出物理通道是100G，则组合到四个输出通道，或者如果输出物理通道是400G，则组合到单个输出通道)。
图6B是示出根据本发明的实施方式的解码装置610的框图。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。解码装置601包括汉明软解码器611和KP4解码器612。如图所示，框611的输入包括与通信链路可靠性和硬决策相关的DSP输出，并且框611另外使用KP4解码器612的输出来生成位翻转。例如，框611使用来自由KP4解码器612提供的RS KP4硬解码的位翻转来确定位翻转。在各种实施方式中，KP4解码器612包括常规的硬决策代数解码器，并且其输出解码的位。例如，解码装置610执行迭代解码处理。例如，如果用于解码RS码字的处理失败，则执行一次解码迭代。来自成功解码的RS码字的位翻转被传送回汉明码软解码器611。例如，由RS解码器校正的位的可靠性被设置为“INF”，但是不执行对软可靠性的其他更新。重复汉明软解码处理，并且再次解码失败的RS符号。
图7是示出根据本发明的实施方式的用于400G通信接口的交织机制的简化图。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。交织器700通过具有变化延迟的6个数据通道执行卷积交织处理，并且延迟基于400G通信的数据速率预先确定。作为示例，输入开关701相对于输入数据流同步，并且还相对于输出开关702同步。根据实现方式，输入开关701可以相对于AM位置同步。在各种实施方式中，通过汉明奇偶校验块的边界来暗示输出开关702处的同步。在图7中，RS码符号被交织为20位数据块，其是来自两个不同RS码字的两个RS符号。块A[m]表示两个10位RS符号的块。例如，块A[6k]对应于第一组双向交织的RS符号，并且块A[6k+1]表示第一组两个RS符号之后的下一两个RS符号，以此类推。出于如图所示的6路交织的目的，交织延迟通道703具有不同的延迟量(例如，对于A[6k]为30个单位，而对于A[6k+5]为无延迟)。例如，每个延迟通道包括多个串行级联的20位缓冲器，每个延迟单位一个缓冲器，用于临时存储两个RS符号的集合。延迟通道703包括具有对应于双向交织的RS符号的6路交织的变化延迟(包括零延迟)的6个分支，并且交织器700的输出是形成汉明码字的有效载荷的12路RS交织的数据流。例如，用于生成汉明奇偶校验块的输出有效载荷是(A[6k-180]、A[6k-143]、A[6k-106]、A[6k-69]、A[6k-32]、A[6k+5])。
图8是示出根据本发明的实施方式的用于200G通信接口的交织机制的简化图。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。交织器800通过具有变化延迟的6个数据通道执行卷积交织处理，并且延迟基于200G通信的数据速率预先确定。在输入801处接收具有双向交织的RS符号的数据流，其将所接收的数据流6路分配到延迟通道中。在各种实施方式中，输入801将20位块中的双向交织的RS符号(每个交织的RS码字一个RS符号)分配到6个延迟通道，如图所示。例如，RS符号的20位块由A[M]表示。例如，块A[6k]对应于第一组双向交织的RS符号，并且块A[6k+1]表示第一组之后的下一组双向交织的RS符号。出于如图所示的6路交织的目的，交织延迟通道803具有不同的延迟量(例如，对于A[6k]为60个单位，而对于A[6k+5]为零延迟)。注意，对于A[6k]存在60个单位的延迟，而在图7中，对于A[6k]存在30个单位的延迟，并且差异是由于不同的数据通信模式(即，200G与400G)引起的。输出803提供随后的准备好用于汉明编码的交织数据流，并且用于汉明编码的有效载荷是(A[6k-360]、A[6k-287]、A[6k-214]、A[6k-141]、A[6k-68]、A[6k+5])。
图9是示出根据本发明的实施方式的用于100G通信接口的双向交织机制的简化图。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。交织器900通过具有变化延迟的6个数据通道来执行卷积交织处理，并且延迟基于100G通信的数据速率(通过双向交织的KP4 FEC通道)预先确定。在输入901处接收具有双向交织的RS符号的数据流，其将所接收的数据流6路分配到延迟通道中。在各种实施方式中，输入901将20位块中的RS符号分配到6个延迟通道，如图所示。例如，双向交织的RS符号的20位块由A[M]表示。例如，块A[6k]对应于第一组双向交织的RS符号，并且块A[6k+1]表示第一组双向交织的RS符号之后的下一个双向交织的RS符号。出于如图所示的6路交织的目的，交织延迟通道903具有不同的延迟量(例如，对于A[6k]为120个单位，而对于A[6k+5]为无延迟)。注意，对于A[6k]存在120个单位的延迟，而在图7中，对于A[6k]存在30个单位的延迟，并且差异是由于不同的数据通信模式(即，双向100G与400G)引起的。输出903提供随后的准备好用于汉明编码的交织数据流，并且用于汉明编码的有效载荷是(A[6k-720]、A[6k-575]、A[6k-430]、A[6k-285]、A[6k-140]、A[6k+5])。
图10是示出根据本发明的实施方式的用于100G通信接口的单向交织机制的简化图。该示图仅是示例，其不应过度地限制权利要求的范围。本领域普通技术人员将认识到各种变化、替代和修改。交织器1000通过具有变化延迟的12个数据通道来执行卷积交织处理，并且延迟基于100G通信的数据速率(通过单向交织的KP4 FEC通道)预先确定。在输入901处接收具有RS符号的单个数据流，其将所接收的数据流12路分配到延迟通道1002中。在各种实施方式中，输入1001将10位块中的RS符号(每个RS符号是10位)分配到12个延迟通道，如图所示。例如，RS符号的10位块由A[M]表示。例如，块A[12k]对应于第一RS符号，并且块A[12k+1]表示第一RS符号之后的下一个RS符号。出于如图所示的12路交织的目的，交织延迟通道12具有不同的延迟量(例如，对于A[12k]为132个单位，而对于A[12k+11]为无延迟)。注意，对于A[12k]存在132个单位的延迟，而在图7中，A[6k]存在30个单位的延迟，并且差异是由于不同的数据通信模式(即，单向100G与400G)引起的。输出1003提供随后的准备好用于汉明编码的交织数据流。
汉明码字可以以各种方式解码。在发送侧，对具有汉明码字的交织的RS编码数据流执行编码(例如，汉明编码)。例如，解码输入包括校正子值、总体奇偶校验和LLR。例如，LLR指示与解码输入的每个位相关联的可靠性信息。在各种实施方式中，输入和输出置换被嵌入在汉明解码器中。解码处理依赖于所计算的校正子值和总体奇偶校验位。在具体的编码方案中，校正子值“0”加上总体奇偶校验位零指示解码处理完成并且不需要额外的步骤。在检查校正子值之后，解码处理基于由非零校正子指示的位翻转的可靠性来确定是否提前终止；否则，解码器前进到错误映射(例如，在奇数个错误与偶数个错误之间进行选择)，并且错误映射的选择基于奇偶校验位。所选择的错误映射和校正子值用于从硬解码输入翻转一个或多个位，并且选择候选码字(其可以基于相对于硬解码输入反转的位置中的最小LLR幅度)。例如，用于位翻转的位置对应于最不可靠的所接收位的不同组合。
如上所述，可以以各种方式执行汉明编码的FEC通道的交织。在示例中，交织涉及将128位汉明码字(例如，在m×25G FEC通道上，m＝2或m＝4)循环分配到格雷映射器，其中，64个连续PAM4 UI源自单个汉明编码的25G FEC通道。在不同的交织方案中，每个FEC通道(即，在线路分配之前)，执行P个连续汉明奇偶校验块的块交织的处理。该处理涉及将P个汉明奇偶校验块逐行写入到p×128存储器。例如，该处理将128位行划分为8个20位列和1个8位列。当访问时，逐列读出数据。对于线路分配，在每个FEC通道的P个128位汉明奇偶校验块的“单元”上执行循环分配。例如，64×P个连续PAM4 UI源自来自单个FEC通道的P路交织的汉明奇偶校验块。应当理解，其他变型也是可能的。例如，可以通过在20位边界上循环移位汉明有效载荷(例如，在汉明编码之后执行)来改进RS符号交织深度(在线)。
在接收端，重要的方面是数据同步。在各种实施方式中，同步处理等效于确定汉明奇偶校验块的边界。根据实现方式，可以使用各种类型的线路分配器。对于循环线路分配实现方式，可以通过在所接收的PAM4信号中的64个位置上进行搜索来确定与64个UI汉明奇偶校验块边界的对准。对于每个候选位置，使用汉明校正子计算器试图“锁定”代码块边界。在示例性实施方式中，FEC块同步状态机在N个码字的窗口中搜索可编程数量T个零校正子接收的码字。如果未对准，则零校正子的概率为1/256。如果正确对准并且输入位错误率(BER)为3E-2(例如，SNR＝11.85dB；比SFEC阈值小约3dB)，则零错误的概率约为1/50。在SNR为13.9dB的情况下，零错误的概率约为1/4；当SNR为12.9dB时，零错误的概率约为1/14。一旦获得汉明锁定，就隐含卷积解交织器(CDi)锁定。卷积交织器和卷积解交织器的等待时间特性是端到端等待时间的主要贡献者，其中，汉明编码和解码处理贡献相对小的等待时间量。
尽管以上是具体实施方式的完整描述，但是可以使用各种修改、替代构造以及等同物。因此，以上描述和说明不应被视为限制由所附权利要求限定的本发明的范围。

Claims (11)

1.一种通信装置，包括：
m个通信通道，包括被配置为接收第一编码数据流的第一通信通道；
第一对准模块，被配置为将所述第一编码数据流对准以输出对准的里德-所罗门(RS)符号；
卷积交织器，被配置为将所述对准的RS符号交织成RS符号部分，所述RS符号部分中的每一个由n个RS符号组成；
编码器，被配置为生成对应于所述RS符号部分的汉明奇偶校验块，并且输出第一汉明编码数据流；以及
分配块，用于将m个汉明编码数据流分配到k个物理信道，所述m个汉明编码数据流包括所述第一汉明编码数据流。
2.根据权利要求1所述的装置，其中，所述第一编码数据流包括对准标记。
3.根据权利要求1所述的装置，进一步包括映射器，用于将所述m个汉明编码数据流映射到PAM4格式，m个编码数据流中的每一个对应于不同的25GFEC数据流。
4.根据权利要求1所述的装置，其中，所述RS符号中的每一个由10位组成。
5.根据权利要求4所述的装置，其中，所述RS符号部分中的每一个由12个RS符号组成。
6.根据权利要求5所述的装置，其中，所述第一编码数据流被双向RS码字交织，n＝12，所述卷积交织器被配置为执行6路交织，汉明码字中的所述12个RS符号来自12个不同的RS码字，所述汉明码字包括所述12个RS符号和汉明奇偶校验块。
7.根据权利要求1所述的装置，其中，所述m个汉明编码数据流与独立的对准相关联。
8.根据权利要求1所述的装置，其中，所述m个汉明编码数据流根据循环方案分配。
9.根据权利要求1所述的装置，其中，所述卷积交织器包括n条或n/2条延迟线。
10.根据权利要求1所述的装置，进一步包括m个对准模块，所述m个对准模块包括所述第一对准模块。
11.根据权利要求1所述的装置，其中，所述卷积交织器被配置为执行12路交织，其中，n＝12。
CN202110266827.7A 2020-03-13 2021-03-11 用于交织汉明编码和解码的系统和方法 Pending CN113395134A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/818,864 2020-03-13
US16/818,864 US11356122B2 (en) 2020-03-13 2020-03-13 Systems and methods for interleaved hamming encoding and decoding

Publications (1)

Publication Number Publication Date
CN113395134A true CN113395134A (zh) 2021-09-14

Family

ID=77457448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110266827.7A Pending CN113395134A (zh) 2020-03-13 2021-03-11 用于交织汉明编码和解码的系统和方法

Country Status (3)

Country Link
US (3) US11356122B2 (zh)
CN (1) CN113395134A (zh)
DE (1) DE102021202440A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117335922A (zh) * 2022-06-25 2024-01-02 华为技术有限公司 一种数据传输装置
CN117896037A (zh) * 2022-10-13 2024-04-16 华为技术有限公司 一种数据处理方法和数据处理装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3951317B2 (ja) * 1995-09-28 2007-08-01 ソニー株式会社 データ記録／再生のための装置および方法
JP2003338139A (ja) * 2002-05-21 2003-11-28 Sony Corp デジタルデータの記録媒体、記録方法、記録装置、再生方法、再生装置、送信方法および送信装置
JP3760899B2 (ja) * 2002-07-23 2006-03-29 ソニー株式会社 データ記録再生装置及びデータ記録再生方法、並びにコンピュータ・プログラム
US7765577B2 (en) * 2002-12-27 2010-07-27 Broadcom Corporation Turbo coding for upstream and downstream transmission in cable systems
WO2006027838A1 (ja) * 2004-09-09 2006-03-16 Mitsubishi Denki Kabushiki Kaisha 誤り訂正符号化装置および誤り訂正復号装置
US7577898B2 (en) * 2006-04-10 2009-08-18 At&T Intellectual Property I, L.P. System and method of correcting video data errors
US8136020B2 (en) * 2007-09-19 2012-03-13 Altera Canada Co. Forward error correction CODEC
US8385439B2 (en) 2008-05-27 2013-02-26 Nec Laboratories America, Inc. Polarization mode dispersion compensation in multilevel coded-modulation schemes using blast algorithm and iterative polarization cancellation
US8352842B2 (en) * 2008-06-18 2013-01-08 Acterna Llc Determining contribution of burst noise to data errors
US8359514B2 (en) * 2008-08-15 2013-01-22 Micron Technology, Inc. Data and error correction code mixing device and method
US8413012B2 (en) * 2009-05-18 2013-04-02 Allen LeRoy Limberg Burst-error correction methods and apparatuses for wireless digital communications systems
US9240808B2 (en) 2010-09-10 2016-01-19 Trellis Phase Communications, Lp Methods, apparatus, and systems for coding with constrained interleaving
US9397786B2 (en) 2012-02-20 2016-07-19 Tyco Electronics Subsea Communications Llc System and method including modified bit-interleaved coded modulation
US8908810B2 (en) * 2012-12-27 2014-12-09 Intel Corporation Systems and methods for implementing soft-decision Reed-Solomon decoding to improve cable modem and cable gateway performance
US9461941B2 (en) * 2013-06-25 2016-10-04 Brocade Communications Systems, Inc. 128 Gigabit fibre channel physical architecture
US10164733B2 (en) * 2014-06-30 2018-12-25 International Business Machines Corporation Integrated physical coding sublayer and forward error correction in networking applications
US10754587B2 (en) * 2015-03-20 2020-08-25 Burlywood, Inc. Memory partitioning storage controller
EP3843307A1 (en) * 2015-04-23 2021-06-30 Huawei Technologies Co., Ltd. Data processing method, data transmit end, and data receive end
US9800361B2 (en) * 2015-06-30 2017-10-24 Ciena Corporation Flexible ethernet switching systems and methods
US10256929B2 (en) 2017-01-04 2019-04-09 Samsung Electronics Co., Ltd Method and apparatus for decision directed common phase error estimation based on soft information
US10404402B2 (en) * 2017-09-22 2019-09-03 Cisco Technology, Inc. Security protection of terabit ethernet PCS layer using alignment markers

Also Published As

Publication number Publication date
DE102021202440A1 (de) 2021-09-16
US20230421180A1 (en) 2023-12-28
US20220302930A1 (en) 2022-09-22
US20210288672A1 (en) 2021-09-16
US11764811B2 (en) 2023-09-19
US11356122B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
US6029264A (en) System and method for error correcting a received data stream in a concatenated system
KR100773448B1 (ko) 로버스트 디지털 통신 시스템
US6034996A (en) System and method for concatenating reed-solomon and trellis codes
US5983385A (en) Communications systems and methods employing parallel coding without interleaving
US11201695B2 (en) Forward error correction with compression coding
US20230421180A1 (en) Communication device with interleaved encoding for fec encoded data streams
US6606724B1 (en) Method and apparatus for decoding of a serially concatenated block and convolutional code
CN101247203B (zh) 检出收缩卷积码中收缩位置的装置和方法
US20080320362A1 (en) Multilevel Low Density Parity-Check Coded Modulation
KR100374787B1 (ko) 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
US20230327806A1 (en) Soft FEC With Parity Check
US20240063940A1 (en) Soft fec with parity check
WO2008042586A2 (en) Method and apparatus for encoding and decoding data
CN115118383A (zh) 内部fec编码系统和方法
EP1400023A1 (en) Method and apparatus for a complementary encoder/decoder
US8286051B2 (en) Method and apparatus for burst error detection and digital communication device
US6944235B2 (en) System and method of data communication using trellis coded modulation or turbo trellis coded modulation in combination with constellation shaping with or without precoding when using concatenated coding schemes or when working in a non-error free operation point
Thomos et al. Product code optimization for determinate state LDPC decoding in robust image transmission
Wang et al. Multiple-symbol interleaved rs codes and two-pass decoding algorithm
JP2637172B2 (ja) 誤り訂正方式
CA3072857C (en) Forward error correction with compression coding
Bhargava et al. Coding theory and its applications in communication systems
WO2010104395A1 (en) Mimo communication method and devices
JP4188769B2 (ja) 送信方法および装置ならびに受信方法および装置およびこれらを利用した通信システム
Chi et al. High throughput low energy FEC/ARQ technique for short frame turbo codes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20220526

Address after: Singapore, Singapore City

Applicant after: Marvell Asia Pte. Ltd.

Address before: Grand Cayman, Cayman Islands

Applicant before: Kaiwei international Co.

Effective date of registration: 20220526

Address after: Grand Cayman, Cayman Islands

Applicant after: Marvel technologies Cayman I

Address before: California, USA

Applicant before: INPHI Corp.

Effective date of registration: 20220526

Address after: Grand Cayman, Cayman Islands

Applicant after: Kaiwei international Co.

Address before: Grand Cayman, Cayman Islands

Applicant before: Marvel technologies Cayman I

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination