CN113363223A - 电子设备及其制造方法 - Google Patents

电子设备及其制造方法 Download PDF

Info

Publication number
CN113363223A
CN113363223A CN202110245671.4A CN202110245671A CN113363223A CN 113363223 A CN113363223 A CN 113363223A CN 202110245671 A CN202110245671 A CN 202110245671A CN 113363223 A CN113363223 A CN 113363223A
Authority
CN
China
Prior art keywords
component
process control
stack
heat removal
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110245671.4A
Other languages
English (en)
Inventor
马尔科·加瓦宁
格拉尔德·魏斯
马库斯·莱特格布
格罗贝尔·格诺特
郑英姬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Publication of CN113363223A publication Critical patent/CN113363223A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请提供了一种电子设备(130)，包括：叠置件(102)，所述叠置件包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)；位于所述叠置件(102)上和/或所述叠置件中的多个处理部件(108)；与所述处理部件(108)的至少一部分联接以用于传输信号的过程控制部件(110)，并且所述过程控制部件配置成控制由所述处理部件(108)执行的和/或由所述过程控制部件(110)执行的过程；以及除热结构(112)，所述处理部件(108)和过程控制部件(110)中的至少一者布置在所述除热结构上或所述除热结构上方。本申请还提供了一种制造电子设备的方法。

Description

电子设备及其制造方法
技术领域
本发明涉及制造电子设备的方法，并且涉及电子设备。
背景技术
在配备有一个或更多个电子部件的部件承载件的产品功能不断增长、使这种部件日益小型化以及要与诸如印刷电路板之类的部件承载件连接的部件数量不断增加的背景下，已在使用具有多个部件的日益更为强大的阵列状部件或封装，其具有多个触点或连接，这些触点之间的间距越来越小。尤其是部件承载件应具有机械鲁棒性和电气可靠性，以便即使在恶劣条件下也是可工作的。
对于复杂的电子任务，可以将多个硅晶片组合在一个共用的电子设备中。代替使用昂贵的单个半导体芯片来完成多个电子任务，可以将多个单独的硅晶片表面安装在印刷电路板上并工作成使得每个晶片都有助于整体电子功能。然而，由于在工作期间产生的欧姆热可能需要将硅晶片以很大的距离间隔开，因此这种电子设备很占空间。
这样的设备可以在同一平面上彼此靠近安装。一种可能性是将设备安装在部件承载件的两个面上，以减小信号长度并节省水平面上的空间。然而，面向部件承载件的部件的除热因此成为真正的困难。因此，热耗散或热管理可能不恰当，这会在工作过程中引入缺陷。
发明内容
可能需要一种能够以紧凑的方式制造并且能够高效地工作的电子设备。
根据本发明的示例性实施方式，提供了一种电子设备，所述电子设备包括：叠置件，所述叠置件包括至少一个导电层结构和/或至少一个电绝缘层结构；位于所述叠置件上和/或所述叠置件中的多个处理部件；与所述处理部件的至少一部分(特别是至少一个，更特别地是至少两个)相联接以用于传输信号的过程控制部件，所述过程控制部件配置成控制由所述处理部件执行的和/或由所述过程控制部件执行的过程；以及除热结构，所述处理部件和过程控制部件中的至少一者布置在所述除热结构上或所述除热结构上方以从所述叠置件去除热。
根据本发明的另一示例性实施方式，提供了一种制造电子设备的方法，其中，所述方法包括：在包括至少一个导电层结构和/或至少一个电绝缘层结构的叠置件上和/或所述叠置件中安装多个处理部件；在所述叠置件上和/或所述叠置件中安装过程控制部件，使得所述过程控制部件与所述处理部件的至少一部分联接以用于传输信号，所述过程控制部件被配置为对由所述处理部件和所述过程控制部件中的至少一者执行的过程进行控制；以及将所述处理部件和所述过程控制部件中的至少一者布置在用于从所述叠置件中去除热的除热结构上或所述除热结构上方。
在本申请的上下文中，术语“叠置件”可以特别地表示上下平行地安装的多个平面层结构的布置。
在本申请的上下文中，术语“层结构”可以特别地表示在同一平面内的连续层，图案化层或多个非连续岛部。
在本申请的上下文中，术语“过程控制部件”可以特别表示具有对过程控制部件本身的过程和/或被联接用于信号传输或被通信地联接的多个处理部件的过程进行控制的能力的部件。特别地，这样的过程控制部件可以是半导体芯片，其可以被实施为用于控制处理部件与过程控制部件之间的过程、特别是同步通信的处理器。尤其可能的是，过程控制部件使多个处理部件同步和/或由所述处理部件发送和/或处理的信号进行重构。例如，过程控制部件可以是模块型电子设备的主芯片或主导芯片。
在本申请的上下文中，术语“处理部件”可以特别地表示具有信号处理功能的电子设备的部件。特别地，这种信号处理功能可以包括在处理部件和/或过程控制部件之间传递信号的通信能力。例如，每个处理部件可以被配置为半导体芯片，该半导体芯片可以被配置为在电子设备的整体功能的框架内执行相应的电子处理任务。例如，处理部件可以是模块型电子设备的从属芯片或辅助芯片。
在本申请的上下文中，术语“除热结构”可以特别地表示被构造为和布置为用于专门从安装在指定的除热结构上或上方的被分配的部件(例如上述处理部件之一和/或过程控制部件)除热的物理结构。更具体地，这样的除热结构可以构造成使得可以将相应的部件安装在该除热结构上，即紧密的物理接触并因此进行热接触。
根据本发明的示例性实施方式，可以提供基于层叠置件形成的模块型电子设备，该模块型电子设备将多个处理部件与可以协调或集中管理处理部件的处理任务和/或电子功能的过程控制部件电联接。在实施多个尤其是半导体芯片类型的部件的这种模块背景下，在工作期间尤其是在将所述部件安装在层叠置件上和/或该层叠置件中时，会产生大量的热。高度有利地，可以提供一个或更多个除热结构，在其上或其上方可以安装所述部件中的相应一个，以在除热结构和所分配的部件之间建立热路径。这可以使得能够高效地将热量从模块型电子设备的叠置件中去除或从模块型电子设备的叠置件中除去。为此，除热结构中的相应一者可以形成用于被安装在被分配的除热结构上或上方的部件中的相应一者的导热基部或导热支持。这可以确保高效地从叠置件去除在电子设备的工作期间由所分配的部件特别地产生的热量并且因此从所述部件去除。由此可以可靠地防止部件的不期望的过热，并且因此可以防止不期望的热点的形成。因此，可以提供具有复杂的电子功能的紧凑的基于叠置件的电子设备，该电子设备同时显示出优异的热性能。至少一个除热结构的除热性能可以有利地允许将各个部件布置成彼此靠近，从而可以获得紧凑的电子设备。有利地，产生的热量可以以高度定向的方式从叠置件中去除，如通过除热结构的定位和构造所限定的那样。
示例性实施方式的详细说明
在下文中，将说明所述方法和电子设备的其他示例性实施方式。
在一示例性实施方式中，可以实现一种TIM(热界面材料)，其可以在加热和冷却的同时膨胀和收缩。然而，这仅仅是除热结构的一种选择或附加特征。
在一实施方式中，所述叠置件是层压型叠置件。在这样的实施方式中，叠置件可以是通过层压即通过施加压力和/或加热而叠置并连接在一起的多个层结构的复合件。
在一实施方式中，所述叠置件、处理部件和过程控制部件形成所述部件承载件(诸如印刷电路板(PCB)或IC(集成电路)基板)的一部分。一个或更多个除热结构可以形成在所述安装基部(例如另一印刷电路板)的安装表面上，在所述安装基部上可以安装带有部件的部件承载件(即叠置件)，从而在所述安装基部的除热结构与所述叠置件的所分配部件之间建立联接。
在另一实施方式中，所述电子设备被配置为部件承载件，所述部件承载件可以包括叠置件、处理部件、过程控制部件和至少一个除热结构。因此，在这样的实施方式中，一个或更多个除热结构也可形成诸如印刷电路板(PCB)或IC(集成电路)基板之类的部件承载件的一部分。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在其上和/或其中容纳一个或更多个部件以提供机械支撑和/或电连接性的任何支撑结构。换句话说，部件承载件可以被配置为用于部件的机械承载件和/或电子承载件。特别地，部件承载件可以是印刷电路板、中介层和IC(集成电路)基板中的一者。部件承载件还可以是混合板，其组合了上面提及类型的不同部件承载件。
在一实施方式中，所述除热结构被分配给所述过程控制部件。这意味着所述除热结构被特别地布置为在所述电子设备工作期间从所述过程控制部件除热。这在所述过程控制部件被布置在位于所述叠置件的底侧的腔中且固有的热去除能力较差时可以是有利的。与此相反，当所述处理部件被表面安装在所述叠置件上而获得对电子环境的固有的适当的除热能力时，可不为所述处理部件分配除热结构。因此，在所描述的实施方式和构型中，所述除热结构可以被配置为仅从过程控制部件而不从处理部件去除热量。
替代地，可以将相应的除热结构分配给每个处理部件(特别是当它们被安装在位于叠置件的底侧处的相应腔中而固有的除热能力差时)，而不需要将任何除热结构分配给过程控制部件(当过程控制部件被表面安装在具有对电子环境的适当的除热能力的叠置件上时)。因此，所述除热结构可以被构造为仅从处理部件而不是在后面提到的实施方式中的过程控制部件中去除热量。
进一步替代地，将相应的除热结构分配给所述处理部件中的每一个处理部件和所述过程控制部件，以获得非常高效的除热。
在一实施方式中，所述除热结构被构造为用于以朝着所述叠置件的安装表面并进入所述安装基部的方式除热，其中，所述叠置件在安装表面处被安装在所述安装基部(特别是印刷电路板)上。因此，可以限定从所述叠置件的底部随着其部件向下进入安装基部的竖直的除热路径。
在一实施方式中，所述过程控制部件被配置为用于控制、尤其是同步所述处理部件之间的通信。例如，所述过程控制部件可以交换、协调和转发在各个处理部件之间传输的通信信号。在所述电子设备内的多个部件之间的这种通信期间，所述过程控制部件和处理部件可能产生大量的热，这些热量可以通过被分配给各个部件的相应的除热结构而高效地从叠置件中去除。
在一实施方式中，所述过程控制部件被配置为控制由上面提及的所述安装基部执行的过程，在所述安装基部上安装有部件承载件(至少包括所述叠置件和所述部件)。当带有被表面安装的和/或嵌入的部件的部件承载件类型的叠置件被安装在所述安装基部上时，所述过程控制部件可以完成以下额外任务：协调所述叠置件的所述处理部件与所述安装基部的一个或更多个通信单元之间的通信。例如，可以将一个或更多个另外的电子部件表面安装在所述安装基部上和/或嵌入在所述安装基部中，并且也可以由叠置件的过程控制部件控制。
在一实施方式中，所述过程控制部件和处理部件被布置在所述叠置件的至少两个不同的竖直高度处。通过在所述叠置件上和/或在所述叠置件中竖直地叠置各种部件，可以确保平坦的叠置件内的各种部件之间的竖直连接路径。这对各种部件之间的通信信号质量有积极影响，并且还可有助于在水平面中实现紧凑构型。
在一实施方式中，所述处理部件和过程控制部件中的至少一者嵌入在所述叠置件中或嵌入在布置于所述叠置件中形成的腔中。将相应的部件嵌入到所述叠置件的内部而不是对所述部件进行表面安装，可以进一步提高部件承载件的紧凑性，并且还可以使所述叠置件内的连接路径保持较短。这可能又再对信号传输质量产生积极影响，并且可以允许以节省空间的方式来制造部件承载件。将一个或更多个部件布置在腔中并具有通向叠置件的外部的入口可以简化除热和与除热结构的联接。
仍参照与将所述部件布置在所述叠置件的腔中有关的前述实施方式，所述除热结构可以布置在被设置于腔中的所述处理部件和过程控制部件中的至少一者的暴露表面上。因此，可以以简单且精确的方式将除热结构定位在需要显著助力电子设备的热性能的确切位置。
在一实施方式中，所述处理部件和过程控制部件中的至少一者被表面安装在叠置件上。除了上面描述的将部件的嵌入或腔安装在部件承载件中以外或者作为其替代，还可以对所述部件的至少一部分进行表面安装。表面安装可以简化工作期间从部件中的除热，这是因为这种部件暴露于部件承载件的环境中，而这简化了热传递。
在前面提到的实施方式中，在被表面安装的所述处理部件和过程控制部件中的至少一者处可以不布置除热结构。由于表面安装的部件的除热问题较少，因此在此可以省去除热结构，并且最终可以实现金属的后续安装以实现更好的除热。
在一实施方式中，所述除热结构被构造为用于散热。因此，热量不仅可以从所述部件承载件中去除，而且还可以在扩展的散布角上在空间上散布，以防止电子设备内出现热点。换句话说，所述除热结构不仅可以被构造成用于从部件去除热量，而且还可以用于将部件产生的热量分布在较大的空间区域上，从而防止电子设备内的过度加热的区域。
在一实施方式中，所述除热结构与未被安装在相应的除热结构上或该除热结构上方的所述处理部件和过程控制部件中的至少另一者热分离。根据这样的优选实施方式，所述除热结构可以仅专门分配给部件之一以用于将具体在所述部件处产生的热量去除和/或散发。通过采取这种措施，可以防止从一个部件到另一部件的热传导，并且可以以限定的方式控制从被分配给相应的除热结构的部件的除热。优选地，热量可以经由所分配的除热结构从部件中朝着安装基部而不是朝着叠置件中的其他部件从所述叠置件中去除。
在一实施方式中，所述除热结构包括导热片，特别是金属片，例如铜层。例如，所述除热结构的基体可以是箔或板，其可以具有从相应部件去除热的高能力。所述除热结构的基体也可以具有另外的形式，例如沉积的铜层、结构层等。优选地，这种片或层的形状和尺寸可以对应于(例如，可以是一致)所分配的部件的形状和尺寸。因此，可以获得紧凑的构型，其中可以从相应部件中专门地去除热量。替代地，所述导热片的尺寸可以大于被布置在该导热片上的部件的尺寸，从而除了除热之外还实现散热。
在一实施方式中，所述除热结构包括从所述导热片垂直延伸的成阵列的导热突起。基本上，所述突起可以是突起超出导热片的任何结构。例如，所述突起可以是柱、凸块、柱体(特别是圆柱结构)、长方体或任何其他例如具有星形或五边形形状的物体。所述突起可具有成90°角的壁或可具有倾斜的壁。例如，所述突起在除热片上可以具有圆锥形或截头圆锥形的形状。高度有利地，可以提供从除热体的金属层或金属片垂直延伸的多个导电材料的突起。所述突起也可以是导热的，例如可以由与所述片相同的材料制成(例如，铜)。所述突起的优选二维阵列可以同时有助于部件与层或片之间的适当的热传递，并且还可以确保部件和所述片之间的适当的机械连接。后一个优点可以使在叠置件处和/或在叠置件与电子设备的安装基部之间的部件的组装简化。因此，所述片和成阵列的突起(例如可以被构造为尖钉件)的组合可以是非常有利的。设置所述突起的优点是由于较大的表面和机械锁定而导致的更好的热联接。
替代地，所述除热结构可以具有平坦的表面(即，可以设置为不具有突起)。所述平坦的表面的优点在于，由于铜表面的数量增加，可以获得更多的热容量。
可以根据部件承载件设计的设计和/或其他限制因素来决定是使用突起还是使用平坦的表面。
在一实施方式中，所述电子设备包括位于所述导热片之上或所述导热片上方的导热性的热界面材料(TIM)。有利地，TIM可以至少部分地覆盖所述成阵列的突起。TIM可以例如是导热膏，但是也可以具有导热性的间隙填充物。这种也可以是导电性的导热膏可以促进部件与所分配的除热结构之间的热联接。例如，所述除热结构的突起的阵列可以被嵌入在热联接膏的膏状层中，从而可以将机械上可靠的组件与除热结构与所分配的部件之间的适当的热联接相结合。例如，导热膏可以是焊料膏。
在一实施方式中，所述除热结构形成在安装基部的安装表面上，从而在将带有部件的所述叠置件安装在所述安装基部上时与所述部件中的至少一个部件热联接。通过将一个或更多个所述部件在叠置件处安装成延伸直至所述叠置件的表面，所述叠置件及其部件与已经预先组装有上述类型的一个或更多个除热结构的安装基部的附接可以同时在叠置件的导电层结构与安装基部之间建立适当的电接触，以及在至少一个除热结构与相应的所分配的部件之间建立热接触。这有助于高效的制造过程。
在一实施方式中，所述电子设备包括多个除热结构，其中，所述处理部件和所述过程控制部件中的相应一者被安装在所述除热结构中的被分配的除热结构上或所述被分配的除热结构上方。特别地，所述叠置件和/或安装基部可以包括多个除热结构，每个除热结构都热连接到所述部件中的相应一个部件。因此，可以单独地对每个部件的除热进行控制，即对所述过程控制部件和所述处理部件中的每一者分别控制除热。
在一实施方式中，所述过程控制部件的侧向延伸大于所述处理部件中的每个处理部件的侧向延伸。与处理部件相比，过程控制部件的更高等级的功能可能导致更大的尺寸。例如，将所有处理部件布置在所述叠置件的一个共同竖直高度处可能是有利的，而过程控制部件可以布置在叠置件的另一竖直高度处。
在一实施方式中，所述至少一个导电层结构被构造为使得在所述过程控制部件与所述处理部件之间的电信号路径是基本竖直的。有利地，这可以得到短的信号路径并因此得到低的信号损耗。此外，这可以有助于所述电子设备的紧凑设计。
如上所述，所述电子设备可以包括安装基部(特别是印刷电路板)，在所述安装基部上可以安装带有所述过程控制部件和处理部件的所述叠置件。例如，所述叠置件及其部件可以通过焊接连接至所述安装基部。有利地，所述叠置件与所述安装基部之间的这种电气及机械式连接可以同时在所述部件中的相应一个部件与所分配的除热结构之间建立热联接。
在一实施方式中，所述除热结构设置在位于安装基部与带有所述过程控制部件和所述处理部件的所述叠置件之间的接合面处。这样的构型可以促进从所述叠置件及其部件到所述安装基部的热传导，并因此使热远离所述叠置件的敏感部件。
如上所述，所述电子设备可以包括热界面材料(TIM)。所述热界面材料可以布置在所述除热结构与被安装于所述除热结构上或者所述除热结构上方的所述处理部件和所述过程控制部件中的至少一者之间。此外，所述热界面材料可以被配置为在被加热时(例如，在电子设备工作期间)热膨胀，从而触发所述除热结构与被安装于所分配的除热结构上或者所述除热结构上方的所述处理部件和所述过程控制部件中的所述至少一者的表面之间的热联接。此外，所述热界面材料可以被配置为在温度较低(例如在室温)时收缩至较小的尺寸，在该状态下，所述除热结构未与被安装于所分配的除热结构上或者所述除热结构上方的所述处理部件和所述过程控制部件中的所述至少一者的所述表面经由所述热界面材料热联接。因此，可以提供在所述叠置件与安装基部之间建立或停用热联接的自给系统。
在一实施方式中，所述过程控制部件被配置为对由所述安装基部执行的过程、特别是由所述安装基部的至少一个电子部件执行的过程进行控制。除了控制所述叠置件处的所述处理部件之外，所述过程控制部件还可以另外控制所述安装基部的一个或更多个另外的部件。
在一实施方式中，所述除热结构形成在所述安装基部的安装表面上，从而在将所述叠置件连同所述过程控制部件和处理部件一起安装在所述安装基部上时与所述处理部件和所述过程控制部件中的所述至少一者热联接。因此，可以将所述除热结构预先组装在所述安装基部上。例如通过焊接将所述叠置件及其部件连接到所述安装基部可以因而自动建立将热量从所述叠置件的部件引导到所述安装基部中的热路径。
在一实施方式中，所述部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的叠置件。例如，部件承载件可以是所提及的一个或更多个电绝缘层结构和一个或更多个导电层结构的层压件，特别是通过施加机械压力和/或热能而形成的层压件。所提及的叠置件可以提供能够为其他部件提供大的安装表面的板状部件承载件，并且所述部件承载件仍然可以是非常薄且紧凑的。
在一实施方式中，部件承载件被成形为板。这有助于紧凑的设计，其中，部件承载件仍然为将部件安装于其上提供了大的基部。此外，特别地，作为嵌入式电子部件的示例的裸晶片由于其小厚度而能够被方便地嵌入到诸如印刷电路板之类的薄板中。
在一实施方式中，部件承载件被构造为印刷电路板、基板(特别是IC基板)和中介层中的一者。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别表示板状的部件承载件，所述板状的部件承载件是通过将多个导电层结构与多个电绝缘层结构层压在一起而形成的，例如通过施加压力和/或通过提供热能来进行层压。作为PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料或FR4材料。通过例如经由激光打孔或机械钻孔而形成贯穿所述层压件的通孔、并通过用导电材料(特别是铜)填充所述通孔、由此形成作为通孔连接的过孔，可以以期望的方式将各种导电层结构彼此连接。除了可以嵌入印刷电路板中的一个或更多个部件之外，印刷电路板通常被配置为用于在所述板状印刷电路板的相反两个表面中的一者或两者上容纳一个或更多个部件。它们可以通过焊接连接到相应的主表面。PCB的介电部分可以由具有增强纤维(例如玻璃纤维、织物)的树脂组成。
在本申请的上下文中，术语“基板”可以特别地表示小部件承载件。相对于PCB而言，基板可以是相对较小的部件承载件，可以在基板上安装一个或更多个部件并且基板可以用作一个或更多个芯片与另一PCB之间的连接介质。例如，基板可以具有与要安装在该基板上的部件(特别是电子部件)基本相同的尺寸(例如，在芯片级封装(CSP)的情况下)。更具体地，基板可被理解为用于电连接或电网络的承载件以及与印刷电路板(PCB)相当的部件承载件，但是基板具有更高密度的侧向布置和/或竖直布置的连接。侧向连接例如是导电路径，而竖直连接例如可以是钻孔。这些侧向连接和/或竖直连接被布置在基板内并且可以用于提供对被容置的部件或未被容置的部件(例如裸晶片)、特别是IC芯片的被容置的部件或未被容置的部件，与印刷电路板或中间印刷电路板的电联接、热联接和/或机械连接。因此，术语“基板”也包括“IC基板”。基底的介电部分可以由具有增强颗粒(例如增强球，特别是玻璃球)的树脂组成。
基板或中介层可至少包括以下材料的层或者由以下材料的层组成：玻璃、硅(Si)和/或可光成像的或可干法蚀刻的有机材料例如环氧基积层材料(例如环氧基积层膜)或诸如聚酰亚胺、聚苯并恶唑(polybenzoxazole)或苯并环丁烯(benzocyclobutene)之类的高分子化合物。
在一实施方式中，所述至少一个电绝缘层结构包括：树脂(诸如增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺三嗪树脂)、氰酸酯、聚苯衍生物、玻璃(特别是玻璃纤维，多层玻璃，类玻璃材料)、预浸材料(诸如FR-4或FR-5)、聚酰亚胺、聚酰胺、液晶聚合物(liquid crystal polymer,LCP)、环氧基积层膜、聚四氟乙烯(polytetrafluoroethylene,PTFE,特氟隆，
Figure BDA0002964001630000121
)、陶瓷和金属氧化物。也可以使用增强结构，诸如例如由玻璃(多层玻璃)制成的网状物、纤维或球。尽管对于刚性PCB而言，通常优选的是预浸料(特别是FR4)，但是也可以使用其他材料，特别是环氧基积层膜或可光成像的介电材料。对于高频应用，可以在部件承载件中实施高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂、低温共烧陶瓷(low temperature cofired ceramics,LTCC)或其他低、非常低或超低DK材料，作为电绝缘层结构。
在一实施方式中，所述至少一个导电层结构包括由铜、铝、镍、银、金、钯和钨组成的组中的至少一者。尽管通常优选的是铜，但是其他材料或它们的涂覆形式也是可以的，特别是涂覆有超导材料诸如石墨烯。
可任选地被表面安装在和/或嵌入在所述叠置件和/或安装基部中的至少一个部件可以选自：非导电的嵌体、导电的嵌体(例如金属嵌体，优选包括铜或铝)、传热单元(例如热管)、导光元件(例如光波导或光导体连接件)、光学元件(例如透镜)、电子部件或者其组合。例如，所述部件可以是有源电子部件、无源电子部件、电子芯片、存储设备(例如DRAM或其他数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、发光二极管、光电耦合器、电压转换器(例如DC/DC转换器或AC/DC转换器)、密码部件、发送器和/或接收器、机电转换器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片和能量收集单元。但是，其他部件也可以嵌入在部件承载件中。例如，磁性元件可以用作部件。这种磁性元件可以是永磁性元件(诸如铁磁性元件、反铁磁性元件、多铁性元件或亚铁磁性元件，例如铁氧体芯)或者可以是顺磁性元件。然而，该部件还可以是例如呈板中板构型的基板、中介层或另外的部件承载件。
在一实施方式中，所述部件承载件是层压型部件承载件。在这样的实施方式中，所述部件承载件是通过施加按压力和/或热而堆叠和连接在一起的多层结构的复合物。
在对部件承载件的内部层结构进行处理之后，可以用一个或更多个另外的电绝缘层结构和/或导电层结构对称地或不对称地覆盖(特别是通过层压)经处理的层结构的相反两个主表面中的一者或者两者。换句话说，可以持续堆积，直到获得期望的层数为止。
在完成电绝缘层结构和导电层结构的叠置件的形成之后，可以对所获得的层结构或部件承载件进行表面处理。
特别地，就表面处理而言，可以将电绝缘的阻焊剂施加至层叠置件或部件承载件的相反两个主表面中的一者或者两者。例如，可以将例如阻焊剂形成在整个主表面上并且随后对阻焊剂层进行图案化以暴露一个或更多个电传导表面部分，这些电传导表面部分将用于将部件承载件电联接至电子外围件。部件承载件的保持被阻焊剂覆盖的表面部分、特别是包含铜的表面部分可以被有效地保护以免受氧化或腐蚀。
就表面处理而言，还可以选择性地将表面修整部施加至部件承载件的暴露的电传导表面部分。这样的表面修整部可以是部件承载件的表面上的暴露的导电层结构(诸如垫、电传导迹线等，特别地包括铜或由铜构成)上的电传导覆盖材料。如果不保护这种暴露的导电层结构，则暴露的电传导部件承载件材料(特别是铜)就可能会氧化，从而使部件承载件的可靠性较低。因而，可以将表面修整部形成为例如表面安装的部件与部件承载件之间的接合部。表面修整部具有保护暴露的导电层结构(特别是铜电路)并且例如通过焊接来实现与一个或更多个部件的结合过程的功能。用于表面修整部的合适材料的示例是有机可焊性防腐剂(OSP)、化学镍浸金(ENIG)、金(特别是硬金)、化学锡、镍金、镍钯等。
根据下面将描述的实施方式的示例，本发明的以上限定的方面和其他方面变得明显，并且参考实施方式的这些示例来说明本发明的以上限定的方面和其他方面。
附图说明
图1示出了根据本发明示例性实施方式的基于部件承载件的电子设备的截面图。
图2示出了根据本发明示例性实施方式的具有导热片和导热突起的除热结构的三维视图。
图3示出了根据本发明的另一示例性实施方式的基于部件承载件的电子设备的截面图。
图4至图7示出了根据本发明的又一示例性实施方式的在执行图7所示的制造基于部件承载件的电子设备的方法期间获得的结构的截面图。
图8示出了根据本发明的另一示例性实施方式的基于部件承载件的电子设备的截面图。
图9至图11示出了根据图8的电子设备的一部分的截面图，示出了传热过程。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件具有相同的附图标记。
首先，将参考附图更详细地描述示例性实施方式，将基于已经研发的本发明的所述示例性实施方式对一些基本考量因素进行概述。
根据本发明的示例性实施方式，提供了一种用于从封装中的各个晶片除热和/或散热的电子设备。更具体地，可以在包括过程控制部件和多个其他处理部件的电子设备中去除和/或散发热量，其中，可以通过一个或更多个专用的除热结构来实现除热和/或散热。
根据本发明的示例性实施方式，提供了一种散热结构，在该散热结构中，实现了从带有部件的模块类型的层叠置件到安装基部(例如印刷电路板)的优选的且良好限定的热路径，其中，所述叠置件及其部件可以安装在所述安装基部上。此外，提供了一种模块化的热电联接系统，所述热电联接系统允许当在位于封装(SiP)型电子设备中的系统内的部件(特别是集成电路)之间传输信号时具有短信号路径和高信号速度。
在一实施方式中，可以提供从位于基板的腔内的部件(即，上述过程控制部件和处理部件中的一者)直接到下方的安装基部(特别是PCB)的受引导的热路径。这可以允许使用由导热材料制成的除热结构来提供动态冷却。在一实施方式中，这种除热结构的材料在被加热时可以膨胀从而接触冷表面，并且在冷却时可以收缩到其原始尺寸。由于腔内各个部件的集成，这可以使得获得较小的形状因数成为可能。此外，由于腔中的一个或更多个部件与(例如基板或印刷电路板类型)叠置件的顶部上的那些部件之间的输入/输出端子彼此面对的事实，可以获得短的电气路径并因此获得高的信号速度。本发明的示例性实施方式可以允许获得较好的除热性能，因为可以在电子设备的顶部上以及直接通过叠置件下方的例如PCB类型的安装基部(例如基板)创建热路径。在智能设备的安装基部上设置一个或更多个除热结构可以为过程控制部件背部上的导热材料提供锚接，并为更好的除热提供大接触表面。
本发明的示例性实施方式可以例如被实现用于高性能计算(例如在服务器，膝上型计算机，汽车等中)。特别地，本发明的实施方式可以有利地在拼合晶片再组合应用中实现。根据本发明的示例性实施方式可以同时获得高信号速度和小型化。特别地，本文中描述的散热结构可以允许更高的系统性能，因为过多的热量可能会对系统级的集成电路的性能产生负面影响。
根据本发明的示例性实施方式，可以提供具有集成的过程控制部件和多个其他处理部件的部件承载件，所述部件承载件允许在电子设备的叠置件内协调信号传输。更具体地，过程控制部件可以被配置为用于同步或协调所述处理部件和/或电子环境之间的通信，所述电子环境例如可以是在其上安装有部件承载用叠置件的安装基部。利用这样的配置，可以提供具有复杂的电子功能的模块型电子设备，但是在该模块型电子设备中可能在小容积中产生大量的热量。为了避免这种电子设备在工作过程中过度加热，可以提供一个或更多个除热结构，该除热结构可以分配给所述部件(即过程控制部件和/或处理部件)中的相应一个部件，以用于部件特定的热管理。这样的除热结构可以优选地被实施为具有成阵列的竖直延伸的导热突起的金属片或金属层，所述导热突起可朝向或者甚至向上朝所分配的部件突出，以提供适当的热及机械联接、以及可选的电联接。通过将相应的除热结构分配给电子设备的各个部件，可以确保适当的除热和散热。描述性地说，这种配置可以允许在PCB或其他部件承载件中建立热引导结构，其中该热引导结构可以由部件承载件内和/或部件承载件下方的多个水平延伸和/或垂直延伸的除热结构组成。可选地，所提及的除热结构可以与诸如热管、铜嵌体、加热槽等之类的其他除热用结构相结合。这种除热用结构可以集成在安装基部(PCB)内、或者可以不集成在安装基部(PCB)内。高度优选地，一个或更多个除热结构可以由铜材料制成，从而使它们与PCB制造技术适当地兼容。根据示例性实施方式，可以提供一种从封装型电子设备中的晶片散热的方法。
例如，PCB(印刷电路板)类型的安装基部的除热结构和导电层结构可能导致相对于PCB(印刷电路板)类型的安装基部的体积百分比在20％至90％之间的铜。所提及的相对较高的铜含量可以例如在整个电子设备上实现，或者在另一实施方式中，具体地在所述部件中的相应一个部件之下的区域中实现。
在过去的几十年中，在摩尔定律(每18个月使新集成电路上的晶体管密度增加一倍)的驱动下，系统级芯片(SoC)式集成使单片硅晶片内的功能和计算能力不断提高。但是，这种小型化的发展正在接近其基本的物理极限。取而代之的是，系统级封装(SiP)技术蓬勃发展，在一个模块内提供了越来越多具有不同功能的部件(有源和/或无源部件)的集成。SiP模块的主要挑战之一是实现高效的除热以在工作时冷却系统，尤其是在高性能计算应用中。
根据本发明的示例性实施方式，提供了一种除热、以及可选地还散热的机制，该机制产生了从模块类型的叠置件到安装基部(特别是印刷电路板)的优选热路径，该叠置件可以安装在该安装基部上。此外，提供了高度有利的模块化概念，其允许在SiP内的集成电路之间的短信号路径，因而允许高信号速度。
在一实施方式中，所述电子设备可以设置成小芯片构型。小芯片可以表示专门设计成与其他类似小芯片一起工作以形成较大的更复杂的芯片的集成电路块。在这样的芯片中，系统可以被细分为功能电路块，所述功能电路块可以被称为小芯片。因此，过程控制部件和/或处理部件可以设置成小芯片构型。
更具体地，根据本发明示例性实施方式提供的电子设备包括集成电路基板(即叠置件)，该集成电路基板具有凹部，该凹部容纳被组装在该凹部内的第一电子部件，使得第一电子部件的输入/输出端子电连接至到腔的内表面。所提到的第一电子部件可以特别地是被配置为对电子设备的其他处理部件的过程进行控制的过程控制部件。因此，可以在相对于腔的相对侧在基板上组装(即，可以表面安装在叠置件上)多个另外的处理部件(也可以实施为半导体晶片)。作为根据本发明的示例性实施方式的可用作叠置件的部件承载件的示例，IC基板可以连接至安装基部(例如PCB)，使得过程控制部件的背面面向安装基部。特别地，更明确地，具有(例如，通过对铜进行结构化而形成的)导热表面的安装基部可以面向过程控制部件。此外，可以在安装基部的导热表面与过程控制部件之间布置导热层(形成除热结构的至少一部分)。相应的系统配置允许位于相对于腔的相对侧的过程控制部件和处理部件之间的短的电子互连路径。为了控制或同步其他处理部件，例如，过程控制部件可以实施为FPGA(现场可编程门阵列)、晶片处理存储器、PCI(外围部件互连)设备或任何其他能够使位于相对于腔的相对侧的不同处理部件之间的电子信号同步的半导体部件。过程控制部件还可以被配置为用于对在例如基板类型的部件承载件下方的安装基部上和/或安装基部中的其他电子模块进行同步或控制。
根据另一示例性实施方式，先前描述的过程控制部件和处理部件的布置可以互换，即，可以将处理部件布置在相应的腔中，并且可以将过程控制部件表面安装在叠置件上。
例如，由过程控制部件控制的各种处理部件可以是具有相同功能和设计的相同集成电路。这可以允许良好的可扩缩性，例如通过增加相等的集成电路的数量(晶片分裂)而不是增加集成电路的尺寸(单片法)来增加可用于计算能力的核的数量。这种模块化且可扩缩的方式通常称为“小芯片”。然而，可替代地，处理部件也可以是具有不同功能的不同集成电路。例如，处理部件可以是图形处理单元(GPU)、中央处理单元(CPU)、具有集成控制器的高带宽存储器(HBM)等。
为了使来自处理部件和/或过程控制部件的热量适当地消散，可以采取另外的措施。所述另外的措施的示例是金属罐、热界面材料(TIM)、导热油脂或其他导热材料。然而，本发明的示例性实施方式另外实现了一个或更多个除热结构，用以特别地分别从过程控制部件中被分配的过程控制部件或处理部件中相应的处理部件去除热量。这可以通过实现一个或更多个除热结构来实现，所述除热结构可以由金属层或金属片以及从所述金属层或金属片垂直突出的突起组成。特别地，这样的除热结构可以在对例如基板类型的部件承载件或叠置件进行组装之前放置在安装基部上。还可以在将过程控制部件或处理部件组装在例如基板类型的部件承载件或叠置件上和/或基板类型的部件承载件或叠置件中之前，在这样的除热结构应用于所述过程控制部件或处理部件上。在一实施方式中，可以在对例如基板类型的部件承载件或叠置件与其部件和安装基部之间进行组装之前，在相应的部件和安装基部上都应用这样的除热结构。也可以在将基板组装在安装基部上之后作为底部填充物来设置这种除热结构。对应的导热材料可以建立从所分配的部件到下方布置的安装基部的热路径。
在一实施方式中，可以实现除热结构的动态散热功能。这可以通过使用在被加热时膨胀的导热材料(例如，热界面材料)来实现。这意味着，当相应的部件(特别是过程控制部件)不工作时，其表面上的导热材料将不会接触下方的安装基部。一旦部件开始工作并热起来，导热材料就会发生热膨胀，从而接触下方的安装基部的表面，因而启用对部件进行冷却的热路径。一旦部件冷却，导热材料可收缩回其先前的形状。因此，除热结构可以有利地布置和构造成用于在被加热时膨胀从而接触安装基部的表面、以及在温度较低时收缩至较小的尺寸，其中除热结构不接触安装基部的表面。这种方法将允许对部件进行更高的温度控制。
部件承载件下方的安装基部可以在(例如过程控制)部件的直接下方具有导热表面，该导热表面可以是例如结构化的铜表面，优选设置有铜柱(和/或允许机械锚接并使用于散热的接触表面增加的其他突起))。结构化的铜表面可以在散热材料与安装基部之间提供大接触表面。此外，由于结构可以在安装基部和散热材料之间提供更好的锚固，因此可以提供改进的附着力。因而，可以将铜表面连接到块状导热材料(例如热沉、电子设备的外壳、基板顶部的金属罐等)，从而可以将热量引导成远离部件和从部件承载件或整个电子设备。
在一实施方式中，电子设备可以在叠置件或部件承载件和/或安装基部的布局内设置有热路径。此外，可以将一个或更多个散热部件(例如铜币、散热块等)集成到层叠置件和/或安装基部中。
在各种实施方式中，可以包括用于部件的不同种类的封装，例如裸晶片构型、其上具有铜层或铜块的裸晶片、模制封装中的晶片等。然而，电子设备的其他构型也是可能的，例如将相应的部件嵌入基板类型的部件承载件中而不是腔中。在这样的构型中，部件的背侧可以面对TIM。也可以嵌入相应的部件并用铜层覆盖该部件，以实现更好的热分散。在又一实施方式中，由过程控制部件控制的处理部件可以被嵌入腔中，而过程控制部件被布置在例如基板类型的部件承载件的顶部。
因此，本发明的示例性实施方式提供了从位于(例如基板类型的)叠置件或部件承载件的腔内的处理部件和/或过程控制部件直接到直接下方的安装基部(例如印刷电路板，PCB)的热路径。然而，也可允许使用导热材料进行动态冷却，该导热材料在被加热时膨胀从而接触安装基部的冷表面，而在冷却时收缩到其原始尺寸。
根据本发明的示例性实施方式，由于至少一部分部件集成在腔中，可以获得较小的形状因数。由于位于腔中的各个部件与位于(例如基板类型的)叠置件顶部上的那些部件之间的输入/输出端子可以布置成彼此面对的事实，所以可以实现短电气路径，因此可以实现高信号速度。此外，由于热路径可以在电子设备的顶部并且可以直接通到叠置件下方的安装基部，因此可以实现更好的散热性能。安装基部上的结构可为相应部件的背部上的导热材料提供锚接，并提供较大的接触面以实现更好的散热。根据本发明的示例性实施方式，高信号速度可以与小型化协同地结合。此外，可以实施热消散以实现更好的系统性能，否则热量可能会对各个部件的性能产生负面影响。
图1示出了根据本发明示例性实施方式的具有部件承载件100和安装基部114的电子设备130的截面图。图2示出了具有平板118和突起119的除热结构112的三维视图，该除热结构可以在电子设备130以及本发明的其他示例性实施方式中实施。电子设备130包括PCB(印刷电路板)类型的或IC(集成电路)基板类型的安装基部114以及安装在安装基部114上的PCB类型的或IC(集成电路)基板类型的部件承载件100。
根据图2，突起119可具有圆柱形状。但是，所述突起也可以具有长方体的形状(请参见附图标记119')，圆锥体的形状(请参见附图标记119”)，或者具有截头圆锥形的形状(请参见附图标记119”')。其他形状也是可能的。
在部件承载件100与安装基部114之间进行组装之前，可以将除热结构112固定在安装基部114的顶侧，从而得到图1所示的电子设备130。在组装期间，每个除热结构112可以被附接至在所述组装期间位于部件承载件100的层叠置件102的底部的所分配的处理部件108(例如，功率放大器或功率管理部件)。因此，除热结构112可以最初形成在安装基部114的安装表面上。此后，带有过程控制部件110(例如偏压控制芯片)和处理部件108的叠置件102可以安装或组装在安装基部114上，从而将除热结构112与所述处理部件108热联接。在替代实施方式中，也可以将除热结构112最初固定在处理部件108的底侧而不是将所述除热结构设置在安装基部114的安装表面上。
部件承载件100包括由导电层结构104和电绝缘层结构106组成的层压式层叠置件102。例如，导电层结构104可以包括图案化的铜箔和垂直贯通连接，例如填充有铜的激光过孔。电绝缘层结构106可以包括树脂(例如环氧树脂)，可选地在树脂中包括增强颗粒(例如玻璃纤维或玻璃球)。例如，电绝缘层结构106可以由预浸料或FR4或诸如ABF之类的积层膜制成。层结构104、106可以通过层压、即施加压力和/或热量来连接。
同样，可以通过涂覆方法(例如狭缝涂覆)来应用液态型电介质以形成电绝缘层结构106的至少一部分。在这种情况下，不需要将电介质施加到表面上的压力或过多的热量，而是可以通过涂覆工艺(例如，狭缝涂覆)来施加电介质。因此，层结构104、106可以通过层压(即施加压力和/或热量)和/或通过涂覆(例如狭缝涂覆，喷涂等)来连接，然后可以通过光(例如紫外线)辐射、热等进行固化。
如所示出的，两个(或更多个)处理部件108(例如CPU，GPU或HBM)被安装在位于叠置件102的底侧的相应的腔116中。一个(或多个一个)过程控制部件110(例如，CPU，GPU，FPGA，同步器，存储器处理单元等)被配置为用于控制由处理部件108执行的过程。如所示出的，过程控制部件110被表面安装在叠置件102的顶部侧。通过叠置件102的基本竖直延伸的导电层结构104，过程控制部件110和处理部件108通信地联接并且电连接以进行电信号传输。过程控制部件110被配置为用于对处理部件108之间的通信进行控制和同步。
各个除热结构112设置在处理部件108中的被分配的一个处理部件下方。每个除热结构112可以是直接位于相应的腔116中的相应的处理部件108下方的结构化的铜表面。每个除热结构112均配置为用于将热量引导远离叠置件102及其部件108、110并引导到安装基部114中，并且还可有助于散热。被分配给经由其间的热界面材料120而安装在相应的除热结构112上的处理部件108中一个处理部件的各个除热结构112与其他部件108、110热分离，以防止不希望的热量交叉传递至后面提到的部件108、110。每个除热结构112包括导热片118，例如铜板。此外，每个除热结构112包括从导热片118垂直地延伸的突起119的二维阵列。突起119可以例如是从导热片118垂直地延伸的铜钉。另外，可以在导热片118上设置导热膏(例如焊料膏)等作为所述热界面材料120，并且所述导热膏等也可以至少部分地覆盖突起119。
如所示出的，每个除热结构112具有与安装在所述除热结构112上的相应处理部件108基本相同的侧向延伸。这使得电子设备130保持紧凑。
如图1中所示，过程控制部件110被布置在比并排布置的共面的处理部件108更高的竖向水平处(替代地，过程控制部件110也可以被嵌入在叠置件102的内部或者可以布置在形成于叠置件102中的腔116中，所述腔可以表示为双腔布置)。因此，部件108、110被部分竖向地叠置。如图1所示，在叠置件102的下部主表面中形成有腔116，用于随后将处理部件108容纳在所述腔116中，但是相对于叠置件102仍然是暴露出的。过程控制部件110被表面安装在叠置件102上。除热结构112被设置在两个处理部件108的下方。没有发现作为为处理部件108而提供的除热结构的任何除热结构112对于过程控制部件110在本质上显示出适当的除热能力，因为所述除热结构是被表面安装在叠置件102上的。此外，顶部的TIM(热界面材料)和/或金属可以冷却过程控制部件110。
为了简单的组装，例如可以将除热结构112形成在安装基部114的上主表面上。随后，可以将部件承载件100组装在安装基部114的上主表面上，使得每个处理部件108自动与被相应分配的除热结构112相连接并热联接。如图1所示，将过程控制部件110组装在叠置件102上、将处理部件108组装在相应的腔中116以及将部件承载件100组装在安装基部114上可以通过使用其间的焊料结构150进行焊接来建立。
图3示出了根据本发明的另一示例性实施方式的具有部件承载件100的电子设备130的截面图。
图3涉及封装的嵌入式晶片版本。图3所示的实施方式与图1所示的实施方式的不同之处在于，处理部件108是被表面安装的，并且过程控制部件110被嵌入叠置件102中。因此，根据图3，从安装基部114的上主表面向上延伸的除热结构112可以与过程控制部件110热联接。如图1所示，叠置件102的导电层结构104将处理部件108与过程控制部件110电连接。
图4至图7示出了根据本发明的又一示例性实施方式的、在执行图7所示的制造具有部件承载件100的电子设备130的制造方法的过程中所获得的结构的截面图。
如图4所示，提供了呈平面板状的叠置件102，该叠置件具有高密度集成区域152和位于叠置件102的中央底部部分中的没有导电层结构104的区域154。叠置件102可以通过对多个导电层结构104和电绝缘层结构106进行层压来制造而成。
为了获得图5所示的结构，可以通过将叠置件102的位于区域154中的材料去除来形成腔116。例如，这可以通过将具有低粘附性的材料例如蜡质成部件或Teflon(特氟龙)层嵌入层叠置件102内来实现。此后，可以优选地通过激光实施周向切割，从而切掉叠置件102的中央底部部分，该中央底部部分向上由具有低粘附性的层限定并且在周向上由激光切割限定。因而可以简单地取出叠置件102中的相应部分，以获得图5所示的具有腔116的结构。
其他选项包括提供PID(可光成像的电介质)、非流式及干/湿蚀刻(当需要在腔中有特征时)。
此后，如图6所示，过程控制部件110可以容纳在腔116中并且可以与叠置件102连接，例如通过使用焊料结构150进行焊接而与叠置件102连接。处理部件108可以被表面安装在叠置件102上并且也可以通过使用焊料结构150进行焊接而与叠置件相连接。
为了获得图7所示的电子设备130，可以将根据图6获得的部件承载件100与安装基部114(例如，印刷电路板)的上主表面连接。然而，在该组装之前，PCB类型的安装基部114的上主表面可设置有如图2所示的除热结构112。在将根据图6的部件承载件100与具有位于顶部的预成型的除热结构112的安装基部114组装在一起时，可以在过程控制部件110与安装基部114之间获得适当的热连接。这可以通过其间的导热的热界面材料120进一步促进。
在图7的实施方式中，另外的电子部件163被嵌入在安装基部114中。另外地或替代地，另外的电子部件163也可以被表面安装在安装基部114上。另外的电子部件163与安装在叠置件102处以用于信号通信的部件108、110电联接。过程控制部件110可以被配置为还控制由其上安装有部件承载件100的安装基部114的另外的电子部件163所执行的过程。
图8示出了根据本发明的另一示例性实施方式的具有部件承载件100的电子设备130的截面图。
图8所示的电子设备130与图3所示的电子设备的不同之处在于，根据图8，过程控制部件110被安装在位于叠置件102的底部部分中的腔116中，而不是被完全嵌入在其中。图8示出了将参照图9至图11对其进行更详细地描述的部分156。
图9至图11示出了图8中的电子设备130的部分156的截面图，示出了传热过程。参照部分156和图8至图11，电子设备130包括布置在除热结构112和过程控制部件110之间的热界面材料120，该热界面材料例如附接到过程控制部件110。热界面材料120被配置为用于在被加热时膨胀，从而触发除热结构112与所述过程控制部件110的表面之间的热联接(参见图10中的箭头164)。除此之外，热界面材料120被配置为用于在较低温度下再次收缩至较小的尺寸，其中，除热结构112不再通过热界面材料120而与所述过程控制部件110的表面热联接(参见图11中的箭头166)。因此，与热界面材料120协作的除热结构112可以确保通过在被加热时膨胀的热界面材料120的动态散热。
再次参考图9，示出了场景，该场景图示了经由热界面材料120将除热结构112与过程控制部件110连接之前的状态。过程控制部件110的下主表面设置有构成热界面材料120的导热膏。过程控制部件110的上主表面设置有焊料结构150，例如焊料凸块或带有焊料盖的铜柱。考虑到间隙168，过程控制部件110未与除热结构112热联接。
如图10所示，除热结构112(其可以形成在安装基部114的上主表面上)可以通过如下方式与过程控制部件110连接：进行加热直到导热膏或TIM(热界面材料)由于热膨胀而接触除热结构112。
如图11所示，随后的冷却将触发热界面材料120的热收缩，从而使过程控制部件110相对于除热结构112热分离。考虑到重新形成的间隙168，过程控制部件110不再与除热结构112热联接。
应当注意，术语“包括”不排除其他元件或步骤，并且“一”或“一种”不排除多个。而且，与不同实施方式相关联地描述的元件可以进行组合。
还应注意，权利要求中的附图标记不应解释为对权利要求的范围进行限制。
本发明的实施不限于图中所示和上面描述的优选实施方式。相反，即使在基本上不同的实施方式的情况下，使用所示的解决方案和根据本发明的原理的多种变型也是可以的。

Claims (16)

1.一种电子设备(130)，其中，所述电子设备(130)包括：
叠置件(102)，所述叠置件包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)；
多个处理部件(108)，所述处理部件位于所述叠置件(102)上和/或位于所述叠置件(102)中；
过程控制部件(110)，所述过程控制部件与所述处理部件(108)的至少一部分联接以用于传输信号，并且所述过程控制部件被配置成用于对由所述处理部件(108)和/或由所述过程控制部件(110)执行的过程进行控制；以及
除热结构(112)，所述处理部件(108)和所述过程控制部件(110)中的至少一者布置在所述除热结构上或者所述除热结构上方，以用于从所述叠置件(102)去除热。
2.根据权利要求1所述的电子设备(130)，其中，至少所述叠置件(102)、所述处理部件(108)和所述过程控制部件(110)形成部件承载件(100)的一部分。
3.根据权利要求1或2所述的电子设备(130)，其中，所述电子设备被配置为部件承载件(100)。
4.根据权利要求1或2所述的电子设备(130)，其中，所述电子设备包括以下特征中的至少一者：
其中，所述至少一个导电层结构(104)包括铜、铝、镍、银、金、钯和钨中的至少一者，所提及的材料中的任一者任选地涂覆有超导材料，例如石墨烯；
其中，所述至少一个电绝缘层结构(106)包括树脂、FR-4、FR-5、氰酸酯、聚苯衍生物、玻璃、预浸料材料、聚酰亚胺、聚酰胺，液晶聚合物、环氧基积层膜、聚四氟乙烯、陶瓷和金属氧化物中的至少一者；
其中，所述部件承载件(100)被成形为板；
其中，所述部件承载件(100)被构造为印刷电路板、基板和中介层中的至少一者；
其中，所述部件承载件(100)被构造为层压型部件承载件。
5.根据权利要求1或2所述的电子设备(130)，其中，所述过程控制部件(110)被配置为对所述处理部件(108)之间的通信进行控制。
6.根据权利要求1或2所述的电子设备(130)，其中，所述电子设备包括以下特征中的一者：
所述除热结构(112)被分配给所述过程控制部件(110)，而没有除热结构被分配给所述处理部件(108)；
相应的除热结构(112)被分配给所述处理部件(108)中的每个处理部件，而没有除热结构被分配给所述过程控制部件(110)；
相应的除热结构(112)被分配给所述处理部件(108)中的每个处理部件、并且被分配给所述过程控制部件(110)。
7.根据权利要求1或2所述的电子设备(130)，其中，所述电子设备包括以下特征中的至少一者：
其中，所述过程控制部件(110)和所述处理部件(108)被布置在至少两个不同的竖向高度处；
其中，所述处理部件(108)和所述过程控制部件(110)中的至少一者嵌入在所述叠置件(102)的内部或者布置在形成于所述叠置件(102)中的腔(116)内，其中，所述除热结构(112)设置在布置于所述腔(116)内的所述处理部件(108)和/或所述过程控制部件(110)中的至少一者的暴露表面处；
其中，所述处理部件(108)和所述过程控制部件(110)中的至少一者被表面安装在所述叠置件(102)上，其中，在被表面安装的所述处理部件(108)和所述过程控制部件(110)中的至少一者处未布置所述除热结构；
其中，所述除热结构(112)被构造为以朝向所述叠置件(102)的安装表面并进入安装基部(114)的方式除热，其中，所述叠置件(102)在所述安装表面处被安装在所述安装基部(114)上；
其中，所述除热结构(112)被构造为用于散热；
其中，所述除热结构(112)与未被安装在所述除热结构(112)上或所述除热结构(112)上方的所述处理部件(108)和所述过程控制部件(110)中的至少另一者热分离。
8.根据权利要求1或2所述的电子设备(130)，其中，所述除热结构(112)包括导热片(118)。
9.根据权利要求8所述的电子设备(130)，其中，所述电子设备包括以下特征中的一者：
其中，所述除热结构(112)包括从所述导热片(118)垂直延伸的成阵列的导热突起(119)；
其中，所述除热结构(112)具有平坦的表面。
10.根据权利要求8所述的电子设备(130)，其中，所述电子设备包括位于所述导热片(118)上的导热的热界面材料(120)。
11.根据权利要求1或2所述的电子设备(130)，其中，所述电子设备包括以下特征中的至少一者：
其中，所述除热结构(112)至少具有与被安装在所述除热结构(112)上或所述除热结构(112)上方的所述处理部件(108)和所述过程控制部件(110)中的至少一者相同的侧向延伸；
所述电子设备包括多个除热结构(112)，其中，所述处理部件(108)和所述过程控制部件(110)中的相应一者被安装在所述除热结构(112)中的被分配的除热结构上或所述被分配的除热结构上方；
其中，所述过程控制部件(110)的侧向延伸大于所述处理部件(108)中的每个处理部件的侧向延伸；
其中，所述至少一个导电层结构(104)被构造为使得在所述叠置件(102)内的介于所述过程控制部件(110)与所述处理部件(108)之间的电信号路径是基本竖直的。
12.根据权利要求1或2所述的电子设备(130)，其中，所述电子设备包括印刷电路板，带有所述过程控制部件(110)和所述处理部件(108)的所述叠置件(102)被安装在所述印刷电路板上。
13.根据权利要求12所述的电子设备(130)，其中，所述电子设备包括以下特征中的至少一者：
其中，所述除热结构(112)设置在位于安装基部(114)与带有所述过程控制部件(110)和所述处理部件(108)的所述叠置件(102)之间的接合面处；
其中，所述除热结构(112)固定在所述印刷电路板(114)上，并且在所述叠置件(102)的底部处被附接至、或者要被附接至所述处理部件(108)和所述过程控制部件(110)中的至少一者；
所述电子设备包括热界面材料(120)，所述热界面材料布置在所述除热结构(112)与所述处理部件(108)和所述过程控制部件(110)中的所述至少一者之间，所述热界面材料被配置为在被加热时膨胀从而触发所述除热结构(112)与所述处理部件(108)和所述过程控制部件(110)中的所述至少一者的表面之间的热联接，并且所述热界面材料被配置为在温度较低时收缩至较小的尺寸，在所述热界面材料收缩至较小的尺寸的状态下，所述除热结构(112)未与所述处理部件(108)和所述过程控制部件(110)中的所述至少一者的所述表面经由所述热界面材料(120)热联接；
其中，所述过程控制部件(110)被配置为对由所述印刷电路板(114)的至少一个电子部件执行的、由所述印刷电路板(114)执行的过程进行控制。
14.根据权利要求1或2所述的电子设备(130)，其中，
多个所述处理部件(108)是位于所述叠置件(102)上和/或位于所述叠置件(102)中的多个半导体芯片(108)；
与所述半导体芯片(108)中的至少一部分联接的所述过程控制部件(110)被配置为用于发送信号，并被配置为对由所述半导体芯片(108)执行的过程进行控制；以及
所述电子设备包括印刷电路板(114)，带有所述半导体芯片(108)和所述过程控制部件(110)的所述叠置件(102)安装在所述印刷电路板上；其中，
多个所述半导体芯片(108)和所述过程控制部件(110)中的一者被布置在所述叠置件(102)的底部，并且多个所述半导体芯片(108)和所述过程控制部件(110)中的另一者被表面安装在叠置件(102)的顶侧；并且
所述除热结构(112)固定在所述印刷电路板(114)上，并附接至多个所述半导体芯片(108)和所述过程控制部件(110)中的被布置在所述叠置件(102)的底部的所述一者。
15.一种制造电子设备(130)的方法，其中，所述方法包括：
在包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)的叠置件(102)上和/或所述叠置件(102)中安装多个处理部件(108)；
在所述叠置件(102)上和/或所述叠置件(102)中安装过程控制部件(110)，使得所述过程控制部件(110)与所述处理部件(108)的至少一部分联接以用于传输信号，所述过程控制部件(110)被配置为对由所述处理部件(108)和所述过程控制部件(110)中的至少一者执行的过程进行控制；以及
将所述处理部件(108)和所述过程控制部件(110)中的至少一者布置在用于从所述叠置件(102)中去除热的除热结构(112)上或所述除热结构上方。
16.根据权利要求15所述的方法，其中，所述方法包括：
将所述除热结构(112)形成在安装基部(114)的安装表面上；以及
之后将带有所述过程控制部件(110)和所述处理部件(108)的所述叠置件(102)安装在所述安装基部(114)上，从而将所述除热结构(112)与所述处理部件(108)和所述过程控制部件(110)中的所述至少一者热联接。
CN202110245671.4A 2020-03-05 2021-03-05 电子设备及其制造方法 Pending CN113363223A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20161282.7 2020-03-05
EP20161282.7A EP3876683A1 (en) 2020-03-05 2020-03-05 Heat removal mechanism for stack-based electronic device with process control component and processing components

Publications (1)

Publication Number Publication Date
CN113363223A true CN113363223A (zh) 2021-09-07

Family

ID=69779883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110245671.4A Pending CN113363223A (zh) 2020-03-05 2021-03-05 电子设备及其制造方法

Country Status (3)

Country Link
US (1) US11450587B2 (zh)
EP (1) EP3876683A1 (zh)
CN (1) CN113363223A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023155040A1 (zh) * 2022-02-15 2023-08-24 华为技术有限公司 系统级封装器件、电子设备、系统级封装器件的制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021120473B3 (de) 2021-08-06 2023-02-02 R&R-BETH GmbH Anordnung zur Erzeugung einer Hochspannung
US11882645B2 (en) * 2021-10-22 2024-01-23 International Business Machines Corporation Multi chip hardware security module
US20220110214A1 (en) * 2021-12-14 2022-04-07 Intel Corporation Stepped package and recessed circuit board
CN116567927A (zh) * 2022-01-28 2023-08-08 奥特斯奥地利科技与系统技术有限公司 具有嵌入的ic基板嵌体的部件承载件及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825087A (en) * 1996-12-03 1998-10-20 International Business Machines Corporation Integral mesh flat plate cooling module
CN1442902A (zh) * 2002-03-01 2003-09-17 株式会社日立制作所 半导体器件及其制造方法
US20170141095A1 (en) * 2013-12-05 2017-05-18 Apple Inc. Package with SoC and Integrated Memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10340438B4 (de) * 2003-09-02 2005-08-04 Epcos Ag Sendemodul mit verbesserter Wärmeabführung
US8115301B2 (en) 2006-11-17 2012-02-14 Stats Chippac, Inc. Methods for manufacturing thermally enhanced flip-chip ball grid arrays
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US8411444B2 (en) * 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
WO2013137710A1 (en) 2012-03-13 2013-09-19 Intel Corporation (A Corporation Of Delaware) Microelectronic device attachment on a reverse microelectronic package
US9735087B2 (en) 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US10096583B2 (en) * 2013-01-28 2018-10-09 WIN Semiconductos Corp. Method for fabricating a semiconductor integrated chip
US20140291818A1 (en) 2013-03-26 2014-10-02 Broadcom Corporation Integrated Circuit Device Facilitating Package on Package Connections
US9786623B2 (en) 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
KR102425753B1 (ko) * 2015-06-01 2022-07-28 삼성전기주식회사 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
US10267578B2 (en) * 2015-08-04 2019-04-23 Raytheon Company Shape memory material based thermal coupler/decoupler and method
US10004160B1 (en) 2017-04-14 2018-06-19 Futurewei Technologies, Inc. Adaptive heat dissipation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825087A (en) * 1996-12-03 1998-10-20 International Business Machines Corporation Integral mesh flat plate cooling module
CN1442902A (zh) * 2002-03-01 2003-09-17 株式会社日立制作所 半导体器件及其制造方法
US20170141095A1 (en) * 2013-12-05 2017-05-18 Apple Inc. Package with SoC and Integrated Memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023155040A1 (zh) * 2022-02-15 2023-08-24 华为技术有限公司 系统级封装器件、电子设备、系统级封装器件的制作方法

Also Published As

Publication number Publication date
EP3876683A1 (en) 2021-09-08
US20210280490A1 (en) 2021-09-09
US11450587B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
CN113363223A (zh) 电子设备及其制造方法
EP3547361A1 (en) Component carrier connected with tilted other component carrier for short electric connection
US10790234B2 (en) Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
EP3657915A2 (en) Method of manufacturing a component carrier using a separation component, the component carrier, and a semi-finished product
CN111757589B (zh) 部件承载件、其制造方法及使用方法
US20020020898A1 (en) Microelectronic substrates with integrated devices
CN113013125B (zh) 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
EP3633721A1 (en) Component carrier with face-up and face-down embedded components
CN111952193A (zh) 具有嵌入层压叠置件中的表面可接触部件的部件承载件
CN110581104A (zh) 容置在部件承载件中的阶梯式腔内的阶梯式部件组件
CN113645750A (zh) 部件承载件及其制造方法
WO2012116157A2 (en) Chip module embedded in pcb substrate
US6537852B2 (en) Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
US20220272828A1 (en) Heat Removal Architecture for Stack-Type Component Carrier With Embedded Component
TW202213546A (zh) 微電子裝置及其製造方法
CN113964093A (zh) 封装结构及其制备方法
EP4220710A1 (en) Module comprising a semiconductor-based component and method of manufacturing the same
EP4247130A2 (en) Component carrier with stack-stack connection for connecting components
US20240186303A1 (en) Multichip packages with 3d integration
KR102377811B1 (ko) 전자 소자 모듈 및 그 제조 방법
EP4221474A2 (en) Component carrier with embedded ic substrate inlay, and manufacturing method
CN217883966U (zh) 包括至少两个部件的部件承载件
EP4387406A1 (en) Electronic device with motherboard, power converter module, processor module, memory module and heat sink
EP4227991A2 (en) Component carrier with connected component having redistribution layer at main surface
US20220399261A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination