CN113348654A - 发送装置、发送方法、接收装置、接收方法和发送/接收装置 - Google Patents

Abstract

本技术涉及一种发送装置、发送方法、接收装置、接收方法和发送/接收装置，利用它们可以分离用于执行不同层的信号处理的信号处理单元。根据本技术的第一方面的发送装置设置有：第一信号处理单元，执行生成用于存储待发送的数据的分组、以及将所生成的分组分配给多个通道的处理，作为第一层的处理；以及第二信号处理单元，执行这样的处理，在该处理中，相对于从第一信号处理单元输出的相应通道的分组并行执行包括插入控制信息的处理，并且在该处理中，将通过执行该处理而获得的数据流输出到发送装置与接收装置之间的发送线路上，作为第二层的处理。第一信号处理单元和第二信号处理单元被配置为根据参考第一层定义的输入/输出规范和参考第二层定义的输入/输出规范来执行信号输入/输出。该技术适用于执行SLVS‑EC标准通信的装置。

Description

发送装置、发送方法、接收装置、接收方法和发送/接收装置

技术领域

本技术涉及一种发送装置、发送方法、接收装置、接收方法和发送接收装置，尤其涉及一种允许分离执行不同层的信号处理的信号处理单元的发送装置、发送方法、接收装置、接收方法和发送接收装置。

背景技术

具有可扩展的低压嵌入式信号时钟(SLVS-EC)标准，作为图像传感器的接口标准。SLVS-EC标准的发送方法是这样一种方法，在该方法中，以具有叠加在发送侧的时钟的形式发送数据，并且在接收侧再现时钟，以解调和解码数据。

SLVS-EC标准定义了“链路层”(即执行面向应用的信号处理(例如，分组生成)的层)以及“物理层”(即执行面向发送线路的信号处理(例如，时钟生成和再现)的层)。

现有技术文献

专利文献

专利文献1：日本专利申请公开号2012-120159

发明内容

本发明要解决的问题

SLVS-EC标准中没有定义链路层与物理层之间的详细信号交换，例如，信号从哪个端口输出以及信号输入到哪个端口。因此，不可能将链路层和物理层安装在分开的IC芯片上。

鉴于这种情况而构成本技术，并且使得可以分离执行不同层的信号处理的信号处理单元。

问题的解决方案

本技术的第一方面的发送装置包括：第一信号处理单元，执行生成存储待发送的数据的分组、以及将已经生成的分组分发到多个通道的处理，作为第一层的处理；以及第二信号处理单元，对从第一信号处理单元输出的每个通道的分组并行执行包括插入控制信息的处理、以及将通过执行该处理而获得的数据流输出到通向接收装置的发送线路上的处理，作为第二层的处理，其中，第一信号处理单元和第二信号处理单元被配置为根据基于第一层定义的输入规范和输出规范、以及基于第二层定义的输入规范和输出规范来输入信号和输出信号。

本技术的第二方面的接收装置包括：第一信号处理单元，接收从发送装置作为多个通道的数据并行输出到发送线路上的数据流，并且执行包括同步处理和控制信息的移除的处理，作为第一层的处理；以及第二信号处理单元，执行将从第一信号处理单元输出的每个通道的数据流集成为一系列数据、以及获取构成数据流的分组的处理，作为第二层的处理，其中，第一信号处理单元和第二信号处理单元被配置为根据基于第一层定义的输入规范和输出规范、以及基于第二层定义的输入规范和输出规范来输入信号和输出信号。

在本技术的第一方面，根据基于第一层定义的输入规范和输出规范、以及基于第二层定义的输入规范和输出规范来执行第一信号处理单元与第二信号处理单元之间的信号输入和信号输出。

在本技术的第二方面，根据基于第一层定义的输入规范和输出规范、以及基于第二层定义的输入规范和输出规范来执行第一信号处理单元与第二信号处理单元之间的信号输入和信号输出。

附图说明

图1是示出根据本技术的一个实施例的发送系统的配置示例的图；

图2是示出发送单元和接收单元的配置示例的框图；

图3是示出发送单元的发送物理层信号处理单元的输入和输出的示例的图；

图4是示出发送物理层信号处理单元的相应端口的输入和输出的概览的图；

图5是示出发送物理层信号处理单元的相应端口的输入和输出的概览的图；

图6是示出发送单元的发送链路层信号处理单元的输入和输出的示例的图；

图7是示出发送链路层信号处理单元的相应端口的输入和输出的概览的图；

图8是示出发送链路层信号处理单元的相应端口的输入和输出的概览的图；

图9是示出发送物理层信号处理单元的状态转换的示例的图；

图10是示出信号的时序图的示例的图；

图11是示出接收单元的接收物理层信号处理单元的输入和输出的示例的图；

图12是示出接收物理层信号处理单元的相应端口的输入和输出的概览的图；

图13是示出接收物理层信号处理单元的相应端口的输入和输出的概览的图；

图14是示出接收单元的接收链路层信号处理单元的输入和输出的示例的图；

图15是示出接收链路层信号处理单元的相应端口的输入和输出的概览的图；

图16是示出接收链路层信号处理单元的相应端口的输入和输出的概览的图；

图17是示出接收物理层信号处理单元的状态转换的示例的图；

图18是示出信号的时序图的示例的图；

图19是示出安装示例的框图；

图20是示出另一安装示例的框图；

图21是示出与其他发送标准的连接的示例的图；

图22是示出与其他发送标准的连接的示例的图；

图23是示出帧格式的示例的图；

图24是示出发送单元和接收单元的配置示例的图；

图25是示出报头结构的图；

图26是示出报头信息的内容和信息量的图；

图27是示出位阵列的示例的图；

图28是示出在每个像素的像素值由八位表示的情况下的像素到字节转换的示例的图；

图29是示出在每个像素的像素值由10位表示的情况下的像素到字节转换的示例的图；

图30是示出在每个像素的像素值由12位表示的情况下的像素到字节转换的示例的图；

图31是示出在每个像素的像素值由14位表示的情况下的像素到字节转换的示例的图；

图32是示出在每个像素的像素值由16位表示的情况下的像素到字节转换的示例的图；

图33是示出有效载荷数据的示例的图；

图34是示出有效载荷数据的另一示例的图；

图35是示出插入了奇偶校验的有效载荷数据的示例的图；

图36是示出报头被添加到有效载荷数据的状态的图；

图37是示出报头和页脚被添加到有效载荷数据的状态的图；

图38是示出报头被添加到插入了奇偶校验的有效载荷数据的状态的图；

图39是示出分组数据的分配的示例的图；

图40是示出控制代码的示例的图；

图41是示出了K个字符的值的图；

图42是示出插入填充码的示例的图；

图43是示出插入控制代码之后的分组数据的示例的图；

图44是示出数据歪斜校正的示例的图；

图45是描述成像装置的处理的流程图；

图46是描述在图45的步骤S2中执行的数据发送处理的流程图；

图47是描述在图45的步骤S3中执行的数据接收处理的流程图；

图48是示出在切换通道数量的情况下的控制序列的图；

图49是示出第一组合的图；

图50是示出第二组合的示意图；

图51是示出第三组合的图；

图52是示出第四组合的图；

图53是示出第五组合的图；

图54是示出第六组合的示意图；

图55是示出第一组合中的发送侧的配置示例的图；

图56是示出第一组合中的接收侧的配置示例的图；

图57是示出第二组合中的发送侧的配置示例的图；

图58是示出第二组合中的接收侧的配置示例的图；

图59是示出第三组合中的发送侧的配置示例的图；

图60是示出第三组合中的接收侧的配置示例的图；

图61是示出第四组合中的发送侧的配置示例的图；

图62是示出第四组合中的接收侧的配置示例的图；

图63是示出第五组合中的发送侧的配置示例的图；

图64是示出第五组合中的接收侧的配置示例的图；

图65是示出第六组合中的发送侧的配置示例的图；

图66是示出第六组合中的接收侧的配置示例的图；

图67是示出信号转换装置的配置示例的框图；

图68是示出计算机的配置示例的框图。

具体实施方式

在下文中，将描述实现本技术的模式。将按以下顺序进行描述。

1.物理协议接口

2.SLVS-EC标准

3.变型例

<<物理协议接口>>

<发送系统的配置示例>

图1是示出根据本技术的一个实施例的发送系统的配置示例的图。

图1的发送系统1包括图像传感器11和数字信号处理器(DSP)12。图像传感器11和DSP 12设置在具有成像功能的同一成像装置(例如，数码相机或移动电话)中。图像传感器11设置有成像单元21和发送单元22，并且DSP 12设置有接收单元31和图像处理单元32。

图像传感器11的成像单元21包括成像元件(例如，互补金属氧化物半导体(CMOS)图像传感器)，并且对通过透镜接收的光执行光电转换。此外，成像单元21对通过光电转换获得的信号执行A/D转换等，并且对于一个像素的每条数据，按顺序将构成一帧图像的像素数据输出到发送单元22。

发送单元22例如按照从成像单元21提供的顺序，将从成像单元21提供的每个像素的数据分配给多条发送线路，并且经由多条发送线路将数据并行发送到DSP 12。在图1的示例中，使用八条发送线路发送像素数据。图像传感器11和DSP 12之间的发送线路可以是有线发送线路或无线发送线路。在下文中，图像传感器11与DSP 12之间的发送线路被适当地称为通道。

DSP 12的接收单元31经由八个通道接收从发送单元22发送的像素数据，并且按顺序将每个像素的数据输出到图像处理单元32。

图像处理单元32基于从接收单元31提供的像素数据生成一帧的图像，并使用生成的图像执行各种图像处理。从图像传感器11发送到DSP 12的图像数据例如是原始数据，并且图像处理单元32执行各种处理，例如，图像数据的压缩、图像的显示以及图像数据在记录介质上的记录。除了原始数据之外，JPEG数据和除像素数据之外的额外数据可以从图像传感器11发送到DSP 12。

如上所述，使用发送系统1的在设置在图像传感器11中的发送单元22与设置在DSP12中的接收单元31之间的多个通道来发送和接收数据。

也可以设置相同数量的发送单元22和接收单元31。在这种情况下，在每组发送单元22与接收单元31之间执行使用多个通道的数据发送和接收。

根据例如SLVS-EC标准来执行发送单元22与接收单元31之间的数据发送和接收。

在SLVS-EC标准中，根据信号处理的内容定义了应用层(Application Layer)、链路层(LINK layer)和物理层(PHY layer)。每层的信号处理由作为发送侧(Tx)的发送单元22和作为接收侧(Rx)的接收单元31执行。

虽然稍后将描述细节，但是在链路层中，基本上执行用于实现以下功能的信号处理。

1.像素数据-字节数据转换

2.有效载荷数据的纠错

3.分组数据和辅助数据的发送

4.使用分组页脚对有效载荷数据进行的纠错

5.通道管理

6.分组生成的协议管理

另一方面，在物理层，基本上执行用于实现以下功能的信号处理。

1.控制代码的生成和提取

2.带宽控制

3.通道间的歪斜的控制

4.符号排列

5.位同步的符号编码

6.串行器/并行器(SERDES)

7.时钟的生成和再现

8.可扩展低压信令(SLVS)信号的发送

在图1的发送单元22中，分别设置了在发送侧执行链路层信号处理的信号处理单元和在发送侧执行物理层信号处理的信号处理单元。

此外，在接收单元31中，分别设置了在接收侧执行物理层信号处理的信号处理单元和在接收侧执行链路层信号处理的信号处理单元。

图2是示出发送单元22和接收单元31的配置示例的框图。

如图2所示，发送单元22具有发送链路层信号处理单元22A和发送物理层信号处理单元22B。此外，接收单元31具有接收物理层信号处理单元31A和接收链路层信号处理单元31B。从图像传感器11输出的像素数据作为待发送的数据输入到发送链路层信号处理单元22A。

发送单元22的发送链路层信号处理单元22A对待发送的数据执行链路层信号处理。在发送链路层信号处理单元22A中，除了上述处理之外，至少执行生成用于存储待发送的数据的分组的处理和将生成的分组分发到多个通道的处理。发送链路层信号处理单元22A输出存储待发送的数据的分组。

发送物理层信号处理单元22B对从发送链路层信号处理单元22A提供的分组执行物理层信号处理。在发送物理层信号处理单元22B中，对每个通道并行执行处理，该处理包括将控制代码插入分配给每个通道的分组的处理。每个通道的数据流从发送物理层信号处理单元22B输出，并发送到接收单元31。

接收单元31的接收物理层信号处理单元31A接收从发送单元22的发送物理层信号处理单元22B发送的数据流，并对接收的数据流执行物理层信号处理。在接收物理层信号处理单元31A中，除了上述处理之外，对于每个通道并行执行包括符号同步处理和控制代码移除的处理。从接收物理层信号处理单元31A，使用多个通道输出由存储待发送的数据的分组构成的数据流。

接收链路层信号处理单元31B对从接收物理层信号处理单元31A提供的每个通道的数据流执行链路层信号处理。在接收链路层信号处理单元31B中，至少执行将多个通道的数据流集成为一组数据的处理、和获取构成数据流的分组的处理。接收链路层信号处理单元31B输出从分组中提取的待发送的数据。

根据关于链路层与物理层之间的接口的规范来执行发送单元22中的发送链路层信号处理单元22A与发送物理层信号处理单元22B之间的信号发送和接收。例如，分别定义基于链路层的规范和基于物理层的规范，作为关于发送侧的两个信号处理单元之间的接口的规范。

类似地，根据关于链路层与物理层之间的接口的规范来执行接收单元31中的接收物理层信号处理单元31A与接收链路层信号处理单元31B之间的信号发送-接收。例如，分别定义了基于链路层的规范和基于物理层的规范，作为关于接收侧的两个信号处理单元之间的接口的规范。

在SLVS-EC标准中，也可以定义关于链路层与物理层之间的接口的规范。

<发送端上的物理协议接口>

-基于物理层的规范

图3是示出发送单元22的发送物理层信号处理单元22B的输入和输出的示例的图。

定义由虚线包围表示的输入到发送物理层信号处理单元22B的每个端口的信号和输出到每个端口的信号。发送链路层信号处理单元22A具有多个端口，该端口的形式与发送物理层信号处理单元22B侧的相应端口相对应。

注意，发送单元22具有锁相环(PLL)22C。在PLL 22C中，基于参考时钟，生成用于数据发送的高速时钟。在PLL 22C中生成的用于数据发送的高速时钟被输入到发送物理层信号处理单元22B的端口TxHighSpeedClk。

从TxWordClk端口输出字时钟。从端口TxWordClk输出的字时钟被输入到发送链路层信号处理单元22A的对应端口。

从发送链路层信号处理单元22A的预定端口输出的分组数据传送请求被输入到端口TxLineValid。

从端口TxLineReady输出分组数据传送状态通知。从端口TxLineReady输出的分组数据传送状态通知被输入到发送链路层信号处理单元22A的对应端口。

从发送链路层信号处理单元22A的预定端口输出的有效分组数据被输入到端口TxDataValid。

从端口TxDataReady输出分组数据输出状态通知。从端口TxDataReady输出的分组数据输出状态通知被输入到发送链路层信号处理单元22A的对应端口。

从发送链路层信号处理单元22A的预定端口输出的分组数据被输入到端口TxDATA_L。

从发送链路层信号处理单元22A的预定端口输出的物理层激活请求被输入到端口TxEnable。

从端口TxReady输出物理状态通知。从端口TxReady输出的物理状态通知被输入到发送链路层信号处理单元22A的对应端口。

图4和图5是示出发送物理层信号处理单元22B的相应端口的输入和输出的概览的图。

如图4所示，端口TxHighSpeedClk和端口TxWordClk是用于时钟输入和输出的端口。

输入到TxHighSpeedClk端口的时钟是用于数据发送的高速时钟。用于数据发送的高速时钟在发送物理层信号处理单元22B中用于经由发送单元22与接收单元31之间的通道发送高速数据的位。

从端口TxWordClk输出的字时钟在发送链路层信号处理单元22A中用于同步SLVS-EC物理协议接口(PPI)信号。发送单元22侧的SLVS-EC PPI信号是图4和图5所示的每个信号。

端口TxReady和端口TxEnable是用于控制开始和停止序列的端口。

如稍后将描述的，由发送物理层信号处理单元22B在预定的时间(例如，在开始发送待发送的数据之前)执行作为激活序列的训练序列。此外，由发送物理层信号处理单元22B在预定的时间(例如，在停止数据发送之前)执行作为停止序列的待机序列。

如果从端口TxReady输出的物理状态通知为高，则表示端口TxEnable可以接收物理层的激活请求或停止请求。此外，如果物理状态通知为低，则表示正在执行训练序列或待机序列。

如果对输入到端口TxEnable的物理层的激活请求为高，则表示开始训练序列。此外，如果物理层的激活请求为低，则表示开始待机序列。

如图5所示，端口TxLineReady、端口TxLineValid、端口TxDataReady、端口TxDataValid和端口TxData_L0至端口TxData_L7是用于数据输出控制的端口。

如果从端口TxLineReady输出的分组数据传送状态通知为高，则表示可以在端口TxLineValid处接收分组数据传送请求。

如果输入到端口TxLineValid的分组数据传送请求为高，则表示开始分组数据传送序列。在分组数据传送序列中，在起始码从发送物理层信号处理单元22B输出到发送线路之后，从发送链路层信号处理单元22A输出的分组数据被发送物理层信号处理单元22B接收。

另一方面，如果分组数据传送请求为低，则表示完成分组数据传送序列。在结束码和去歪斜码(Deskew Code)从发送物理层信号处理单元22B输出到发送线路之后，发送物理层信号处理单元22B的状态变为空白状态(向发送线路输出空闲码的状态)。

如果从端口TxDataReady输出的分组数据输出状态通知为高，则表示可以在端口TxDataValid接收有效分组数据。

如果输入到端口TxDataValid的有效分组数据为高，则表示分组数据有效。

在TxData(分组数据)的位宽大于八位的情况下，需要以8位为单位指示哪八位是有效数据。TxData有四种位宽(例如，八位、16位、32位和64位)。

在TxDataValid的位宽为八位的情况下，TxDataValid[0]这一位用作有效分组数据。

在TxData的位宽为16位的情况下，TxDataValid[1：0]这两位用作有效分组数据。

在TxData的位宽为32位的情况下，TxDataValid[3：0]这四位用作有效分组数据。

在TxData的位宽为64位的情况下，TxDataValid[7：0]这八位用作有效分组数据。

如果有效分组数据的第零位(TxDataValid[0])为高，则这表示TxData[7：0]这八位有效。

如果有效分组数据的第一位(TxDataValid[1])为高，则这表示TxData[15：8]这八位有效。

如果有效分组数据的第二位(TxDataValid[2])为高，则这表示TxData[23：16]这八位有效。

如果有效分组数据的第三位(TxDatavalid[3])为高，则这表示TxData[31：24]这八位有效。

如果有效分组数据的第四位(TxDatavalid[4])为高，则这表示TxData[39：32]的八位有效。

如果有效分组数据的第五位(TxDatavalid[5])为高，则这表示TxData[47：40]的这位有效。

如果有效分组数据的第六位(TxDatavalid[6])为高，则这表示TxData[55：48]这八位有效。

如果有效分组数据的第七位(TxDatavalid[7])为高，则这表示TxData[63：56]这八位有效。

输入到端口TxData_L0的分组数据是通道0的分组数据。

在TxData的位宽为八位的情况下，TxData_L0[7：0]这八位用作TxData。

在TxData的位宽为16位的情况下，TxData_L0[15：0]这16位用作TxData。

在TxData的位宽为32位的情况下，TxData_L0[31：0]这32位用作TxData。

在TxData的位宽为64位的情况下，TxData_L0[63：0]这64位用作TxData。

输入到端口TxData_L1至端口TxData_L7的分组数据分别是通道1至通道7的分组数据。类似于端口TxData_L0，具有预定位宽的分组数据被输入到端口TxData_L1至端口TxData_L7。

-基于链路层的规范

图6是示出发送单元22的发送链路层信号处理单元22A的输入和输出的示例的图。

定义由虚线包围表示的输入到发送链路层信号处理单元22A的每个端口的信号和输出到每个端口的信号。发送链路层信号处理单元22A具有多个端口，该端口的形式与发送物理层信号处理单元22B侧的相应端口相对应。

从发送物理层信号处理单元22B的相应端口输出的上述信号被输入到发送链路层信号处理单元22A的相应端口。此外，要输入到发送物理层信号处理单元22B的相应端口的上述信号从发送链路层信号处理单元22A的相应端口输出。发送链路层信号处理单元22A的输入和输出与发送物理层信号处理单元22B的输入和输出相对应。将酌情省略重复的描述。

即，从发送物理层信号处理单元22B输出的字时钟被输入到端口TxWordClk。

从端口TxLineValid输出分组数据传送请求。

分组数据传送状态通知被输入到端口TxLineReady。

从端口TxDataValid输出有效分组数据。

分组数据输出状态通知被输入到端口TxDataReady。

从端口TxDATA_L输出分组数据。

从端口TxEnable输出物理层的激活请求。

物理状态通知输入到端口TxReady。

图7和图8是示出发送链路层信号处理单元22A的相应端口的输入和输出的概览的图。

除了发送物理层信号处理单元22B中的输入(I)变成发送链路层信号处理单元22A中的输出(O)，并且发送物理层信号处理单元22B中的输出(O)是发送链路层信号处理单元22A中的输入(I)之外，图7和图8中呈现的描述基本上与图4和图5中的描述类似。注意，在发送链路层信号处理单元22A中不设置端口TxHighSpeedClk。

-状态转换

图9是示出物理层的状态转换的示例的图。

图9中的每个白色块表示物理层的状态。从一个状态到另一状态的箭头表示当在每个箭头附近示出的触发信号从链路层输出时发生的状态转换。将描述主要的状态转换。稍后将描述控制代码(例如，空闲码)的细节。

例如，在中间所示的空闲码发送期间待机从链路层输出的情况下，物理层的状态转换到箭头#31前面所示的待机序列状态。指示到端口TxEnable的低输入的物理层激活请求与待机相对应，并被定义为用于促使转换到待机序列状态的触发信号。

待机序列是用于使发送单元22和接收单元31的状态成为待机状态的处理，或者是用于该处理的信号。

在待机序列已结束的情况下，每个通道的状态变成待机状态，如箭头#32前面所示。每个通道的状态为高Z(High-Z)的状态与待机状态相对应。在高Z状态对接收侧产生不利影响的情况下，可以改变为固定低状态。

在每个通道处于待机状态时从链路层输出设定的情况下，物理层的状态是固定低状态(从每个通道输出低信号的状态)，如箭头#33前面所示。指示到端口TxEnable的高输入的物理层激活请求与设定相对应，并被定义为促使转换到固定低状态的触发信号。

在处于固定低状态之后，物理层的状态变成训练序列的状态，如箭头#34前面所示。

训练序列是在接收单元31中执行的处理，以通过执行CDR来再现时钟，建立同步，并且校正通道之间的数据歪斜或者用于该处理的信号。

在训练序列已经结束的情况下，物理层的状态返回到发送空闲码的状态，如箭头#35前面所示。

在发送空闲码期间的状态下从链路层输出发送开始的情况下，物理层的状态转换到输出起始码的状态，如箭头#36前面所示。指示到端口TxLineValid的高输入的分组数据传送请求与发送开始相对应，并被定义为用于促使转换到输出起始码的状态的触发信号。

在起始码的输出结束之后，物理层的状态变成如箭头#37前面所示的输出数据符号的状态。数据符号是通过对分组数据进行例如8B10B编码的预定处理而获得的信号。

如箭头#38所示，在有效数据从链路层输出的同时，分组数据从发送物理层信号处理单元22B输出到发送线路。指示输入到端口TxDataValid为高的有效分组数据与有效数据相对应，并被定义为输出分组数据的触发信号。

在分组数据发送期间的状态下从链路层输出无效数据的情况下，物理层的状态转换为输出填充码的状态，如箭头#39前面所示。指示到端口TxDataValid的低输入的有效分组数据与无效数据相对应，并被定义为促使转换到输出填充码状态的触发信号。

如箭头#40所示，在从链路层输出无效数据的同时，填充码从发送物理层信号处理单元22B输出到发送线路。

在发送填充码期间的状态下从链路层输出有效数据的情况下，物理层的状态返回到如箭头#41前面所示的输出数据符号(分组数据)的状态。

在分组数据发送期间的状态下从链路层输出发送结束的状态的情况下，物理层的状态转换为输出结束码的状态，如箭头#42前面所示。指示到端口TxLineValid的低输入的分组数据传送请求对应于发送结束，并被定义为用于促使转换到输出结束码的状态的触发信号。

在发送填充码期间的状态下从链路层输出发送结束码的情况下，类似地，物理层的状态转换到输出结束码的状态，如箭头#43前面所示。

在结束码的输出已经结束的情况下，物理层的状态转换到输出去歪斜码的状态，如箭头#44前面所示。

在去歪斜码的输出已经完成的情况下，物理层的状态返回到发送空闲码的状态，如箭头#45前面所示。

上述相应信号用于实现上述转换。

可以通过物理层的激活请求来表示待机和设定这两个触发信号，该激活请求是输入到端口TxEnable的一个信号。

此外，可以通过分组数据传送请求来表示发送开始和发送结束这两个触发信号，该分组数据传送请求是输入到端口TxLineValid的一个信号。

此外，可以通过有效分组数据来表示有效数据和无效数据这两个触发信号，该有效分组数据是输入到端口TxDataValid的一个信号。

通过执行这样的定义，作为链路层的发送链路层信号处理单元22A可以通过使用触发信号来控制SLVS-EC标准的训练序列和待机序列的输出、起始码和结束码的输出以及填充码的输出。发送链路层信号处理单元22A可以在数据发送期间通过使用触发信号来控制填充码的输出，这是SLVS-EC标准的一个特征。

根据如图9所示的转换来控制物理层的状态(发送物理层信号处理单元22B的状态)。

-时序图

图10是示出信号的时序图的示例的图。

图10的顶行示出了从发送物理层信号处理单元22B的端口TxWordClk输出的字时钟。字时钟作为每个信号的发送时间和接收时间的参考。

图10的底行示出了从发送物理层信号处理单元22B的端口TXDP/TXDN输出到发送线路的数据。端口TXDP/TXDN是用于输出差分信号的两个端口。

在训练序列已经完成的情况下，发送链路层信号处理单元22A的状态变成在空白状态之后可以输出分组数据的状态。

如第二行所示，在时间t1，从发送物理层信号处理单元22B的端口TxLineReady输出的分组数据传送状态通知变为高。

在时间t2时，当端口TxLineReady的输出为高并且输入到发送物理层信号处理单元22B的端口TxLineValid的分组数据传送请求变为高时，分组数据传送序列开始，如第三行所示。在时间t2及其后的时间，起始码被输出到发送线路。

此外，如第五行所示，在时间t2，输入到发送物理层信号处理单元22B的端口TxDataValid的有效分组数据变为高。如第六行所示，分组数据从发送链路层信号处理单元22A输入到发送物理层信号处理单元22B。

因此，在起始码的输出完成之后，从发送链路层信号处理单元22A输入的TxData可以被发送物理层信号处理单元22B接收。

如第四行所示，在可以接收分组数据之后的时间t3，从发送物理层信号处理单元22B的端口TxDataReady输出的分组数据输出状态通知变为高。

在时间t3及其后的时间，端口TxDataReady的输出为高，端口TxDataValid的输入为高。这种状态的TxData是有效数据。

此后，到端口TxLineValid的输入为高、端口TxDataReady的输出为高以及到端口TxDataValid的输入为高的状态下的TxData由发送物理层信号处理单元22B接收并输出到发送线路。

在图10的示例中，接收作为在时间t3与时间t4之间被输入到发送物理层信号处理单元22B的TxData的分组D1到分组D4，并且该分组D1到分组D4作为数据符号(TxData)依次输出到发送线路。

如第五行所示，在有效数据的输入已经在时间t4结束的情况下，输入到发送物理层信号处理单元22B的端口TxDataValid的有效分组数据变为低。填充码的输出在时间t4及其后的时间开始。

在当输出填充码时，输入到发送物理层信号处理单元22B的端口TxDataValid的有效分组数据在时间t5变为高的情况下，接收作为TxData的分组D5和D6，并作为数据符号依次输出到发送线路。

如第三行所示，在输入到发送物理层信号处理单元22B的端口TxLineValid的分组数据传送请求在时间t6变为低的情况下，分组数据传送序列结束。

在时间t7，端口TxDataReady的输出变为低，并且在该时间及其后的时间，输出结束码和去歪斜码。此后，变成输出空闲码的状态。

<接收端的物理协议接口>

-基于物理层的规范

图11是示出接收单元31的接收物理层信号处理单元31A的输入和输出的示例的图。

定义由虚线包围表示的在接收物理层信号处理单元31A侧输入到每个端口的信号和从每个端口输出的信号。接收链路层信号处理单元31B设置有多个端口，该端口形式与接收物理层信号处理单元31A侧的相应端口相对应。

参考时钟输入到端口RxRefClk。

从端口RxWordClk输出字时钟。从端口RxWordClk输出的字时钟被输入到接收链路层信号处理单元31B的对应端口。

从端口RxLineValid输出分组数据传送序列接收标志。从端口RxLineValid输出的分组数据传送序列接收标志被输入到接收链路层信号处理单元31B的对应端口。

从端口RxDataValid输出有效分组数据。从端口RxDataValid输出的有效分组数据被输入到接收链路层信号处理单元31B的对应端口。

从端口RxData_L输出分组数据。从端口RxData_L输出的分组数据被输入到接收链路层信号处理单元31B的对应端口。

从接收链路层信号处理单元31B的预定端口输出的物理层激活请求被输入到端口RxEnable。

从端口RxCDRLock输出CDR锁定完成。从端口RxCDRLock输出的CDR锁定完成被输入到接收链路层信号处理单元31B的对应端口。

从端口RxSymbolAlign输出符号对准完成。从端口RxSymbolAlign输出的符号对准完成被输入到接收链路层信号处理单元31B的相应端口。

从端口RxSkewAlign输出通道间歪斜对准完成。从端口RxSkewAlign输出的通道间歪斜对准被输入到接收链路层信号处理单元31B的相应端口。

从端口RxStandbyDetect输出待机序列检测。从端口RxStandbyDetect输出的待机序列检测被输入到接收链路层信号处理单元31B的相应端口。

从RxDecodeError端口输出10B8B解码误差检测。从端口RxDecodeError输出的10B8B解码误差检测被输入到接收链路层信号处理单元31B的相应端口。

图12和13是示出接收物理层信号处理单元31A的相应端口的输入和输出的概览的图。

如图12所示，端口RxRefClk和端口RxWordClk是用于时钟输入和输出的端口。

参考时钟输入到RxRefClk端口。

在接收链路层信号处理单元31B中使用从端口RxWordClk输出的用于传送的字时钟来同步SLVS-EC PPI信号。在接收单元31侧参考的SLVS-EC PPI信号是图12和图13所示的每个信号。

端口RxEnable、端口RxCDRLock、端口RxSymbolAlign、端口RxSkewAlign、端口RxStandbyDetect和端口RxDecodeError是用于控制开始和停止序列的端口。端口RxCDRLock、端口RxSymbolAlign、端口RxSkewAlign、端口RxStandbyDetect和端口RxDecodeError也用于通知物理层的状态。

如果对输入到端口RxEnable的物理层的激活请求为高，则表示可以接收训练序列等的信号。

如果从端口RxCDRLock输出的CDR锁定完成为高，则表示已经完成时钟数据恢复。

如果从端口RxSymbolAlign输出的符号对准完成为高，则表示已经完成有效通道的符号对准。

如果从端口RxSkewAlign输出的通道间歪斜对准完成为高，则表示通过接收训练序列校正了有效通道之间的数据歪斜。

如果从端口RxStandbyDetect输出的待机序列检测为高，则表示已经接收待机序列。

如果从端口RxDecodeError输出的10B8B解码误差检测为高，则表示检测到10B8B转换表中不存在的代码。

如图13所示，端口RxLineValid、端口RxDataValid和端口RxData_L0至端口RxData_L7是用于数据输出控制的端口。

如果从端口RxLineValid输出的分组数据传送序列接收标志为高，则表示这是分组数据传送序列的时间段。

如果从端口RxDataValid输出的有效分组数据为高，则这表示分组数据有效。

在RxData(分组数据)的位宽大于八位的情况下，需要以8位为单位指示哪八位是有效数据。RxData有四种类型的位宽(即，八位、16位、32位和64位)。

在RxData的位宽为八位的情况下，RxDataValid[0]这一位用作有效分组数据。

在RxData的位宽为16位的情况下，RxDataValid[1：0]这两位用作有效分组数据。

在RxData的位宽为32位的情况下，RxDataValid[3：0]这四位用作有效分组数据。

在RxData的位宽为64位的情况下，RxDataValid[7：0]这八位用作有效分组数据。

如果有效分组数据的第零位(RxDataValid[0])为高，则这表示RxData[7：0]这八位有效。

如果有效分组数据的第一位(RxDataValid[1])为高，则这表示RxData[15：8]这八位有效。

如果有效分组数据的第二位(RxDataValid[2])为高，则这表示RxData[23：16]这八位有效。

如果有效分组数据的第三位(RxDataValid[3])为高，则这表示RxData[31：24]这八位有效。

如果有效分组数据的第四位(RxDataValid[4])为高，则这表示RxData[39：32]这八位有效。

如果有效分组数据的第五位(RxDataValid[5])为高，则这表示RxData[47：40]这八位有效。

如果有效分组数据的第六位(RxDataValid[6])为高，则这表示RxData[55：48]这八位有效。

如果有效分组数据的第七位(RxDataValid[7])为高，则这表示RxData[63：56]这八位有效。

输入到端口RxData_L0的分组数据是通道0的分组数据。

在RxData的位宽为八位的情况下，RxData_L0[7：0]这八位用作RxData。

在RxData的位宽为16位的情况下，RxData_L0[15：0]这16位用作RxData。

在RxData的位宽为32位的情况下，RxData_L0[31：0]这32位用作RxData。

在RxData的位宽为64位的情况下，RxData_L0[63：0]这64位用作RxData。

从端口RxData_L1到端口RxData_L7输出的分组数据分别是通道1到通道7的分组数据。类似于端口RxData_L0，从端口RxData_L1到端口RxData_L7输出具有预定位宽的分组数据。

-基于链路层的规范

图14是示出接收单元31的接收链路层信号处理单元31B的输入和输出的示例的图。

定义由虚线包围表示的输入到接收链路层信号处理单元31B的每个端口的信号和从每个端口输出的信号。接收链路层信号处理单元31B设置有多个端口，该端口的形式与接收物理层信号处理单元31A侧的相应端口相对应。

从接收物理层信号处理单元31A的相应端口输出的上述信号被输入到接收链路层信号处理单元31B的相应端口。此外，要输入到接收物理层信号处理单元31A的相应端口的上述信号从接收链路层信号处理单元31B的相应端口输出。接收链路层信号处理单元31B的输入和输出与接收物理层信号处理单元31A的输入和输出相对应。将酌情省略重复的描述。

即，从接收物理层信号处理单元31A输出的字时钟被输入到端口RxWordClk。

分组数据传送序列接收标志输入到端口RxLineValid。

有效分组数据输入到端口RxDataValid。

分组数据输入到端口RxData_L。

从RxEnable端口输出物理层的激活请求。

CDR锁定完成输入到端口RxCDRLock。

符号对准完成输入到端口RxSymbolAlign。

通道间歪斜对准完成被输入到端口RxSkewAlign。

待机序列检测输入到端口RxStandbyDetect。

10B8B解码误差检测被输入到RxDecodeError端口。

图15和16是示出接收链路层信号处理单元31B的相应端口的输入和输出的概览的图。

除了接收物理层信号处理单元31A中的输入(I)变成接收链路层信号处理单元31B中的输出(O)，并且接收物理层信号处理单元31A中的输出(O)变成接收链路层信号处理单元31B中的输入(I)之外，图15和图16中表示的描述基本上与图12和图13中的描述类似。注意，在接收链路层信号处理单元31B中不设置端口RxRefClk。

-状态转换

图17是示出物理层的状态转换的示例的图。

例如，在将中间所示的接收就绪输出到链路层的状态下接收待机序列的情况下，物理层的状态转换到将待机检测输出到链路层的状态，如箭头#51前面所示。指示来自端口RxStandbyDetect的高输出的待机序列检测与待机检测相对应。待机序列被定义为触发信号，用于促使转换到输出待机检测的状态。

在输出待机检测的状态下从链路层输出待机的情况下，物理层的状态转换到省电状态，如箭头#52前面所示。指示到端口RxEnable的低输入的物理层激活请求与待机相对应，并被定义为用于促使转换到省电状态的触发信号。

在省电状态下从链路层输出设定的情况下，物理层的状态转换到训练等待状态，如箭头#53的前面所示。指示到端口RxEnable的高输入的物理层激活请求于设定相对应，并被定义为转换到训练等待状态的触发信号。

在训练等待状态或待机检测状态下接收训练序列的情况下，在接收物理层信号处理单元31A中执行训练序列。

在通过执行训练序列完成时钟数据恢复的情况下，从端口RxCDRLock输出指示高的CDR锁定完成。

此外，在有效通道的符号对准已经完成的情况下，从端口RxSymbolAlign输出指示高的符号对准完成。

在执行有效通道之间的数据歪斜校正的情况下，从端口RxSkewAlign输出指示高的通道间歪斜对准完成。

在训练序列已经结束的情况下，物理层的状态从训练等待状态或待机检测状态返回到输出接收就绪状态，如箭头#54前面所示。

在输出接收就绪状态下接收到起始码的情况下，物理层的状态转换到向链路层输出接收开始的状态，如箭头#55前面所示。指示来自端口RxLineValid的高输出的分组数据传送序列与接收开始相对应。起始码被定义为触发信号，用于促使转换到向链路层输出接收起始的状态。

在接收开始的输出完成后，物理层的状态变为接收数据符号并输出有效数据的状态，如箭头#56前面所示。

如箭头#57所示，当接收数据符号时，从物理层输出有效数据。指示来自端口RxDataValid的高输出的有效分组数据与有效数据相对应。数据符号被定义为触发信号，用于促使转换到输出有效数据的状态。

在接收数据符号期间的状态下接收填充码的情况下，物理层的状态转换为向链路层输出无效数据的状态，如箭头#58前面所示。指示来自端口RxDataValid的低输出的有效分组数据与无效数据相对应。填充码被定义为触发信号，用于促使转换到向链路层输出无效数据的状态。

如箭头#59所示，当接收填充码时，从物理层输出无效数据。

在接收填充码期间的状态中接收到数据符号的情况下，物理层的状态转换为向链路层输出有效数据的状态，如箭头#60前面所示。

在接收数据符号期间的状态中接收到结束码的情况下，物理层的状态转换为向链路层输出接收结束的状态，如箭头#61前面所示。指示来自端口RxLineValid的低输出的分组数据传送序列接收标志与接收结束相对应。结束码被定义为触发信号，用于促使转换到向链路层输出接收结束的状态。

类似地，在接收填充码期间的状态中接收到结束码的情况下，物理层的状态转换到向链路层输出接收结束的状态，如箭头#62前面所示。

在输出接收结束的状态下接收去歪斜码的情况下，物理层的状态转换到去歪斜状态，如箭头#63前面所示。

在输出接收结束状态下接收到空闲码的情况下，物理层的状态转换到输出接收就绪状态，如箭头#64前面所示。

类似地，在去歪斜状态下接收到空闲码的情况下，物理层的状态转换到输出接收就绪的状态，如箭头#65前面所示。

上述相应信号用于实现上述转换。

可以通过物理层的激活请求来表示待机和设定这两个信号，该激活请求是从RxEnable端口输出的一个信号。

此外，可以通过分组数据传送请求来表示接收开始和接收结束这两个信号，该分组数据传送请求是从端口RxLineValid输出的一个信号。

此外，可以通过有效分组数据来表示有效数据和无效数据这两个信号，该有效分组数据是从端口RxDataValid输出的一个信号。

通过做出这样的定义，作为物理层的接收物理层信号处理单元31A可以使用相应的信号来表示SLVS-EC标准的训练序列和待机序列的输出、起始码和结束码的输出以及填充码的输出。作为链路层的接收链路层信号处理单元31B可以基于从接收物理层信号处理单元31A提供的信号，识别训练序列和待机序列的检测以及该序列的处理的完成。

根据如图17所示的状态转换图来控制物理层的状态(接收物理层信号处理单元31A的状态)。

-时序图

图18是示出信号的时序图的示例的图。

图18的顶行示出了输入到接收物理层信号处理单元31A的端口RXDP/RXDN的数据。端口RXDP/RXDN是用于输入差分信号的两个端口。

图18的第二行示出了输入到接收物理层信号处理单元31A的端口RxRefClk的参考时钟。输入到RxRefClk端口的参考时钟用作执行CDR的参考时钟。每个信号参考由CDR的锁定获得的字时钟(端口RxWordClk)来进行发送和接收。

如第三行所示，在时间t31将对端口RxEnable的输入设定为高，并且在时间t32已经完成CDR锁定(时钟的再现)的情况下，如第四行所示，从端口RxCDRLock输出的CDR锁定完成变为高。

如第五行所示，在时间t32及其后的时间，从端口RxWordClk输出与数据同步的字时钟。

如第六行所示，在时间t33处，当接收物理层信号处理单元31A接收到分组数据传送序列(起始码)，从端口RxLineValid输出的分组数据传送序列接收标志变为高。

在时间t33及其后的时间，在接收物理层信号处理单元31A中执行物理层的各种处理，该各种处理包括从数据符号中解码分组数据的处理和从分组数据中排除控制代码和填充等的处理。

从端口RxData_L输出通过物理层的处理而从分组数据中提取的有效载荷数据，作为RxData。如第七行所示，在输出RxData期间，从端口RxDataValid输出的有效分组数据为高。

在图18的示例中，从时间t34到时间t35的时间段(这是输出分组D1到输出分组D4的有效载荷数据的时间段)和从时间t36到时间t37的时间段(这是输出分组D5和输出分组D6的有效载荷数据的时间段)，端口RxDataValid的输出变为高。

在接收填充码期间，从时间t35到时间36的期间，端口RxDataValid的输出变为低。

在分组数据传送序列结束的情况下(在接收到结束码的情况下)，如第六行所示，端口RxLineValid的输出在时间t37变为低。此后，将继续接收空闲码。

<安装示例>

图19是示出安装示例的框图。

图19的A示出了发送单元22的实现示例，图19的B示出了接收单元31的安装示例。

如图19的A所示，构成发送单元22的发送链路层信号处理单元22A和发送物理层信号处理单元22B可以设置在同一IC芯片上。

此外，如图19的B所示，构成接收单元31的接收物理层信号处理单元31A和接收链路层信号处理单元31B可以设置在同一IC芯片上。

图20是示出安装的另一示例的框图。

图20中的A示出了安装发送单元22的另一示例，图20中的B示出了安装接收单元31的另一示例。

如图20的A所示，构成发送单元22的发送链路层信号处理单元22A和发送物理层信号处理单元22B可以设置在不同的IC芯片上。

此外，如图20的B所示，构成接收单元31的接收物理层信号处理单元31A和接收链路层信号处理单元31B可以设置在不同的IC芯片上。

因此，通过在SLVS-EC标准中定义与链路层和物理层之间的接口相关的规范，可以分别安装执行链路层信号处理的信号处理单元和执行物理层信号处理的信号处理单元。

此外，通过分离执行链路层信号处理的信号处理单元和执行物理层信号处理的信号处理单元，可以连接到其他发送标准。其他发送标准例如包括移动工业处理器接口(MIPI)的CSI-2标准。

图21和图22是示出与其他发送标准的连接示例的图。

图21示出了使用其他发送标准的链路层信号处理单元作为执行链路层信号处理的信号处理单元的安装示例，并且SLVS-EC标准的物理层信号处理单元用作执行物理层信号处理的信号处理单元。SLVS-EC标准的物理层信号处理单元是发送物理层信号处理单元22B或接收物理层信号处理单元31A。

例如，在图21中的其他发送标准的链路层信号处理单元和SLVS-EC标准的物理层信号处理单元是发送侧的配置的情况下，在链路层信号处理单元与物理层信号处理单元之间执行与参考图3等描述的相应信号类似的信号的发送和接收。

在图21中的其他发送标准的链路层信号处理单元和SLVS-EC标准的物理层信号处理单元是接收侧的配置的情况下，在链路层信号处理单元与物理层信号处理单元之间执行与参考图11等描述的相应信号类似的信号的发送和接收。

图22示出了使用SLVS-EC标准的链路层信号处理单元作为执行链路层信号处理的信号处理单元的安装示例，并且其他发送标准的物理层信号处理单元用作执行物理层信号处理的信号处理单元。

例如，在图22中的SLVS-EC标准的链路层信号处理单元和其他发送标准的物理层信号处理单元是发送侧的配置的情况下，在链路层信号处理单元与物理层信号处理单元之间执行与参考图6等描述的相应信号类似的信号的发送和接收。

此外，在图22中的SLVS-EC标准的链路层信号处理单元和其他发送标准的物理层信号处理单元是接收侧的配置的情况下，在链路层信号处理单元与物理层信号处理单元之间执行与参考图14等描述的相应信号类似的信号的发送和接收。

因此，安装可以使得连接执行SLVS-EC标准的链路层的信号处理的信号处理单元与执行其他发送标准的物理层的信号处理的信号处理单元，并且相反地，连接执行其他发送标准的链路层的信号处理的信号处理单元与执行SLVS-EC标准的物理层的信号处理的信号处理单元。

由于SLVS-EC标准的物理层的信号处理是使用多路复用时钟的差分信号的信号处理，因此特别是通过使用后一种安装，可以在使用其他发送标准的处理作为链路层的信号处理的同时确保发送距离。

<<SLVS-EC标准>>

在此处，将描述SLVS-EC标准。

<帧格式>

图23是示出用于在图1的图像传感器11与DSP 12之间发送一帧的图像数据的格式的示例的图。

有效像素区域A1是由成像单元21捕获的一帧图像的有效像素的区域。在有效像素区域A1的左侧，设置边缘区域A2，该边缘区域A2中的竖直方向上的像素数量与有效像素区域A1的竖直方向上的像素数量相同。

在有效像素区域A1的上侧，设置前虚拟区域A3，该前虚拟区域A3中的水平方向上的像素数量与整个有效像素区域A1和边缘区域A2的水平方向上的像素数量相同。在图23的示例中，嵌入数据插入到前虚拟区域A3中。嵌入数据包括关于与成像单元21的成像相关的设定值的信息(例如，快门速度、光圈值和增益)。嵌入数据可以插入到后虚拟区域A4。

后虚拟区域A4设置在有效像素区域A1下方，后虚拟区域A4中的水平方向上的像素数量与整个有效像素区域A1和边缘区域A2的水平方向上的像素数量相同。

图像数据区域A11包括有效像素区域A1、边缘区域A2、前虚拟区域A3和后虚拟区域A4。

在构成图像数据区A11的每行之前添加报头，并且在报头之前添加起始码。此外，可选地在构成图像数据区A11的每行之后添加页脚，并且在页脚之后添加稍后描述的控制代码(例如，结束码)。在没有添加页脚的情况下，在构成图像数据区域A11的每行之后添加控制代码(例如，结束码)。

每当由成像单元21捕获的一帧图像从图像传感器11发送到DSP 12时，发送图23所示的格式的整个数据作为发送数据。

图23中的上部频带示出了用于发送下侧所示的发送数据的分组的结构。假设水平方向上的像素阵列是一行，则构成图像数据区A11的一行的像素数据被存储在分组的有效载荷中。使用分组的数量等于或大于图像数据区域A11的竖直方向上的像素数量来执行一帧的整个图像数据的发送。

通过将报头和页脚添加到存储一行像素数据的有效载荷中来形成一个分组。如稍后详细描述的，报头包括存储在有效载荷中的像素数据的额外信息(例如，帧开始、帧结束、行有效、行号和ECC)。作为控制代码的起始码和结束码至少被添加到每个分组。

因此，通过采用对每行发送构成一帧图像的像素数据的格式，可以在每行的空白期间发送额外信息(例如，报头和控制代码(例如，起始码和结束码))。

<发送单元22和接收单元31的配置>

图24是示出发送单元22和接收单元31的配置示例的图。

由图24左侧的虚线包围表示的配置是发送单元22的配置，并且由右侧的虚线包围表示的配置是接收单元31的配置。发送单元22和接收单元31分别具有链路层的配置和物理层的配置。

实线L2上方所示的配置是链路层的配置，并且实线L2下方所示的配置是物理层的配置。在发送单元22中，实线L2上方所示的配置与作为用于执行链路层信号处理的配置的发送链路层信号处理单元22A相对应，并且实线L2下方所示的配置与作为用于执行物理层信号处理的配置的发送物理层信号处理单元22B相对应。

以参考图3等描述的形式来定义发送链路层信号处理单元22A与发送物理层信号处理单元22B之间的信号交换。

此外，在接收单元31中，实线L2下方所示的配置与作为用于执行物理层信号处理的配置的接收物理层信号处理单元31A相对应，并且实线L2上方所示的配置与作为用于执行链路层信号处理的配置的接收链路层信号处理单元31B相对应。

以参考图11等描述的形式来定义接收物理层信号处理单元31A与接收链路层信号处理单元31B之间的信号交换。

注意，实线L1上方所示的配置是应用层的配置。在成像单元21中实现系统控制单元51、帧数据输入单元52和寄存器53。

系统控制单元51与发送单元22的链路发送(LINK-TX)协议管理单元61通信，并通过提供关于帧格式等的信息来控制图像数据的发送。

帧数据输入单元52响应于来自用户的指令等来捕获图像，并将构成通过图像捕获而获得的图像的每个像素的数据提供给发送单元22的像素到字节转换单元62。

寄存器53存储信息(例如，位深度和用于像素到字节转换的通道数量)。根据存储在寄存器53中的信息执行图像数据的发送处理。

此外，在图像处理单元32中实现应用层配置中的帧数据输出单元141、寄存器142和系统控制单元143。

帧数据输出单元141基于从接收单元31提供的每行的像素数据生成并输出一帧的图像。使用从帧数据输出单元141输出的图像来执行各种处理。

寄存器142存储与图像数据的接收相关的各种设定值(例如，位深度和用于字节到像素转换的通道数量)。根据存储在寄存器142中的信息执行图像数据的接收处理。

系统控制单元143与链路接收(LINK-RX)协议管理单元121通信，并控制序列(例如，模式改变)。

<发送单元22的链路层配置>

首先，将描述发送单元22的链路层的配置(发送链路层信号处理单元22A的配置)。

发送单元22设置有作为链路层配置的链路发送协议管理单元61、像素到字节转换单元62、有效载荷ECC插入单元63、分组生成单元64和通道分配单元65。链路发送协议管理单元61包括状态控制单元71、报头生成单元72、数据插入单元73和页脚生成单元74。

链路发送协议管理单元61的状态控制单元71管理发送单元22的链路层的状态。

报头生成单元72生成要添加到存储有一行的像素数据的有效载荷的报头，并将该报头输出到分组生成单元64。

图25是示出由报头生成单元72生成的报头的结构的图。

如上所述，一个完整的分组包括报头和有效载荷数据，该有效载荷数据是一行的像素数据。页脚可以添加到分组中。报头包括报头信息和报头ECC。

报头信息包括帧开始、帧结束、行有效、行号和预留。每条信息的内容和信息量如图26所示。

帧开始是指示帧开始的1位信息。值1被设定为用于发送图23中的图像数据区域A11的第一行的像素数据的分组的报头的帧开始，并且值0被设定为用于发送另一行的像素数据的分组的报头的帧开始。

帧结束是指示帧结束的1位信息。值1被设定为包括有效载荷中的有效像素区域A1的结束行的像素数据的分组的报头的帧结束，并且值0被设定为用于发送另一行的像素数据的分组的报头的帧结束。

帧开始和帧结束是帧信息，该帧信息是关于帧的信息。

有效行是表示存储在有效载荷中的一行像素数据是否是一行有效像素的1位信息。值1被设定为用于发送有效像素区域A1中的一行的像素数据的分组的报头的有效行，并且值0被设定为用于发送另一行的像素数据的分组的报头的有效行。

行号是13位信息，该13位信息表示由存储在有效载荷中的像素数据形成的行的行号。

有效行和行号是关于行的行信息。

预留是一个32位的扩展区域。报头信息中的数据总量为六个字节。

如图25所示，排列在报头信息之后的报头ECC包括循环冗余校验(CRC)码，该循环冗余校验码是基于六字节报头信息计算的2字节误差检测码。此外，报头ECC包括两条与八字节信息相同的信息，该八字节信息是报头信息和CRC码之后的CRC码的集合。

即，一个分组的报头包括三组相同的报头信息和CRC码。组合第一组报头信息和CRC码的8个字节、第二组报头信息和CRC码的为8个字节以及第三组报头信息和CRC码的8个字节，整个报头中的数据总量总共为24个字节。

图27是示出构成一组报头信息和CRC码的八字节位阵列的示例的图。

字节H7是构成报头的八个字节中的第一个1字节，该包括帧开始、帧结束和有效行中的每个的1位以及从第一个位开始的行号的13位中的第一位至第五位。此外，作为第二个1字节的字节H6包括行号的13位中的第6位至第13位。

从第三个1字节的字节H5到第六个1字节的字节H2都是预留。第七个1字节的字节H1和第八个1字节的字节H0包括CRC码的每位。

回到图24的描述，报头生成单元72根据系统控制单元51的控制生成报头信息。例如，系统控制单元51提供指示由帧数据输入单元52输出的像素数据的行号的信息和指示帧的开始和结束的信息。

此外，报头生成单元72将报头信息应用于生成多项式，以计算CRC码。要添加到报头信息的CRC码的生成多项式例如由以下等式(1)表示。

[等式1]

CRC16＝X¹⁶+X¹⁵+X²+1…(1)

报头生成单元72通过将CRC码添加到报头信息来生成一组报头信息和CRC码，并通过重复排列三组相同的报头信息和CRC码来生成报头。报头生成单元72将生成的报头输出到分组生成单元64。

数据插入单元73生成用于填充的数据，并将该数据输出到像素到字节转换单元62和通道分配单元65。作为提供给像素到字节转换单元62的填充数据的有效载荷填充数据在像素到字节转换之后被添加到像素数据，并且用于调整存储在有效载荷中的像素数据的数据量。此外，作为提供给通道分配单元65的填充数据的通道填充数据被添加到通道分配之后的数据，并用于调整通道之间的数据量。

页脚生成单元74根据系统控制单元51的控制，通过将有效载荷数据适当地应用于生成多项式来计算32位CRC码，并将通过计算获得的CRC码作为页脚输出到分组生成单元64。作为页脚添加的CRC码生成多项式例如由以下等式(2)表示。

[等式2]

CRC32＝X³²+X³¹+X⁴+X³+X+1…(2)

像素到字节转换单元62获取从帧数据输入单元52提供的像素数据，并执行像素到字节转换，该转换将每个像素的数据转换成以一字节为单位的数据。例如，由成像单元21捕获的图像的每个像素的像素值(RGB)由八位、10位、12位、14位和16位中的任一个的位深度来表示。

图28是示出在每个像素的像素值由八位表示的情况下的像素到字节转换的示例的图。

数据[0]表示LSB，数字最大的数据[7]表示MSB。如白色箭头所示，在这种情况下，表示像素N的像素值的八位数据[7]至[0]转换成由数据[7]至数据[0]构成的字节N。在每个像素的像素值由八位表示的情况下，在像素到字节转换之后，以字节为单位的数据的数量与像素的数量相同。

图29是示出在每个像素的像素值由10位表示的情况下的像素到字节转换的示例的图。

在这种情况下，表示像素N的像素值的10位数据[9]至[0]被转换成由数据[9]至数据[2]构成的字节1.25*N。

类似地，对于像素N+1至像素N+3，表示相应像素值的10位数据[9]至[0]被转换成由数据[9]至数据[2]构成的字节1.25*N+1至字节1.25*N+3。此外，作为像素N至N+3的相应低位的数据[1]和数据[0]被收集并转换成字节1.25*N+4。在每个像素的像素值由10位表示的情况下，在像素到字节转换之后，以字节为单位的数据的数量是像素数量的1.25倍。

图30是示出在每个像素的像素值由12位表示的情况下的像素到字节转换的示例的图。

在这种情况下，表示像素N的像素值的12位数据[11]至[0]被转换成由数据[11]至数据[4]构成的字节1.5*N。

类似地，对于像素N+1，表示像素N+1的像素值的12位数据[11]至[0]被转换成由数据[11]至数据[4]构成的字节1.5*N+1。此外，作为像素N和像素N+1的相应低位的数据[3]至数据[0]被收集并转换成字节1.5*N+2。在每个像素的像素值由12位表示的情况下，在像素到字节转换之后，以字节为单位的数据的数量是像素数量的1.5倍。

图31是示出在每个像素的像素值由14位表示的情况下的像素到字节转换的示例的图。

在这种情况下，表示像素N的像素值的14位数据[13]至[0]被转换成由数据[13]至[6]构成的字节1.75*N。

类似地，对于像素N+1至像素N+3，表示相应像素值的14位数据[13]至[0]被转换成由数据[13]至[6]构成的字节1.75*N+1至字节1.75*N+3。此外，从低位开始依次收集像素N至像素N+3的位的剩余位(例如，作为像素N的位的数据[5]至数据[0]以及作为像素N+1的位的数据[5]和[4]被转换成字节1.75*N+4)。

类似地，作为像素N+1的位的数据[3]至数据[0]和作为像素N+2的位的数据[5]至数据[2]被转换成字节1.75*N+5，并且作为像素N+2的位的数据[1]和[0]以及作为像素N+3的位的数据[5]至数据[0]被转换成字节1.75*N+6。在每个像素的像素值由14位表示的情况下，在像素到字节转换之后，以字节为单位的数据的数量是像素数量的1.75倍。

图32是示出在每个像素的像素值由16位表示的情况下的像素到字节转换的示例的图。

在这种情况下，表示像素N的像素值的16位数据[15]至[0]被转换成由数据[15]至数据[8]构成的字节2*N和由数据[7]至数据[0]构成的字节2*N+1。在每个像素的像素值由16位表示的情况下，在像素到字节转换之后，以字节为单位的数据的数量是像素数量的两倍。

图24的像素到字节转换单元62按照例如从行最左边的像素开始的顺序针对每个像素执行这种像素到字节的转换。此外，像素到字节转换单元62通过将从数据插入单元73提供的有效载荷填充数据添加到通过像素到字节转换获得的以字节为单位的像素数据来生成有效载荷数据，并将其输出到有效载荷ECC插入单元63。

图33是示出有效载荷数据的示例的图。

图33示出了在每个像素的像素值由10位表示的情况下的包括通过像素到字节转换获得的像素数据的有效载荷数据。一个未着色的块表示像素到字节转换后以字节为单位的像素数据。此外，一个有色块表示由数据插入单元73生成的有效载荷填充数据。

像素到字节转换后的像素数据按照通过转换获得的顺序被分组到预定数量的组中。在图33的示例中，每个像素数据被分组为16组(即组0至组15)，包括像素P0的MSB的像素数据被分配给组0，并且包括像素P1的MSB的像素数据被分配给组1。此外，包括像素P2的MSB的像素数据被分配给组2，包括像素P3的MSB的像素数据被分配给组3，并且包括像素P0至P3的LSB的像素数据被分配给组4。

包括像素P4的MSB和其后的像素数据的像素数据也被依次分配给组5及其后的相应组。当某个像素数据被分配给组15时，其后的像素数据被依次分配给组0及其后的相应组。注意，在表示像素数据的块当中，内部添加了三条虚线的块表示以字节为单位的像素数据，以便所生成的字节单位包括在像素到字节转换期间像素N到像素N+3的LSB。

在发送单元22的链路层中，在以这种方式执行分组之后，以由时钟信号定义的每个间隔对每个组中相同位置的像素数据并行执行处理。即，在如图33所示的像素数据被分配给16个组的情况下，像素数据的处理继续进行，使得在同一时间段内处理排列在每列中的16条像素数据。

如上所述，一个分组的有效载荷包括一行像素数据。图33所示的整个像素数据是构成一行的像素数据。在此处，描述了图23的有效像素区域A1中的像素数据的处理，但是例如边缘区域A2的其他区域中的像素数据也与有效像素区域A1中的像素数据一起处理。

在对一行的像素数据进行分组之后，添加有效载荷填充数据，使得各组的各个数据长度相同。有效载荷填充数据是一个字节的数据。

在图33的示例中，有效载荷填充数据没有被添加到组0的像素数据，并且如通过用虚线包围所指示的，一个有效载荷填充数据被添加到组1至组15的每条像素数据的末尾。由像素数据和填充数据构成的有效载荷数据的数据长度(字节)由以下等式(3)表示。

[等式3]

等式(3)中的行长度表示一行的像素数量，位像素(BitPix)表示位深度，该位深度表示一个像素的像素值。有效载荷填充(PayloadStuffing)表示有效载荷填充数据的数量。

如图33所示，在像素数据被分配给组16的情况下，有效载荷填充数据的数量由以下等式(4)表示。等式(4)中的％表示余数。

[等式4]

图34是示出有效载荷数据的另一示例的图。

图34示出了在每个像素的像素值由12位表示的情况下的包括通过像素到字节转换获得的像素数据的有效载荷数据。

在图34的示例中，包括像素P0的MSB的像素数据被分配给组0，包括像素P1的MSB的像素数据被分配给组1，包括像素P0和像素P1的LSB的像素数据被分配给组2。包括像素P2的MSB和其后的像素数据的像素数据也被依次分配给组3及其后的相应组。注意，在表示像素数据的块中，内部添加了一条虚线的块表示以字节为单位的像素数据，所生成的字节单位包括在像素到字节转换期间像素N和像素N+1的LSB。

在图34的示例中，有效载荷填充数据没有被添加到组0和组1的像素数据，并且有效载荷填充数据被一个接一个地添加到组2至组15的每个像素数据的末尾。

具有这种配置的有效载荷数据从像素到字节转换单元62提供给有效载荷ECC插入单元63。

有效载荷ECC插入单元63基于从像素到字节转换单元62提供的有效载荷数据来计算用于有效载荷数据的纠错的纠错码，并且作为通过计算获得的纠错码的奇偶校验插入到有效载荷数据中。例如，使用Reed-Solomon码作为纠错码。注意，纠错码的插入是一种选择，并且例如，可以仅通过有效载荷ECC插入单元63执行奇偶校验的插入或者通过页脚生成单元74执行页脚的添加。

图35是示出插入有奇偶校验的有效载荷数据的示例的图。

图35所示的有效载荷数据是在每个像素的像素值由12位表示的情况下包括通过像素到字节转换获得的像素数据的有效载荷数据，这参考图34进行描述。阴影块表示奇偶校验。

在图35的示例中，从组0至组15当中的每组的第一像素数据中依次选择14个像素，并且基于像素数据的所选择的224个像素(224字节)获得两字节的奇偶校验。在计算中使用的224条像素数据之后，两字节奇偶校验作为第15个数据插入组0和组1中，并且第一基本块包括224个像素数据和两字节奇偶校验。

如上所述，在有效载荷ECC插入单元63中，基本上，基于224条像素数据生成两字节奇偶校验，并将该两字节奇偶校验插入到224条像素数据之后。

此外，在图35的示例中，从每组中依次选择第一基本块之后的224条像素数据，并且基于所选择的224条像素数据获得两字节奇偶校验。两字节奇偶校验作为第29个数据插入到组2和组3中，在计算中使用的224条像素数据之后，第二基本块包括224个像素数据和两字节奇偶校验。

在特定基本块之后的像素数据和有效载荷填充数据的片数16×M小于224的情况下，基于剩余的16×M块(像素数据和有效载荷填充数据)获得双个字节的奇偶校验。此外，在有效载荷填充数据之后插入获得的两字节奇偶校验，并且附加块包括16×M个块和两字节奇偶校验。

有效载荷ECC插入单元63将插入有奇偶校验的有效载荷数据输出到分组生成单元64。在没有插入奇偶校验的情况下，从像素到字节转换单元62提供给有效载荷ECC插入单元63的有效载荷数据原样输出到分组生成单元64。

分组生成单元64通过将报头生成单元72生成的报头添加到从有效载荷ECC插入单元63提供的有效载荷数据来生成分组。在页脚生成单元74生成页脚的情况下，分组生成单元64还将页脚添加到有效载荷数据。

图36是示出报头被添加到有效载荷数据的状态的图。

由字符H7至字符H0表示的24个块以字节为单位表示作为报头信息的CRC码的报头信息或报头数据，这是。如参考图25所述，一个分组的报头包括三组报头信息和CRC码。

例如，报头数据H7到报头数据H2是报头信息(6字节)，并且报头数据H1和报头数据H0是CRC码(2字节)。

在图36的示例中，一条报头数据H7被添加到组0的有效载荷数据，并且一条报头数据H6被添加到组1的有效载荷数据。一条报头数据H5被添加到组2的有效载荷数据，并且一条报头数据H4被添加到组3的有效载荷数据。一条报头数据H3被添加到组4的有效载荷数据，并且一条报头数据H2被添加到组5的有效载荷数据。一条报头数据H1被添加到组6的有效载荷数据，并且一条报头数据H0被添加到组7的有效载荷数据。

此外，在图36的示例中，两条报头数据H7被添加到组8的有效载荷数据，并且两条报头数据H6被添加到组9的有效载荷数据。两条报头数据H5被添加到组10的有效载荷数据，并且两条报头数据H4被添加到组11的有效载荷数据。两条报头数据H3被添加到组12的有效载荷数据，并且两条报头数据H2被添加到组13的有效载荷数据。两条报头数据H1被添加到组14的有效载荷数据，并且两条报头数据H0被添加到组15的有效载荷数据。

图37是示出报头和页脚被添加到有效载荷数据的状态的图。

由字母F3至字母F0表示的四个块表示页脚数据，该页脚数据是作为页脚生成的四字节CRC码。在图37的示例中，页脚数据F3至页脚数据F0被添加到组0至组3的相应有效载荷数据。

图38是示出报头被添加到插入了奇偶校验的有效载荷数据的状态的图。

在图38的示例中，与图36和图37的情况一样，向插入了奇偶校验的图35的有效载荷数据中添加了报头数据H7到报头数据H0。

分组生成单元64向通道分配单元65输出分组数据，该分组数据是构成以这种方式生成的一个分组的数据。向通道分配单元65提供包括报头数据和有效载荷数据的分组数据、由报头数据、有效载荷数据和页脚数据构成的分组数据、或者由报头数据和有效载荷数据构成的插入有奇偶校验的分组数据。图25的分组结构是逻辑结构，并且在链路层和物理层中，以字节为单位处理具有图25的结构的分组的数据。

通道分配单元65将根据分组生成单元64提供的分组数据按照从第一数据开始的顺序分配给通道0至通道7中用于数据发送的每个通道。

图39是示出分组数据的分配的示例的图。

在此处，将描述由报头数据、有效载荷数据和页脚数据构成的分组数据(图37)的分配。在使用通道0至通道7的八个通道执行数据发送的情况下，在白色箭头#1前面示出分组数据的分配的示例。

在这种情况下，构成重复三次的报头数据H7至报头数据H0中的每一条报头数据从第一报头数据开始按顺序被分配给通道0至通道7。当某条报头数据被分配给通道7时，此后的报头数据被依次分配给通道0之后的相应通道。三个相同的报头数据将被分配给通道0至7通道中的每个通道。

此外，有效载荷数据从第一有效载荷数据开始按顺序分配给通道0至通道7。当某条有效载荷数据被分配给通道7时，随后的有效载荷数据被依次分配给通道0以后的相应通道。

从第一页脚数据开始，将页脚数据F3至页脚数据F0按顺序分配给每个通道。在图39的示例中，构成有效载荷数据的最后有效载荷填充数据被分配给通道7，并且页脚数据F3至页脚数据F0被逐个分配给通道0至通道3。

用黑色示出的块表示由数据插入单元73生成的通道填充数据。通道填充数据被分配给具有少量数据的通道，使得一个分组的分组数据被分配给每个通道，然后分配给每个通道的数据长度是相同的。通道填充数据是一个字节的数据。在图39的示例中，通道填充数据被一个接一个地分配给通道4至通道7，该通道4至通道7是具有少量数据分配的通道。

在分组数据由报头数据、有效载荷数据和页脚数据构成的情况下，通道填充数据的数量由以下等式(5)表示。

[等式5]

通道填充＝通道数-((有效载荷长度+页脚长度)％通道数)…5

等式(5)中的通道数(LaneNum)表示通道数量，有效载荷长度表示有效载荷数据长度(字节)。此外，页脚长度(FooterLength)表示页脚长度(字节)。

此外，在分组数据包括插入了奇偶校验的报头数据和有效载荷数据的情况下，通道填充数据的数量由以下等式(6)表示。等式(6)中的奇偶长度(ParityLength)表示有效载荷中包含的奇偶字节总数。

[等式6]

通道填充＝通道数-((有效载荷长度+奇偶校验长度)％通道数)

在使用通道0至通道5这六个通道执行数据发送的情况下，在白色箭头#2前面示出分组数据的分配的示例。

在这种情况下，构成重复三次的报头数据H7至数据H0的每条报头数据从第一报头数据开始按顺序被分配给通道0至数据5。当某条报头数据被分配给通道5时，此后的报头数据被依次分配给通道0的相应通道。四条报头数据将被分配给通道0至数据5的每个通道。

此外，有效载荷数据从第一有效载荷数据开始按顺序被分配给通道0至数据5。当某条有效载荷数据被分配给通道5时，随后的有效载荷数据被依次分配给通道0以后的相应通道。

从第一页脚数据开始，将页脚数据F3至页脚数据F0按顺序分配给每个通道。在图39的示例中，构成有效载荷数据的最后有效载荷填充数据被分配给通道1，并且多条页脚数据F3至页脚数据F0被逐个分配给通道2至页脚数据5。由于通道0至5的分组数据的数量相同，因此在这种情况下不使用通道填充数据。

在使用通道0至通道3这四个通道执行数据发送的情况下，在白色箭头#3前面示出分组数据分配的示例。

在这种情况下，构成重复三次的报头数据H7至报头数据H0的每条报头数据从第一报头数据开始按顺序被分配给通道0至通道3。当某条报头数据被分配给通道3时，此后的报头数据被依次分配给通道0以后的相应通道。六条报头数据将被分配给通道0至3通道中的每个通道。

此外，有效载荷数据从第一有效载荷数据开始按顺序分配给通道0至通道3。当某条有效载荷数据被分配给通道3时，随后的有效载荷数据被依次分配给通道0以后的相应通道。

从第一个页脚数据开始，将页脚数据F3至页脚数据F0按顺序分配给每个通道。在图39的示例中，构成有效载荷数据的最后有效载荷填充数据被分配给通道3，并且多条页脚数据F3至页脚数据F0被逐个分配给通道0至通道3。由于通道0至通道3的分组数据的数量相同，因此在这种情况下不使用通道填充数据。

通道分配单元65以这种方式将分配给每个通道的分组数据输出到物理层。在下文中，将主要描述使用通道0至通道7这八个通道发送数据的情况，但是即使在用于数据发送的通道的数量是另一数量的情况下，也执行类似的处理。

<发送单元22的物理层配置>

接下来，将描述发送单元22的物理层的配置(发送物理层信号处理单元22B的配置)。

发送单元22设置有作为物理层配置的物理发送(PHY-TX)状态控制单元81、时钟生成单元82和信号处理单元83-0至信号处理单元83-N。信号处理单元83-0包括控制代码插入单元91、8B10B符号编码器92、同步单元93和发送单元94。从通道分配单元65输出的分配给通道0的分组数据被输入到信号处理单元83-0，并且分配给通道1的分组数据被输入到信号处理单元83-1。此外，分配给通道N的分组数据被输入到信号处理单元83-N。

以这种方式，发送单元22的物理层设置有数量与通道数量相同的信号处理单元83-0至信号处理单元83-N，并且使用相应通道发送的分组数据的处理分别在信号处理单元83-0至信号处理单元83-N中并行执行。将描述信号处理单元83-0的配置，但是信号处理单元83-1至信号处理单元83-N也具有类似的配置。

物理发送状态控制单元81控制信号处理单元83-0至信号处理单元83-N的相应单元。例如，由信号处理单元83-0至信号处理单元83-N执行的每个处理的时间由物理发送状态控制单元81控制。

时钟生成单元82生成时钟信号，并将时钟信号输出到信号处理单元83-0至信号处理单元83-N的每个同步单元93。

信号处理单元83-0的控制代码插入单元91将从通道分配单元65提供的分组数据添加控制代码。控制代码是由从预先准备的多种类型的符号中选择的一个符号或者由多种类型的符号的组合表示的代码。由控制代码插入单元91插入的每个符号是八位数据。通过在后续阶段的电路中执行8B10B转换，由控制代码插入单元91插入的一个符号变成10位数据。另一方面，在接收单元31中，如稍后所述，对接收数据执行10B8B转换，但是接收数据中包括的10B8B转换之前的每个符号是10位数据，并且10B8B转换之后的每个符号变成八位数据。

图40是示出由控制代码插入单元91添加的控制代码的示例的图。

控制代码包括空闲码、起始码、结束码、填充码、同步码、去歪斜码和待机码。

空闲码是在发送分组数据之外的时间段内重复发送的一组符号。空闲码由作为8B10B代码的D字符的D00.0(0000000)表示。

起始码是一组表示分组开始的符号。如上所述，起始码被添加在分组之前。起始码由四个符号K28.5、K27.7、K28.2和K27.7表示，它们是三种类型的K字符的组合。K字符中的每一个的值如图41所示。

结束码是一组表示分组结束的符号。如上所述，结束码被添加在分组之后。结束码由四个符号K28.5、K29.7、K30.7和K29.7表示，它们是三种类型的K字符的组合。

填充码是插入有效载荷数据中的一组符号，用于填充像素数据带与物理发送带之间的差异。像素数据带是从成像单元21输出并输入到发送单元22的像素数据的发送速率，物理发送带是从发送单元22发送并输入到接收单元31的像素数据的发送速率。填充码由四个符号K23.7、K28.4、K28.6和K28.3表示，它们是四种类型的K字符的组合。

图42是示出插入填充码的示例的图。

图42的上部示出了在插入填充码之前分配给每个通道的有效载荷数据，而下部示出了在插入填充码之后的有效载荷数据。在图42的示例中，填充码从开始就插入在第三像素数据与第四像素数据之间、第六像素数据与第七像素数据之间以及第十二像素数据与第十三像素数据之间。以这种方式，填充码插入到通道0至通道7中的每个通道的有效载荷数据中的相同位置。

填充码由信号处理单元83-0的控制代码插入单元91插入到有效载荷数据中，该有效载荷数据被分配给通道0。类似地，填充码在相同的时间插入到分配给信号处理单元83-1至信号处理单元83-N中的其他通道的有效载荷数据中。基于像素数据带与物理发送带之间的差异、时钟生成单元82生成的时钟信号的频率等来确定填充码的数量。

以这种方式，在像素数据带窄而物理发送带宽的情况下，插入填充码，来调整两个带之间的差异。例如，通过插入填充码，像素数据带与物理发送带之间的差异被调整到一定范围内。

回到图40的描述，同步码是用于确保发送单元22与接收单元31之间的位同步和符号同步的一组符号。同步码由两个符号表示(K28.5和任何**)。任何**表示可以使用任何类型的符号。例如，在发送单元22与接收单元31之间开始发送分组数据之前，在训练模式中重复发送同步码。

去歪斜码是用于校正通道之间的数据歪斜，即，用于校正在接收单元31的每个通道中接收的数据的接收时间偏差的一组符号。去歪斜码由两个符号表示(即K28.5和任何**)。稍后将描述使用歪斜校正码校正通道之间的数据歪斜。

待机码是用于向接收单元31通知发送单元22的输出处于高Z(高阻抗)等状态并且不再执行数据发送的一组符号。即，当分组数据的发送完成并且到达待机状态时，待机码被发送到接收单元31。待机码由两个符号表示(即K28.5和任何**)。

控制代码插入单元91向8B10B符号编码器92输出添加了这种控制代码的分组数据。

图43是示出插入控制代码之后的分组数据的示例的图。

如图43所示，在信号处理单元83-0至信号处理单元83-N中的每个中，起始码被添加在分组数据之前，并且填充码插入到有效载荷数据中。结束码添加在分组数据之后，并且去歪斜码添加在结束码之后。在图43的示例中，空闲码被添加在去歪斜码之后。

8B10B符号编码器92对从控制代码插入单元91提供的分组数据(添加了控制代码的分组数据)执行8B10B转换，并将转换成以10位为单位的数据的分组数据输出到同步单元93。

同步单元93根据时钟生成单元82生成的时钟信号，将从8B10B符号编码器92提供的分组数据的每位输出到发送单元94。注意，发送单元22可以不设置同步单元93。在这种情况下，从8B10B符号编码器92输出的分组数据原样提供给发送单元94。

发送单元94经由构成通道0的发送线路将从同步单元93提供的分组数据发送到接收单元31。在使用八个通道执行数据发送的情况下，也使用构成通道1至通道7的发送线路将分组数据发送到接收单元31。

<接收单元31的物理层的配置>

接下来，将描述接收单元31的物理层的配置(接收物理层信号处理单元31A的配置)。

接收单元31配备有作为物理层配置的物理接收(PHY-RX)状态控制单元101和信号处理单元102-0至信号处理单元102-N。信号处理单元102-0包括接收单元111、时钟生成单元112、同步单元113、符号同步单元114、10B8B符号解码器115、歪斜校正单元116和控制代码移除单元117。经由构成通道0的发送线路发送的分组数据被输入到信号处理单元102-0，并且经由构成通道1的发送线路发送的分组数据被输入到信号处理单元102-1。此外，经由构成通道N的发送线路发送的分组数据被输入到信号处理单元102-N。

以这种方式，接收单元31的物理层设置有数量与通道数量相同的信号处理单元102-0至信号处理单元102-N，并且使用相应通道发送的分组数据的处理分别在信号处理单元102-0至信号处理单元102-N中并行执行。将描述信号处理单元102-0的配置，但是信号处理单元102-1至102-N也具有类似的配置。

接收单元111接收表示经由构成通道0的发送线路的从发送单元22发送的分组数据的信号，并将该信号输出到时钟生成单元112。

时钟生成单元112通过检测从接收单元111提供的信号的边沿来执行位同步，并且基于边沿的检测时间段来生成时钟信号。时钟生成单元112将从接收单元111提供的信号与时钟信号一起输出到同步单元113。

同步单元113根据时钟生成单元112生成的时钟信号对接收单元111接收的信号进行采样，并将通过采样获得的分组数据输出到符号同步单元114。时钟数据恢复(CDR)的功能由时钟生成单元112和同步单元113实现。

符号同步单元114通过检测包括在分组数据中的控制代码或者通过检测包括在控制代码中的一部分符号来执行符号同步。例如，符号同步单元114检测包括在起始码、结束码和去歪斜码中的K28.5符号，并执行符号同步。符号同步单元114向10B8B符号解码器115输出表示每个符号的以10位为单位的分组数据。

此外，符号同步单元114通过检测在分组数据的发送开始之前的以训练模式从发送单元22重复发送的同步码中包括的符号的边界，来执行符号同步。

10B8B符号解码器115对从符号同步单元114提供的以10位为单位的分组数据执行10B8B转换，并将转换成以八位为单位的数据的分组数据输出到歪斜校正单元116。

歪斜校正单元116从10B8B符号解码器115提供的分组数据中检测歪斜校正码。歪斜校正单元116的歪斜校正码的检测时间信息被提供给物理接收状态控制单元101。

此外，歪斜校正单元116通过将歪斜校正码的时间与由从物理接收状态控制单元101提供的信息表示的时间相匹配，来校正通道之间的数据歪斜。从物理接收状态控制单元101提供指示在信号处理单元102-0至信号处理单元102-N中的每个中检测到的去歪斜码时间中的最新时间的信息。

图44是示出使用去歪斜码校正通道之间的数据歪斜的示例的图。

在图44的示例中，同步码、同步码、…、空闲码、去歪斜码、空闲码、…空闲码、去歪斜码在通道0至通道7的相应通道中发送，并且相应控制代码由接收单元31接收。这是一种状态，其中，对于每个通道，相同控制代码的接收时刻不同，并且数据歪斜在通道之间生成。

在这种情况下，歪斜校正单元116检测第一去歪斜码(去歪斜码C1)并校正去歪斜码C1的第一时间，以匹配由从物理接收状态控制单元101提供的信息表示的时间t1。物理接收状态控制单元101提供在通道7中检测到去歪斜码C1的时间t1的信息，该时间t1是在通道0至通道7中的每个通道中检测到去歪斜码C1的时间中的最新时间。

此外，歪斜校正单元116检测第二去歪斜码(去歪斜码C2)，并且校正去歪斜码C2的第一时间，以匹配由从物理接收状态控制单元101提供的信息表示的时间t2。物理接收状态控制单元101提供关于在通道7中检测到去歪斜码C2的时间t2的信息，该时间t2是在通道0至通道7中的每个通道中检测到去歪斜码C2的时间中的最新时间。

通过在信号处理单元102-1至信号处理单元102-N中的每个中执行类似的处理，如图44中箭头#1前面所示，校正通道之间的数据歪斜。

歪斜校正单元116向控制代码移除单元117输出由数据歪斜校正的分组数据。

控制代码移除单元117移除添加到分组数据的控制代码，并将起始码与结束码之间的数据作为分组数据输出到链路层。

物理接收状态控制单元101控制信号处理单元102-0至信号处理单元102-N中的每个单元，以校正通道之间的数据歪斜。此外，在控制代码由于预定通道中的发送误差而丢失的情况下，物理接收状态控制单元101添加在另一通道中发送的控制代码来代替丢失的控制代码，从而对控制代码执行纠错。

<接收单元31的链路层的配置>

接下来，将描述接收单元31的链路层的配置(接收链路层信号处理单元31B的配置)。

接收单元31设置有作为链路层配置的链路接收协议管理单元121、通道集成单元122、分组分离单元123、有效载荷纠错单元124和字节到像素转换单元125。链路接收协议管理单元121包括状态控制单元131、报头纠错单元132、数据移除单元133和页脚误差检测单元134。

通道集成单元122通过由发送单元22的通道分配单元65以每个通道的分发顺序的相反顺序重新排列分组数据，来集成从物理层的信号处理单元102-0至信号处理单元102-N提供的分组数据。

例如，在如图39中箭头#1前面所示由通道分配单元65分配分组数据的情况下，集成每个通道中的分组数据，以获取图39左侧的分组数据。当集合每个通道的分组数据时，通道集成单元122根据数据移除单元133的控制移除通道填充数据。通道集成单元122将整合的分组数据输出到分组分离单元123。

分组分离单元123将由通道集成单元122集成的一个分组的分组数据分离成构成报头数据的分组数据和构成有效载荷数据的分组数据。分组分离单元123将报头数据输出到报头纠错单元132，并将有效载荷数据输出到有效载荷纠错单元124。

此外，在分组包括页脚的情况下，分组分离单元123将一个分组的数据分离成构成报头数据的分组数据、构成有效载荷数据的分组数据和构成页脚数据的分组数据。分组分离单元123将报头数据输出到报头纠错单元132，并将有效载荷数据输出到有效载荷纠错单元124。此外，分组分离单元123将页脚数据输出到页脚误差检测单元134。

在从分组分离单元123提供的有效载荷数据中插入奇偶校验的情况下，有效载荷纠错单元124通过基于奇偶校验执行纠错操作来检测有效载荷数据中的误差，并校正检测到的误差。例如，在如图35所示插入奇偶校验的情况下，有效载荷纠错单元124使用在第一基本块的末端插入的两个奇偶校验，并对位于奇偶校验之前的224条像素数据执行纠错。

有效载荷纠错单元124将通过对每个基本块和附加块执行纠错而获得的纠错后的像素数据输出到字节到像素转换单元125。在奇偶校验没有插入到从分组分离单元123提供的有效载荷数据中的情况下，从分组分离单元123提供的有效载荷数据原样输出到字节到像素转换单元125。

字节到像素转换单元125根据数据移除单元133的控制移除包括在从有效载荷纠错单元124提供的有效载荷数据中的有效载荷填充数据。

此外，字节到像素转换单元125执行字节到像素转换，该转换以字节为单位将通过移除有效载荷填充数据而获得的每个像素的数据转换成以八位、10位、12位、14位或16位为单位的像素数据。在字节到像素转换单元125中，执行与参考图28至图32描述的发送单元22的像素到字节转换单元62进行的像素到字节转换相反的转换。

字节到像素转换单元125将通过字节到像素转换获得的以八位、10位、12位、14位或16位为单位的像素数据输出到帧数据输出单元141。例如，在帧数据输出单元141中，基于由字节到像素转换单元125获得的像素数据来生成由报头信息的有效行指定的每行有效像素，并且根据报头信息的行号排列每行，从而生成一帧的图像。

链路接收协议管理单元121的状态控制单元131管理接收单元31的链路层的状态。

报头纠错单元132基于从分组分离单元123提供的报头数据来获取三组报头信息和CRC码。报头纠错单元132针对每组报头信息和CRC码执行误差检测操作，该误差检测操作是通过使用与报头信息相同组的CRC码来检测报头信息中的误差的操作。

此外，报头纠错单元132基于每组报头信息的误差检测结果或通过误差检测计算获得的数据的比较结果中的至少一个来估计正确的报头信息，并输出估计为正确的报头信息和解码结果。通过误差检测操作获得的数据是通过将CRC生成多项式应用于报头信息而获得的值。此外，解码结果是指示解码成功或失败的信息。

三组报头信息和CRC码分别被设定为组1、组2和组3。在这种情况下，报头纠错单元132通过针对组1的误差检测计算以及通过误差检测计算获得的数据1，来获取组1的报头信息(误差检测结果)中是否存在误差。此外，报头纠错单元132通过针对组2的误差检测计算以及通过误差检测计算获得的数据2，来获取组2的报头信息中是否存在误差。报头纠错单元132通过对组3的误差检测计算以及通过误差检测计算获得的数据3，来获取组3的报头信息中是否存在误差。

此外，报头纠错单元132确定数据1与数据2是否匹配、数据2与数据3是否匹配以及数据与数据1是否匹配。

例如，在组1、组2和组3的所有误差检测操作都没有检测到误差并且通过误差检测操作获得的数据的所有比较结果匹配的情况下，报头纠错单元132选择指示成功解码的信息，作为解码结果。此外，报头纠错单元132估计所有报头信息是正确的，并且选择组1的报头信息、组2的报头信息和组3的报头信息中的一个，作为输出信息。

另一方面，在仅对组1的误差检测操作没有检测到误差的情况下，报头纠错单元132选择指示解码成功的信息，作为解码结果，并且估计组1的报头信息是正确的，并且选择组1的报头信息作为输出信息。

此外，在仅通过组2的误差检测操作没有检测到误差的情况下，报头纠错单元132选择指示解码成功的信息，作为解码结果，并且估计组2的报头信息是正确的，并且选择组2的报头信息，作为输出信息。

在仅通过组3的误差检测操作没有检测到误差的情况下，报头纠错单元132选择指示解码成功的信息，作为解码结果，并且估计组3的报头信息是正确的，并且选择组3的报头信息，作为输出信息。

报头纠错单元132将如上所述选择的解码结果和输出信息输出到寄存器142，以存储它们。以这种方式，通过使用CRC码从多条报头信息中检测没有误差的报头信息并输出检测到的报头信息，来执行报头纠错单元132对报头信息的纠错。

数据移除单元133控制通道集成单元122移除通道填充数据，并控制字节到像素转换单元125移除有效载荷填充数据。

页脚误差检测单元134基于从分组分离单元123提供的页脚数据获取存储在页脚中的CRC码。页脚误差检测单元134使用获取的CRC码执行误差检测操作，并检测有效载荷数据中的误差。页脚误差检测单元134输出误差检测结果，以将其存储在寄存器142中。

<图像传感器11和DSP 12的操作>

接下来，将描述具有上述配置的发送单元22和接收单元31的一系列处理。

首先，将参照图45的流程图描述具有发送系统1的成像装置的操作。例如当通过按压设置在成像装置上的快门按钮等给出开始成像的指令时，开始图45的处理。

在步骤S1处，图像传感器11的成像单元21执行成像。成像单元21的帧数据输入单元52(图24)针对一个像素的每条数据的顺序输出构成通过图像捕获获得的一帧图像的像素数据。

在步骤S2处，由发送单元22执行数据发送处理。数据发送处理生成分组，在该分组中，一行的像素数据存储在有效载荷中，并且构成该分组的分组数据被发送到接收单元31。稍后将参考图46的流程图描述数据发送处理。

在步骤S3处，由接收单元31执行数据接收处理。通过数据接收处理，接收从发送单元22发送的分组数据，并且存储在有效载荷中的像素数据被输出到图像处理单元32。稍后将参考图47的流程图描述数据接收处理。

对于一行像素数据，交替地执行由发送单元22在步骤S2处执行的数据发送处理和由接收单元31在步骤S3处执行的数据接收处理。即，当一行像素数据已经由数据发送处理发送时，执行数据接收处理，并且当一行像素数据已经由数据接收处理接收时，执行下一行像素数据的数据发送处理。发送单元22的数据发送处理和接收单元31的数据接收处理可以适当地暂时并行执行。在步骤S4，图像处理单元32的帧数据输出单元141确定构成一帧图像的所有行的像素数据的发送-接收是否已经完成，并且在确定发送-接收尚未完成的情况下，重复步骤S2及其后的处理。

在步骤S4中确定构成一帧图像的所有行的像素数据的发送-接收已经完成的情况下，在步骤S5中，图像处理单元32的帧数据输出单元141基于从接收单元31提供的像素数据生成一帧图像。

在步骤S6处，图像处理单元32使用一帧图像执行图像处理，并完成处理。

接下来，将参照图46的流程图描述在图45的步骤S2中执行的数据发送处理。

步骤S11至步骤S16的处理是由发送链路层信号处理单元22A执行的链路层的信号处理，步骤S17至步骤S19的处理是由发送物理层信号处理单元22B执行的物理层的信号处理。

在步骤S11中，报头生成单元72生成包括帧开始、帧结束、有效行、行号和保留的报头信息。

在步骤S12中，报头生成单元72将报头信息应用于生成多项式，以计算CRC码。

在步骤S13中，报头生成单元72通过将CRC码添加到报头信息来生成一组报头信息和CRC码，并且通过重复排列三组相同的报头信息和CRC码来生成报头。

在步骤S14中，像素到字节转换单元62获取从帧数据输入单元52提供的像素数据，并执行像素到字节转换。像素到字节转换单元62输出通过将像素到字节转换获得的以字节为单位的像素数据分组、添加有效载荷填充数据等而生成的有效载荷数据。有效载荷ECC插入单元63适当地将奇偶校验插入到有效载荷数据中。

在步骤S15中，分组生成单元64基于包括一行的像素数据的有效载荷数据和由报头生成单元72生成的报头来生成分组，并输出构成一个分组的分组数据。

在步骤S16中，通道分配单元65将从分组生成单元64提供的分组数据分配给用于数据发送的多个通道。

在步骤S17中，控制代码插入单元91将控制代码添加到从通道分配单元65提供的分组数据。

在步骤S18中，8B10B符号编码器92对添加了控制代码的分组数据执行8B10B转换，并输出转换成以10位为单位的数据的分组数据。

在步骤S19中，同步单元93根据由时钟生成单元82生成的时钟信号输出从8B10B符号编码器92提供的分组数据，并使发送单元94发送分组数据。步骤S17至步骤S19的处理由信号处理单元83-0至信号处理单元83-N并行执行。当一行的像素数据的发送完成时，处理返回到图45中的步骤S2，并且执行步骤S2及其后的处理。

接下来，将参照图47的流程图描述在图45的步骤S3中执行的数据接收处理。

步骤S31至步骤S36的处理是由接收物理层信号处理单元31A执行的物理层信号处理，并且步骤S37至步骤S40的处理是由接收链路层信号处理单元31B执行的链路层信号处理。

在步骤S31中，接收单元111接收表示从发送单元22发送的分组数据的信号。步骤S31至S36的处理由信号处理单元102-0至信号处理单元102-N并行执行。

在步骤S32中，时钟生成单元112通过检测从接收单元111提供的信号的边沿来执行位同步。同步单元113对接收单元111接收的信号进行采样，并将分组数据输出到符号同步单元114。

在步骤S33中，符号同步单元114通过检测分组数据中包括的控制代码等来执行符号同步。

在步骤S34中，10B8B符号解码器115对符号同步之后的分组数据执行10B8B转换，并且输出转换成以八位为单位的数据的分组数据。

在步骤S35中，歪斜校正单元116检测歪斜校正码，并且如上所述，校正通道之间的数据歪斜，以便将歪斜校正码的时间与由从物理接收状态控制单元101提供的信息表示的时间对准。

在步骤S36中，控制代码移除单元117移除添加到分组数据的控制代码。

在步骤S37中，通道集成单元122集合从信号处理单元102-0至信号处理单元102-N提供的分组数据。

在步骤S38中，分组分离单元123将由通道集成单元122整合的分组数据分离成构成报头数据的分组数据和构成有效载荷数据的分组数据。

在步骤S39中，报头纠错单元132使用每组报头信息的CRC码和由分组分离单元123分离的报头数据中包括的CRC码来执行误差检测操作。此外，报头纠错单元132基于每组的误差检测结果和通过误差检测计算获得的数据的比较结果，选择并输出无误差的报头信息。

在步骤S40中，字节到像素转换单元125执行有效载荷数据的字节到像素转换，并以八位、10位、12位、14位或16位为单位输出像素数据。对于要通过字节到像素转换的有效载荷数据，有效载荷纠错单元124适当地执行使用奇偶校验的纠错。

当一行的像素数据的处理完成时，处理返回到图45中的步骤S3，并且执行步骤S3及其后的处理。

使用分组格式来执行图像传感器11与DSP 12之间的数据发送，在该分组中，一帧的一行与如上所述的一个分组相对应。

用于图像传感器11与DSP 12之间的数据发送的分组格式可以说是使报头信息和指示分组边界的控制代码(例如，起始码和结束码)的发送最小化的格式，并且使得可以防止发送效率的降低。如果采用一种分组格式，在该分组格式中，存储在一个分组的有效载荷中的像素数据少于一行，则需要发送更多的分组，以便发送整个一帧的像素数据，并且由于待发送的报头信息和控制代码的数量增加，发送效率降低。

此外，可以通过防止发送效率的降低来抑制发送延迟，并且可以实现需要大量图像数据的高速发送的高像素/高帧率接口。

通过采用以增加发送的可靠性和冗余度为前提的分组格式，并在接收单元31侧执行纠错，可以确保针对报头信息中的发送误差的措施。由于使用报头信息来执行帧/行(V/H)同步信息等的发送，所以如果报头信息由于发送误差而丢失，则可能导致系统中的主要问题，但是可以防止这种问题。

此外，还可以抑制安装成本和功耗的增加，以确保针对报头信息的发送误差的措施。即，用于图像传感器11与DSP 12之间的数据发送的分组格式添加了CRC码，使得DSP 12可以检测报头信息中发送误差的存在或不存在。此外，通过发送三组报头信息和CRC码，在出现报头信息的发送误差的情况下，可以在DSP 12中将报头信息校正为正确的报头信息。

如果纠错码用作针对报头信息的发送误差的措施，则需要在发送单元22中准备用于计算纠错码的电路，并且在接收单元31中准备用于执行纠错操作的电路。因为作为误差检测码的CRC码被添加到报头信息，所以与准备用于执行与纠错相关的操作的电路的情况相比，可以减小电路规模和功耗。此外，由于在检测到报头信息中的误差的情况下，接收单元31不请求发送单元22重发报头信息，所以不需要为重发请求准备反向的发送线路。

通过增加冗余度并通过组合8B10B码的多个K个字符来配置控制代码，可以降低控制代码的误差概率，从而可以用相对简单的电路来确保针对控制代码的发送误差的措施。

具体地，三种类型的K字符用于起始码的四个符号的组合，但是如果至少可以检测到除了K28.5之外的符号，则起始码可以由接收单元31指定，并且可以说，对发送误差的抵抗力很高。这同样适用于结束码。

此外，尽管四种类型的K字符组合用于填充码，但是通过分配比其他控制代码更多类型的K字符，与其他控制代码相比，可以提高抗误差性。即，如果可以检测到四种类型符号中的一种，则可以由接收单元31指定填充码。因为填充码具有比起始码、结束码等更高的发送频率，所以给出了能够进一步提高抗误差的结构。

此外，通过在同一时刻向每个通道发送相同的控制代码，即使在一个通道中发生发送误差并且控制代码丢失，也可以使用另一通道的控制代码来再现已经变成误差的控制代码。

此外，由于K个字符的数量是有限的，所以每个控制代码通过组合最小必要的K字符来配置。例如，对于可以通过重复发送相对容忍发送误差的同步码、去歪斜码和待机码，使用不需要分配额外的K字符的数据结构。

由于再同步所需的控制代码被分配给每个分组(一行)，所以在位同步由于例如静电或噪声等干扰而丢失的情况下，可以快速执行再同步。此外，由于同步丢失引起的发送误差的影响可以最小化。

具体地，可以通过在由时钟生成单元112和同步单元113实现的CDR中检测8B10B转换之后的位数据的转换或边缘来执行位同步。如果发送单元22继续发送数据，则可以在假定为CDR锁定时间的时间段内实现位同步。

此外，即使在符号同步丢失的情况下，也可以通过在符号同步单元114中检测特定的K字符(K28.5)来快速执行再同步。由于K28.5用于起始码、结束码和去歪斜码中的每一个，所以在一个分组的分组数据的发送时间段期间，可以在三个位置执行符号同步。

此外，还可以通过使用歪斜校正码来校正通道间的数据歪斜，从而实现通道间的同步。

在链路层中，与在一个时钟周期中一个接一个地处理分组数据的情况相比，通过允许分组并行处理分组数据的相应片段(例如，每组16个片段(在图33的示例的情况下，以16字节为单位))，可以抑制电路规模和存储量。就安装而言，在逐个处理分组数据的情况和针对每个预定单元一起处理它们的情况之间，后者可以减小电路规模等。通过减小电路规模，也可以降低功耗。

此外，在分配通道时，可以通过将连续的分组数据分配给不同的通道来提高抗误差性。即使在某个通道中通过奇偶校验在超过纠错能力的多个连续分组数据上发生误差的情况下，由于在接收单元31中执行的通道耦合，将分发已经发生误差的分组数据的位置，并且可以使用奇偶校验来纠正误差。由奇偶校验长度决定奇偶校验的纠错能力。

此外，发送单元22和接收单元31的电路规模可以通过执行比通道分配或通道集成更高的ECC处理来减小，其中，更靠近物理层的一侧是较低的级别。例如，在发送单元22中，在分组数据被分配给每个通道之后，在将ECC奇偶校验插入到有效载荷中的情况下，需要为每个通道准备有效载荷ECC插入单元，并且电路规模增加，但是可以防止这种情况。

在物理层，分组数据的并行处理由多个电路执行，但是通过共享物理发送状态控制单元81和时钟生成单元82，与为每个通道准备那些电路的情况相比，可以简化电路。此外，通过使用不对每个通道发送不同控制代码的协议，可以简化处理每个通道的分组数据的电路。

<切换通道数量>

不仅在正常数据发送期间，而且例如在切换通道数量的情况下，在同一时刻在相应通道中执行相同控制代码的发送。即使在切换通道数量的情况下，活动通道(用于数据发送的通道)的所有状态都是相同的。

图48是示出在切换通道数量的情况下的控制序列的图。

图48的右侧示出了竖直同步信号(XVS)和水平同步信号(XHS)的时间。将描述这样一种情况，其中，根据水平同步信号发送构成一帧图像的每一行的像素数据，直到检测到竖直同步信号的时间t1，并且在时间t1的时刻，活动通道从四个通道变为两个通道。直到时间t1，使用四个通道进行数据发送。

在图48的大致中心的竖直方向上示出每个通道的状态。“像素数据”表示在这些字符所附的通道中发送像素数据。“像素数据”后面的“E”、“BLK”和“S”分别表示帧结束、消隐时间段和帧开始。

在待发送的帧的像素数据的发送在直到时间t1的一个帧时间段中完成的情况下，在步骤S81中，图像处理单元32指示接收单元31将通道的数量从四个切换到两个。在步骤S71中，接收单元31接收图像处理单元32的指令。

当到达时间t1时，在步骤S82中，图像处理单元32请求图像传感器11的成像单元21进行模式改变。发送到成像单元21的模式改变请求还包括指示通道数量从四个切换到两个的信息。尽管在图1等中未示出，但是在成像单元21与图像处理单元32之间设置了发送线路，用于图像处理单元32向成像单元21发送关于与成像相关的设定值的信息(例如，快门速度和增益)。模式改变请求也经由该发送线路被发送到成像单元21。

在步骤S51中，成像单元21从图像处理单元32接收模式改变请求，并且在步骤S52中，该成像单元21指示发送单元22将通道数量从四个切换到两个。在步骤S61中，发送单元22接收来自成像单元21的指令。

在发送单元22与接收单元31之间执行待机序列，并且使用通道0至通道3将待机码从发送单元22重复发送到接收单元31。当待机序列结束时，在步骤S72中从接收单元31输出状态检测结果，并且在步骤S83中由图像处理单元32接收状态检测结果。此外，保持活动状态的通道0和通道1处于低状态，并且完成数据发送的通道2和通道3处于高状态。

在发送单元22与接收单元31之间执行训练序列，并且使用通道0和通道1将同步码从发送单元22重复发送到接收单元31。在接收单元31中确保位同步，并且通过检测同步码来确保符号同步。

当训练序列结束时，在步骤S73中，接收单元31通知图像处理单元32准备已经完成。在步骤S84中，接收单元31的通知由图像处理单元32接收，并且在切换通道数量的情况下的一系列控制序列结束。

以这种方式，在切换通道数量的控制序列中，即使在完成数据发送的通道2和通道3中，也在待机序列的时刻发送待机码，使得其处于与用于连续数据发送的通道0和通道1相同的状态。例如，对于通道2和通道3，可以设想在不发送待机码的情况下将状态原样保持在高Z状态，但是该状态将不同于连续用于数据发送的通道，并且控制将会复杂。

<<变型例>>

<SLVS-EC标准与其他发送标准之间的连接示例>

-组合示例

如参照图21和图22所述，可以将SLVS-EC标准的信号处理单元与另一种发送标准的信号处理单元组合安装。将描述标准组合的示例。

图49是示出第一组合的图。

图49所示的第一组合表示这样的示例，在该示例中，其他发送标准的链路层信号处理单元用作执行链路层信号处理的信号处理单元，并且SLVS-EC标准的物理层信号处理单元用作执行物理层信号处理的信号处理单元。

即，第一组合是与参照图21描述的组合相同的组合。图49中的A示出了发送侧的配置，并且图49中的B示出了接收侧的配置。

图50是示出第二组合的图。

图50中示出的第二组合表示SLVS-EC标准的链路层信号处理单元用作执行链路层信号处理的信号处理单元，并且其他发送标准的物理层信号处理单元用作执行物理层信号处理的信号处理单元的示例。

即，第二组合是与参照图22描述的组合相同的组合。图50中的A示出了发送侧的配置，并且图50中的B示出了接收侧的配置。

图51是示出第三组合的图。

图51中示出的第三组合表示这样的示例，在该示例中，SLVS-EC标准的链路层信号处理单元和其他发送标准的链路层信号处理单元并行用作执行链路层信号处理的信号处理单元，并且SLVS-EC标准的物理层信号处理单元用作执行物理层信号处理的信号处理单元。

SLVS-EC标准的链路层信号处理单元和其他发送标准的链路层信号处理单元通过MUX(多路复用器)连接到SLVS-EC标准的物理层信号处理单元。图51中的A示出了发送侧的配置，并且图51中的B示出了接收侧的配置。

通过并行提供SLVS-EC标准的链路层信号处理单元和其他发送标准的链路层信号处理单元，发送侧上层的应用可以选择一个发送标准，并将信号输入到链路层信号处理单元。

图52是示出第四组合的图。

图52中所示的第四组合表示这样的示例，在该示例中，SLVS-EC标准的链路层信号处理单元和其他发送标准的链路层信号处理单元并行用作执行链路层信号处理的信号处理单元，并且其他发送标准的物理层信号处理单元用作执行物理层信号处理的信号处理单元。

SLVS-EC标准的链路层信号处理单元和其他发送标准的链路层信号处理单元经由多路复用器连接到其他发送标准的物理层信号处理单元。图52中的A示出了发送侧的配置，并且图52中的B示出了接收侧的配置。

图53是示出第五组合的图。

图53中所示的第五组合表示这样的示例，在该示例中，SLVS-EC标准的链路层信号处理单元用作执行链路层信号处理的信号处理单元，并且SLVS-EC标准的物理层信号处理单元和其他发送标准的物理层信号处理单元并行用作执行物理层信号处理的信号处理单元。

SLVS-EC标准的链路层信号处理单元经由多路复用器连接到SLVS-EC标准的物理层信号处理单元和其他发送标准的物理层信号处理单元。图53中的A示出了发送侧的配置，并且图53中的B示出了接收侧的配置。

通过并行提供SLVS-EC标准的物理层信号处理单元和其他发送标准的物理层信号处理单元，发送侧的链路层信号处理单元可以根据发送线路等的特性选择一个发送标准，并将信号输入物理信号处理单元。

图54是示出第六组合的图。

图54所示的第六组合表示一个示例，其中，其他发送标准的链路层信号处理单元用作执行链路层信号处理的信号处理单元，并且SLVS-EC标准的物理层信号处理单元和其他发送标准的物理层信号处理单元并行用作执行物理层信号处理的信号处理单元。

其他发送标准的链路层信号处理单元经由多路复用器连接到SLVS-EC标准的物理层信号处理单元和其他发送标准的物理层信号处理单元。图54中的A示出了发送侧的配置，并且图54中的B示出了接收侧的配置。

下面将描述每个组合的安装示例。将酌情省略每个组合的重叠描述。

-第一组合

图55是示出第一组合中的发送侧的配置示例的图。

如参考图49所述，第一组合是使用其他发送标准的链路层信号处理单元和SLVS-EC标准的物理层信号处理单元的组合。

图55示出了作为发送侧的配置的图像传感器201。图像传感器201对应于图1中的图像传感器11。

图像传感器201包括图像传感器电路211、链路层信号处理单元(其他发送标准)212、连接电路213和物理层信号处理单元(SLVS-EC标准)214。

将通过给出对应于相应信号处理单元的发送标准的名称来描述链路层信号处理单元和物理层信号处理单元。例如，其他发送标准的链路层的信号处理单元成为链路层信号处理单元(其他发送标准)，而SLVS-EC标准的物理层的信号处理单元成为物理层信号处理单元(SLVS-EC标准)。

注意，在图55中，作为SLVS-EC标准的信号处理单元的物理层信号处理单元(SLVS-EC标准)214被着色。这同样适用于其他图。

图像传感器电路211捕获图像，并且针对一个像素的每条数据，将构成一帧图像的像素数据依次输出到链路层信号处理单元(其他发送标准)212。图像传感器电路211与图1中的成像单元21相对应。链路层信号处理单元(其他发送标准)212、连接电路213和物理层信号处理单元(SLVS-EC标准)214构成图1的发送单元22。

链路层信号处理单元(其他发送标准)212对从图像传感器电路211提供的数据执行链路层信号处理。在链路层信号处理单元(其他发送标准)212中，执行与SLVS-EC标准的链路层的信号处理不同的其他发送标准的链路层的信号处理。链路层信号处理单元(其他发送标准)212将通过执行链路层信号处理获得的信号输出到连接电路213。

连接电路213适当地转换在链路层信号处理单元(其他发送标准)212与物理层信号处理单元(SLVS-EC标准)214之间发送和接收的信号。连接电路213设置有转换单元，该转换单元将从一个信号处理单元提供的信号转换成另一信号处理单元所需格式的信号。

在没有从链路层信号处理单元(其他发送标准)212提供物理层信号处理单元(SLVS-EC标准)214所需的信号(被称为信号A)的情况下，连接电路213通过由转换单元转换从链路层信号处理单元(其他发送标准)212提供的信号来生成信号A。连接电路213将生成的信号A输出到物理层信号处理单元(SLVS-EC标准)214。根据例如参考图3等描述的与发送侧的接口相关的规范来执行信号A到物理层信号处理单元(SLVS-EC标准)214的输入。

类似地，在没有从物理层信号处理单元(SLVS-EC标准)214提供链路层信号处理单元(其他发送标准)212所需的信号(被称为信号B)的情况下，连接电路213通过由转换单元转换从物理层信号处理单元(SLVS-EC标准)214提供的信号来生成信号B。连接电路213将生成的信号B输出到链路层信号处理单元(其他发送标准)212。根据被定义为其他发送标准的链路层的输入的规范来执行信号B到链路层信号处理单元(其他发送标准)212的输入。

此外，连接电路213设有延迟单元。连接电路213通过延迟单元延迟从链路层信号处理单元(其他发送标准)212提供的信号，来改变物理层信号处理单元(SLVS-EC标准)214的输入时刻。

以这种方式，在连接电路213中，通过执行例如转换和延迟的信号处理，基于通过其他发送标准的链路层的信号处理获得的信号，来生成SLVS-EC标准的物理层的输入信号。生成SLVS-EC标准的物理层的输入信号，使得原始信号变成表示与由其他发送标准表示的内容相似的内容的信号。

在链路层信号处理单元(其他发送标准)212转换到停止状态或超低功率(UltraLowPower)状态的情况下，连接电路213可以向物理层信号处理单元(SLVS-EC标准)214的端口TxEnable输入低信号(图9中的箭头#31)，并通知接收侧该链路层信号处理单元(其他发送标准)212处于停止状态或超低功率状态。

此外，在从链路层信号处理单元(其他发送标准)212提供的有效载荷数据的量与参考图39描述的通道填充不匹配的情况下，连接电路213插入这样的数据，根据该数据接收侧可以确定插入通道填充数据，并将该数据输出到物理层信号处理单元(SLVS-EC标准)214。

此外，在从链路层信号处理单元(其他发送标准)212输出的有效载荷数据量小于物理层信号处理单元(SLVS-EC标准)214输出的数据量的情况下，连接电路213控制端口TxDataValid，并向物理层信号处理单元(SLVS-EC标准)214通知数据量小。可以在连接电路213中提设置填充码插入单元，使得在连接电路213中执行参考图40描述的填充码的插入。

物理层信号处理单元(SLVS-EC标准)214对从连接电路213提供的信号执行物理层信号处理。在物理层信号处理单元(SLVS-EC标准)214中，执行SLVS-EC标准的物理层的信号处理。物理层信号处理单元(SLVS-EC标准)214经由发送线路将通过执行物理层信号处理获得的SLVS-EC标准的信号发送到相对装置。图55的相对装置是例如图1的具有接收单元31的DSP 12的装置。

图56是示出第一组合中的接收侧的配置示例的图。

图56示出了作为接收侧的配置的接收装置202。接收装置202与图1中的DSP 12相对应。

接收装置202包括物理层信号处理单元(SLVS-EC标准)221、连接电路222和链路层信号处理单元(其他发送标准)223。物理层信号处理单元(SLVS-EC标准)221、连接电路222和链路层信号处理单元(其他发送标准)223构成图1的接收单元31。接收装置202在链路层信号处理单元(其他发送标准)223的后续阶段中设置有例如图像处理单元32的配置。

物理层信号处理单元(SLVS-EC标准)221接收从作为相对装置的图像传感器201发送的SLVS-EC标准的信号，并对接收的信号执行物理层信号处理。物理层信号处理单元(SLVS-EC标准)221执行SLVS-EC标准物理层的信号处理。物理层信号处理单元(SLVS-EC标准)221将通过执行物理层信号处理获得的信号输出到连接电路222。根据例如参考图11等描述的关于接收侧的接口的规范来执行信号到连接电路222的输出。

连接电路222适当地转换在物理层信号处理单元(SLVS-EC标准)221和链路层信号处理单元(其他发送标准)223之间发送和接收的信号。连接电路222设置有转换单元，该转换单元将从一个信号处理单元提供的信号转换成另一信号处理单元所需格式的信号。

在没有从物理层信号处理单元(SLVS-EC标准)221提供链路层信号处理单元(其他发送标准)223所需的信号(被称为信号A)的情况下，连接电路222通过由转换单元转换从物理层信号处理单元(SLVS-EC标准)221提供的信号来生成信号A。连接电路222将生成的信号A输出到链路层信号处理单元(其他发送标准)223。根据定义为其他发送标准的链路层的输入的规范来执行信号A到链路层信号处理单元(其他发送标准)223的输入。

类似地，在没有从链路层信号处理单元(其他发送标准)223提供物理层信号处理单元(SLVS-EC标准)221所需的信号(被称为信号B)的情况下，连接电路222通过由转换单元转换从链路层信号处理单元(其他发送标准)223提供的信号来生成信号B。连接电路222将生成的信号B输出到物理层信号处理单元(SLVS-EC标准)221。

此外，连接电路222设值有延迟单元。连接电路222通过延迟单元延迟从物理层信号处理单元(SLVS-EC标准)221提供的信号来改变链路层信号处理单元(其他发送标准)223的输入时刻。

以这种方式，在连接电路222中，通过执行例如转换和延迟的信号处理，基于通过SLVS-EC标准的物理层的信号处理获得的信号，来生成其他发送标准的链路层的输入信号。生成其他发送标准的链路层的输入信号，使得原始信号变成表示与SLVS-EC标准所表示的内容相似的内容的信号。

连接电路222设置有移除单元，该移除单元移除插入在发送数据中的通道填充数据。在可以确定通道填充数据的插入的数据插入从物理层信号处理单元(SLVS-EC标准)221提供的数据中的情况下，连接电路222通过移除单元移除通道填充数据。连接电路222仅向链路层信号处理单元(其他发送标准)223输出通过移除通道填充数据获得的有效载荷数据。

此外，连接电路222设置有缓冲单元。在从物理层信号处理单元(SLVS-EC标准)221提供的有效数据由于填充码等的插入而不连续的情况下，连接电路222可以在缓冲单元中存储一个分组的有效数据，并且可以执行到链路层信号处理单元(其他发送标准)223的集体输出。

链路层信号处理单元(其他发送标准)223对从连接电路222提供的数据执行链路层信号处理。在链路层信号处理单元(其他发送标准)223中，执行其他发送标准的链路层的信号处理。链路层信号处理单元(其他发送标准)223将通过执行链路层信号处理获得的数据输出到后续阶段。

-第二组合

图57是示出第二组合中的发送侧的配置示例的图。

如参考图50所述，第二组合是使用SLVS-EC标准的链路层信号处理单元和其他发送标准的物理层信号处理单元的组合。将相同的附图标记提供给与上述相同的配置。

作为发送侧的配置的图像传感器201包括图像传感器电路211、链路层信号处理单元(SLVS-EC标准)231、连接电路232和物理层信号处理单元(其他发送标准)233。

链路层信号处理单元(SLVS-EC标准)231对从图像传感器电路211提供的待发送的数据执行链路层信号处理。链路层信号处理单元(SLVS-EC标准)231执行SLVS-EC标准的链路层的信号处理。链路层信号处理单元(SLVS-EC标准)231将通过执行链路层信号处理获得的信号输出到连接电路232。

连接电路232适当地转换链路层信号处理单元(SLVS-EC标准)231与物理层信号处理单元(其他发送标准)233之间发送和接收的信号。连接电路232设置有转换单元，该转换单元将从一个信号处理单元提供的信号转换成另一信号处理单元所需格式的信号。

在没有从链路层信号处理单元(SLVS-EC标准)231提供物理层信号处理单元(其他发送标准)233所需的信号(被称为信号A)的情况下，连接电路232通过由转换单元转换从链路层信号处理单元(SLVS-EC标准)231提供的信号来生成信号A。连接电路232将生成的信号A输出到物理层信号处理单元(其他发送标准)233。根据被定义为其他发送标准的物理层的输入的规范来执行信号A到物理层信号处理单元(其他发送标准)233的输入。

类似地，在没有从物理层信号处理单元(其他发送标准)233提供链路层信号处理单元(SLVS-EC标准)231所需的信号(被称为信号B)的情况下，连接电路232通过由转换单元转换从物理层信号处理单元(其他发送标准)233提供的信号来生成信号B。连接电路232将生成的信号B输出到链路层信号处理单元(SLVS-EC标准)231。例如根据参考图6等描述的与发送侧的接口相关的规范来执行信号B到链路层信号处理单元(SLVS-EC标准)231的输入。

此外，连接电路232设有延迟单元。连接电路232通过延迟单元延迟从链路层信号处理单元(SLVS-EC标准)231提供的信号，来改变物理层信号处理单元(其他发送标准)233的输入时间。

以这种方式，在连接电路232中，通过执行例如转换和延迟的信号处理，基于通过SLVS-EC标准的链路层的信号处理获得的信号，来生成其他发送标准的物理层的输入信号。生成其他发送标准的物理层的输入信号，使得原始信号变成表示与SLVS-EC标准所表示的内容相似的内容的信号。

在链路层信号处理单元(SLVS-EC标准)231转换到停止状态的情况下，连接电路232可以通过使用物理层信号处理单元(其他发送标准)233的低功率通知功能等来通知接收侧其处于停止状态。

此外，连接电路232设置有缓冲单元。在从链路层信号处理单元(SLVS-EC标准)231提供的有效数据不连续的情况下，连接电路232可以在缓冲单元中存储一个分组的有效数据，并且可以执行到物理层信号处理单元(其他发送标准)233的集体输出。

物理层信号处理单元(其他发送标准)233对从连接电路232提供的信号执行物理层信号处理。在物理层信号处理单元(其他发送标准)233中，执行其他发送标准的物理层的信号处理。物理层信号处理单元(其他发送标准)233经由发送线路将通过执行物理层信号处理获得的其他发送标准的信号发送到相对装置。

图58是示出第二组合中的接收侧的配置示例的图。

作为接收侧的配置的接收装置202包括物理层信号处理单元(其他发送标准)241、连接电路242和链路层信号处理单元(SLVS-EC标准)243。

物理层信号处理单元(其他发送标准)241接收从作为相对装置的图像传感器201发送的其他发送标准的信号，并对接收的信号执行物理层信号处理。在物理层信号处理单元(其他发送标准)241中，执行其他发送标准的物理层的信号处理。物理层信号处理单元(其他发送标准)241将通过执行物理层信号处理获得的信号输出到连接电路242。

连接电路242适当地转换在物理层信号处理单元(其他发送标准)241与链路层信号处理单元(SLVS-EC标准)243之间发送和接收的信号。连接电路242设置有转换单元，该转换单元将从一个信号处理单元提供的信号转换成另一信号处理单元所需格式的信号。

在没有从物理层信号处理单元(其他发送标准)241提供链路层信号处理单元(SLVS-EC标准)243所需的信号(被称为信号A)的情况下，连接电路242通过由转换单元转换从物理层信号处理单元(其他发送标准)241提供的信号来生成信号A。连接电路242将生成的信号A输出到链路层信号处理单元(SLVS-EC标准)243。根据例如参考图14等描述的与接收侧的接口相关的规范来执行信号到链路层信号处理单元(SLVS-EC标准)243的输入。

类似地，在没有从链路层信号处理单元(SLVS-EC标准)243提供物理层信号处理单元(其他发送标准)241所需的信号(被称为信号B)的情况下，连接电路242通过由转换单元转换从链路层信号处理单元(SLVS-EC标准)243提供的信号来生成信号B。连接电路242将生成的信号B输出到物理层信号处理单元(其他发送标准)241。

以这种方式，在连接电路242中，通过执行例如转换和延迟的信号处理，基于通过其他发送标准的物理层的信号处理获得的信号，来生成SLVS-EC标准的链路层的输入信号。生成SLVS-EC标准的链路层的输入信号，使得原始信号变成表示与由其他发送标准表示的内容相似的内容的信号。

此外，连接电路242设置有延迟单元。连接电路242通过延迟单元延迟从物理层信号处理单元(其他发送标准)241提供的信号，来改变链路层信号处理单元(SLVS-EC标准)243的输入时间。

链路层信号处理单元(SLVS-EC标准)243对从连接电路242提供的数据执行链路层信号处理。链路层信号处理单元(SLVS-EC标准)243执行SLVS-EC标准的链路层的信号处理。链路层信号处理单元(SLVS-EC标准)243将通过执行链路层信号处理获得的数据输出到后续阶段

-第三组合

图59是示出第三组合中的发送侧的配置示例的图。

如参考图51所述，第三组合是并行使用SLVS-EC标准的链路层信号处理单元和其他发送标准的链路层信号处理单元的组合，并且还使用SLVS-EC标准的物理层信号处理单元。

图像传感器201包括图像传感器电路211、链路层信号处理单元(SLVS-EC标准)251、链路层信号处理单元(其他发送标准)252、连接电路253、多路复用器254和物理层信号处理单元(SLVS-EC标准)255。

在图像传感器电路211与多路复用器254之间，设置了由链路层信号处理单元(SLVS-EC标准)251形成的路径、以及通过连接链路层信号处理单元(其他发送标准)252与连接电路253而形成的路径。例如，待发送的数据从图像传感器电路211输入到一个路径。

链路层信号处理单元(SLVS-EC标准)251对从图像传感器电路211提供的待发送的数据执行SLVS-EC标准的链路层的信号处理，并将通过执行链路层信号处理获得的信号输出到多路复用器254。

链路层信号处理单元(其他发送标准)252对从图像传感器电路211提供的待发送的数据执行其他发送标准的链路层的信号处理，并将通过执行链路层信号处理获得的信号输出到连接电路253。

连接电路253具有与图55的连接电路213类似的功能。连接电路253适当地转换在链路层信号处理单元(其他发送标准)252与物理层信号处理单元(SLVS-EC标准)255之间发送和接收的信号。

例如，在没有从链路层信号处理单元(其他发送标准)252提供物理层信号处理单元(SLVS-EC标准)255所需的信号(称被为信号A)的情况下，连接电路253通过由转换单元转换从链路层信号处理单元(其他发送标准)252提供的信号来生成信号A。连接电路253将生成的信号A输出到多路复用器254。

多路复用器254选择链路层信号处理单元(SLVS-EC标准)251和连接电路253中的一个。在多路复用器254选择链路层信号处理单元(SLVS-EC标准)251的情况下，多路复用器254允许在链路层信号处理单元(SLVS-EC标准)251与物理层信号处理单元(SLVS-EC标准)255之间发送和接收信号。此外，在多路复用器254选择连接电路253的情况下，多路复用器254允许在连接电路253与物理层信号处理单元(SLVS-EC标准)255之间发送和接收信号。

多路复用器254的选择可以根据从图像传感器201上提供的外部端子输入的信号来切换，或者可以根据图像传感器201中的寄存器的设定来切换。多路复用器254的选择还可以根据从例如图像传感器电路211或数字信号处理器(未示出)的内部电路提供的切换信号来切换。

物理层信号处理单元(SLVS-EC标准)255对经由多路复用器254从链路层信号处理单元(SLVS-EC标准)251或连接电路253提供的信号执行SLVS-EC标准的物理层的信号处理。物理层信号处理单元(SLVS-EC标准)255经由发送线路将通过执行物理层信号处理获得的SLVS-EC标准的信号发送到相对装置。

图60是示出第三组合中的接收侧的配置示例的图。

作为接收侧的配置的接收装置202包括物理层信号处理单元(SLVS-EC标准)261、多路复用器262、链路层信号处理单元(SLVS-EC标准)263、连接电路264和链路层信号处理单元(其他发送标准)265。

在多路复用器262的后续阶段中，并行提供由链路层信号处理单元(SLVS-EC标准)263形成的路径以及通过连接该连接电路264与链路层信号处理单元(其他发送标准)265而形成的路径。

物理层信号处理单元(SLVS-EC标准)261接收从作为相对装置的图像传感器201发送的SLVS-EC标准的数据，并对接收的数据执行SLVS-EC标准的物理层的信号处理。物理层信号处理单元(SLVS-EC标准)261将通过执行物理层信号处理获得的数据输出到多路复用器262。

多路复用器262选择链路层信号处理单元(SLVS-EC标准)263和连接电路264中的一个。在多路复用器262选择链路层信号处理单元(SLVS-EC标准)263的情况下，多路复用器262允许在物理层信号处理单元(SLVS-EC标准)261与链路层信号处理单元(SLVS-EC标准)263之间发送和接收信号。此外，在多路复用器262选择连接电路264的情况下，多路复用器262允许在物理层信号处理单元(SLVS-EC标准)261与连接电路264之间发送和接收信号。

链路层信号处理单元(SLVS-EC标准)263对从物理层信号处理单元(SLVS-EC标准)261经由多路复用器262提供的信号执行SLVS-EC标准的链路层的信号处理。链路层信号处理单元(SLVS-EC标准)263将通过执行链路层信号处理获得的数据输出到后续阶段。

连接电路264具有与图56的连接电路222类似的功能。连接电路264适当地转换在物理层信号处理单元(SLVS-EC标准)261与链路层信号处理单元(其他发送标准)265之间发送和接收的信号。

例如，在没有从物理层信号处理单元(SLVS-EC标准)261提供链路层信号处理单元(其他发送标准)265所需的信号(被称为信号A)的情况下，连接电路264通过由转换单元转换从物理层信号处理单元(SLVS-EC标准)261提供的信号来生成信号A。连接电路264将生成的信号A输出到链路层信号处理单元(其他发送标准)265。

链路层信号处理单元(其他发送标准)265对从连接电路264提供的信号执行其他发送标准的链路层的信号处理。链路层信号处理单元(其他发送标准)265将通过执行链路层信号处理获得的数据输出到后续阶段。

-第四组合

图61是示出第四组合中的发送侧的配置示例的图。

如参考图52所述，第四组合是并行使用SLVS-EC标准的链路层信号处理单元和其他发送标准的链路层信号处理单元以及使用其他发送标准的物理层信号处理单元的组合。

图像传感器201包括图像传感器电路211、链路层信号处理单元(SLVS-EC标准)271、连接电路272、链路层信号处理单元(其他发送标准)273、多路复用器274和物理层信号处理单元(其他发送标准)275。

在图像传感器电路211与多路复用器274之间，设置了通过连接链路层信号处理单元(SLVS-EC标准)271与连接电路272形成的路径、以及通过链路层信号处理单元(其他发送标准)273形成的路径。

链路层信号处理单元(SLVS-EC标准)271对从图像传感器电路211提供的待发送的数据执行SLVS-EC标准的链路层的信号处理，并将通过执行链路层信号处理获得的信号输出到连接电路272。

连接电路272具有类似于图57的连接电路232的功能。连接电路272适当地转换链路层信号处理单元(SLVS-EC标准)271与物理层信号处理单元(其他发送标准)275之间发送和接收的信号。

例如，在没有从链路层信号处理单元(SLVS-EC标准)271提供物理层信号处理单元(其他发送标准)275所需的信号(被称为信号A)的情况下，连接电路272通过由转换单元转换从链路层信号处理单元(SLVS-EC标准)271提供的信号来生成信号A。连接电路272将生成的信号A输出到多路复用器274。

链路层信号处理单元(其他发送标准)273对从图像传感器电路211提供的待发送的数据执行其他发送标准的链路层的信号处理，并将通过执行链路层信号处理获得的信号输出到多路复用器274。

多路复用器274选择连接电路272和链路层信号处理单元(其他发送标准)273中的一个。在多路复用器274选择连接电路272的情况下，多路复用器274允许在连接电路272与物理层信号处理单元(其他发送标准)275之间发送和接收信号。此外，在多路复用器274选择链路层信号处理单元(其他发送标准)273的情况下，多路复用器274允许在链路层信号处理单元(其他发送标准)273与物理层信号处理单元(其他发送标准)275之间发送和接收信号。

物理层信号处理单元(其他发送标准)275对经由多路复用器274从连接电路272或链路层信号处理单元(其他发送标准)273提供的信号执行其他发送标准的物理层的信号处理。物理层信号处理单元(其他发送标准)275经由发送线路将通过执行物理层信号处理获得的其他发送标准的信号发送到相对装置。

图62是示出第四组合中的接收侧的配置示例的图。

作为接收侧的配置的接收装置202包括物理层信号处理单元(其他发送标准)281、多路复用器282、连接电路283、链路层信号处理单元(SLVS-EC标准)284和链路层信号处理单元(其他发送标准)285。

在多路复用器282的后续阶段中，并行提供通过连接电路283和链路层信号处理单元(SLVS-EC标准)284形成的路径、以及通过链路层信号处理单元(其他发送标准)285形成的路径。

物理层信号处理单元(其他发送标准)281接收从作为相对装置的图像传感器201发送的其他发送标准的信号，并且对接收的信号执行其他发送标准的物理层的信号处理。物理层信号处理单元(其他发送标准)281将通过执行物理层信号处理获得的信号输出到多路复用器282。

多路复用器282选择连接电路283和链路层信号处理单元(其他发送标准)285中的一个。在多路复用器282选择连接电路283的情况下，多路复用器282允许在物理层信号处理单元(其他发送标准)281与连接电路283之间发送和接收信号。此外，在多路复用器282选择链路层信号处理单元(其他发送标准)285的情况下，多路复用器282允许在物理层信号处理单元(其他发送标准)281与链路层信号处理单元(其他发送标准)285之间发送和接收信号。

连接电路283具有与图58的连接电路242类似的功能。连接电路283适当地转换在物理层信号处理单元(其他发送标准)281与链路层信号处理单元(SLVS-EC标准)284之间发送和接收的信号。

例如，在没有从物理层信号处理单元(其他发送标准)281提供链路层信号处理单元(SLVS-EC标准)284所需的信号(被称为信号A)的情况下，连接电路283通过由转换单元转换从物理层信号处理单元(其他发送标准)281提供的信号来生成信号A。连接电路283将生成的信号A输出到链路层信号处理单元(SLVS-EC标准)284。

链路层信号处理单元(SLVS-EC标准)284对从连接电路283提供的信号执行SLVS-EC标准的链路层的信号处理。链路层信号处理单元(SLVS-EC标准)284将通过执行链路层信号处理获得的数据输出到后续阶段。

链路层信号处理单元(其他发送标准)285经由多路复用器282对从物理层信号处理单元(其他发送标准)281提供的信号执行其他发送标准的链路层的信号处理。链路层信号处理单元(其他发送标准)285将通过执行链路层信号处理获得的数据输出到后续阶段。

-第五组合

图63是示出第五组合中的发送侧的配置示例的图。

如参考图53所述，第五组合是使用SLVS-EC标准的链路层信号处理单元以及并行使用SLVS-EC标准的物理层信号处理单元和其他发送标准的物理层信号处理单元的组合。

图像传感器201包括图像传感器电路211、链路层信号处理单元(SLVS-EC标准)291、多路复用器292、物理层信号处理单元(SLVS-EC标准)293、连接电路294和物理层信号处理单元(其他发送标准)295。

在多路复用器292的后续阶段，设置由物理层信号处理单元(SLVS-EC标准)293形成的路径、以及通过连接该连接电路294与物理层信号处理单元(其他发送标准)295而形成的路径。

链路层信号处理单元(SLVS-EC标准)291对从图像传感器电路211提供的待发送的数据执行SLVS-EC标准的链路层的信号处理，并将通过执行链路层信号处理获得的信号输出到多路复用器292。

多路复用器292选择物理层信号处理单元(SLVS-EC标准)293和连接电路294中的一个。在多路复用器292选择物理层信号处理单元(SLVS-EC标准)293的情况下，多路复用器292允许在链路层信号处理单元(SLVS-EC标准)291与物理层信号处理单元(SLVS-EC标准)293之间发送和接收信号。此外，在多路复用器292选择连接电路294的情况下，多路复用器292允许在链路层信号处理单元(SLVS-EC标准)291与连接电路294之间发送和接收信号。

物理层信号处理单元(SLVS-EC标准)293对从链路层信号处理单元(SLVS-EC标准)291经由多路复用器292提供的信号执行SLVS-EC标准的物理层的信号处理。物理层信号处理单元(SLVS-EC标准)293经由发送线路将通过执行物理层信号处理获得的SLVS-EC标准的信号发送到相对装置。

连接电路294具有与图57的连接电路232类似的功能。连接电路294适当地转换链路层信号处理单元(SLVS-EC标准)291与物理层信号处理单元(其他发送标准)295之间发送和接收的信号。

例如，在没有从链路层信号处理单元(SLVS-EC标准)291提供物理层信号处理单元(其他发送标准)295所需的信号(被称为信号A)的情况下，连接电路294通过由转换单元转换从链路层信号处理单元(SLVS-EC标准)291提供的信号来生成信号A。连接电路294将生成的信号A输出到物理层信号处理单元(其他发送标准)295。

物理层信号处理单元(其他发送标准)295对从连接电路294提供的信号执行其他发送标准的物理层的信号处理。物理层信号处理单元(其他发送标准)295经由发送线路将通过执行物理层信号处理获得的其他发送标准的信号发送到相对装置。

图64是示出第五组合中的接收侧的配置示例的图。

作为接收侧的配置的接收装置202包括物理层信号处理单元(SLVS-EC标准)301、物理层信号处理单元(其他发送标准)302、连接电路303、多路复用器304和链路层信号处理单元(SLVS-EC标准)305。

在多路复用器304的前阶段中，并行提供由物理层信号处理单元(SLVS-EC标准)301形成的路径、以及通过连接物理层信号处理单元(其他发送标准)302与连接电路303而形成的路径。从相对装置输出的SLVS-EC标准的信号被输入到物理层信号处理单元(SLVS-EC标准)301，并且其他发送标准的信号被输入到物理层信号处理单元(其他发送标准)302。

物理层信号处理单元(SLVS-EC标准)301接收从作为相对装置的图像传感器201发送的SLVS-EC标准的信号，并对接收的信号执行SLVS-EC标准的物理层的信号处理。物理层信号处理单元(SLVS-EC标准)301将通过执行物理层信号处理获得的信号输出到多路复用器304。

物理层信号处理单元(其他发送标准)302接收从图像传感器201发送的其他发送标准的信号，并对接收的信号执行其他发送标准的物理层的信号处理。物理层信号处理单元(其他发送标准)302将通过执行物理层信号处理获得的信号输出到连接电路303。

连接电路303具有与图58的连接电路242类似的功能。连接电路303适当地转换在物理层信号处理单元(其他发送标准)302与链路层信号处理单元(SLVS-EC标准)305之间发送和接收的信号。

例如，在没有从物理层信号处理单元(其他发送标准)302提供链路层信号处理单元(SLVS-EC标准)305所需的信号(被称为信号A)的情况下，连接电路303通过由转换单元转换从物理层信号处理单元(其他发送标准)302提供的信号来生成信号A。连接电路303将生成的信号A输出到多路复用器304。

多路复用器304选择物理层信号处理单元(SLVS-EC标准)301和连接电路303中的一个。在多路复用器304选择物理层信号处理单元(SLVS-EC标准)301的情况下，多路复用器304允许在物理层信号处理单元(SLVS-EC标准)301与链路层信号处理单元(SLVS-EC标准)305之间发送和接收信号。此外，在多路复用器304选择连接电路303的情况下，多路复用器304允许在连接电路303与链路层信号处理单元(SLVS-EC标准)305之间发送和接收信号。

链路层信号处理单元(SLVS-EC标准)305经由多路复用器304对从物理层信号处理单元(SLVS-EC标准)301或连接电路303提供的信号执行SLVS-EC标准的链路层的信号处理。链路层信号处理单元(SLVS-EC标准)305将通过执行链路层信号处理获得的数据输出到后续阶段。

-第六组合

图65是示出第六组合中的发送侧的配置示例的图。

如参考图54所述，第六组合是使用其他发送标准的链路层信号处理单元、以及并行使用SLVS-EC标准的物理层信号处理单元和其他发送标准的物理层信号处理单元的组合。

图像传感器201包括图像传感器电路211、链路层信号处理单元(其他发送标准)311、多路复用器312、连接电路313、物理层信号处理单元(SLVS-EC标准)314和物理层信号处理单元(其他发送标准)315。

在多路复用器312的后续阶段中，提供了通过连接该连接电路313与物理层信号处理单元(SLVS-EC标准)314而形成的路径、以及通过物理层信号处理单元(其他发送标准)315形成的路径。

链路层信号处理单元(其他发送标准)311对从图像传感器电路211提供的待发送的数据执行SLVS-EC标准的链路层的信号处理，并将通过执行链路层信号处理获得的信号输出到多路复用器312。

多路复用器312选择连接电路313和物理层信号处理单元(其他发送标准)315中的一个。在多路复用器312选择连接电路313的情况下，多路复用器312允许在链路层信号处理单元(其他发送标准)311与连接电路313之间发送和接收信号。此外，在多路复用器312选择物理层信号处理单元(其他发送标准)315的情况下，多路复用器312允许在链路层信号处理单元(其他发送标准)311与物理层信号处理单元(其他发送标准)315之间发送和接收信号。

连接电路313具有与图55的连接电路213类似的功能。连接电路313适当地转换在链路层信号处理单元(其他发送标准)311与物理层信号处理单元(SLVS-EC标准)314之间发送和接收的信号。

例如，在没有从链路层信号处理单元(其他发送标准)311提供物理层信号处理单元(SLVS-EC标准)314所需的信号(被称为信号A)的情况下，连接电路313通过由转换单元转换从链路层信号处理单元(其他发送标准)311提供的信号来生成信号A。连接电路313将生成的信号A输出到物理层信号处理单元(SLVS-EC标准)314。

物理层信号处理单元314对从连接电路313提供的信号执行物理层信号处理。物理层信号处理单元(SLVS-EC标准)314经由发送线路将通过执行物理层信号处理获得的SLVS-EC标准的信号发送到相对装置。

物理层信号处理单元(其他发送标准)315对从链路层信号处理单元(其他发送标准)311经由多路复用器312提供的信号执行其他发送标准的物理层的信号处理。物理层信号处理单元(其他发送标准)315经由发送线路将通过执行物理层信号处理获得的其他发送标准的信号发送到相对装置。

图66是示出第六组合中的接收侧的配置示例的图。

作为接收侧的配置的接收装置202包括物理层信号处理单元(SLVS-EC标准)321、连接电路322、物理层信号处理单元(其他发送标准)323、多路复用器324和链路层信号处理单元(其他发送标准)325。

在多路复用器324的前阶段，并行提供通过连接物理层信号处理单元(SLVS-EC标准)321与连接电路322形成的路径、以及通过物理层信号处理单元(其他发送标准)323形成的路径。从相对装置发送的SLVS-EC标准的信号被输入到物理层信号处理单元(SLVS-EC标准)321，并且其他发送标准的信号被输入到物理层信号处理单元(其他发送标准)323。

物理层信号处理单元(SLVS-EC标准)321接收从作为相对装置的图像传感器201发送的SLVS-EC标准的信号，并对接收的信号执行SLVS-EC标准的物理层的信号处理。物理层信号处理单元(SLVS-EC标准)321将通过执行物理层信号处理获得的信号输出到连接电路322。

连接电路322具有与图56的连接电路222类似的功能。连接电路322适当地转换在物理层信号处理单元(SLVS-EC标准)321与链路层信号处理单元(其他发送标准)325之间发送和接收的信号。

例如，在没有从物理层信号处理单元(SLVS-EC标准)321提供链路层信号处理单元(其他发送标准)325所需的信号(被称为信号A)的情况下，连接电路322通过由转换单元转换从物理层信号处理单元(SLVS-EC标准)321提供的信号来生成信号A。连接电路322将生成的信号A输出到多路复用器324。

物理层信号处理单元(其他发送标准)323接收从图像传感器201发送的其他发送标准的信号，并对接收的信号执行其他发送标准的物理层的信号处理。物理层信号处理单元(其他发送标准)323将通过执行物理层信号处理获得的信号输出到多路复用器324。

多路复用器324选择连接电路322和物理层信号处理单元(其他发送标准)323中的一个。在多路复用器324选择连接电路322的情况下，多路复用器324允许在连接电路322与链路层信号处理单元(其他发送标准)325之间发送和接收信号。此外，在多路复用器324选择物理层信号处理单元(其他发送标准)323的情况下，多路复用器324允许在物理层信号处理单元(其他发送标准)323和链路层信号处理单元(其他发送标准)325之间发送和接收信号。

链路层信号处理单元(其他发送标准)325对经由多路复用器324从连接电路322或物理层信号处理单元(其他发送标准)323提供的信号执行其他发送标准的链路层的信号处理。链路层信号处理单元(其他发送标准)325将通过执行链路层信号处理获得的数据输出到后续阶段。

-其他示例

图67是示出信号转换装置203的配置示例的框图。

被描述为其他发送标准的MIPI物理层的标准包括多个标准(例如，C-PHY和D-PHY)。C-PHY和D-PHY是具有不同规范(例如，用于发送差分信号的每个通道的引脚数量)的标准。注意，与C-PHY标准和D-PHY标准相对应的链路层标准是通用标准(例如，CSI-2)。

在图67的信号转换装置203中，例如，将从外部输入的C-PHY标准的信号输出为D-PHY标准的信号。信号转换装置203是在其他发送标准具有多个物理层的标准的情况下，将某一物理层的标准的信号转换成另一物理层的标准的信号的装置。

如图67所示，信号转换装置203包括接收物理层信号处理单元(其他发送标准)331、接收链路层信号处理单元(其他发送标准)332、时间同步电路333、发送链路层信号处理单元(其他发送标准)334、多路复用器335、连接电路336、发送物理层信号处理单元(SLVS-EC标准)337和发送物理层信号处理单元(其他发送标准)338。

在信号转换装置203内部，提供了接收侧的上述配置和发送侧的配置。接收物理层信号处理单元(其他发送标准)331和接收链路层信号处理单元(其他发送标准)332是接收侧的配置，发送链路层信号处理单元(其他发送标准)334、多路复用器335、连接电路336、发送物理层信号处理单元(SLVS-EC标准)337和发送物理层信号处理单元(其他发送标准)338是发送侧的配置。

接收物理层信号处理单元(其他发送标准)331是接收侧的信号处理单元，该接收物理层信号处理单元(其他发送标准)331与其他发送标准的第一物理层的标准相对应。另一方面，发送物理层信号处理单元(其他发送标准)338是发送侧的信号处理单元，该发送物理层信号处理单元(其他发送标准)338与其他发送标准的第二物理层的标准相对应。例如，接收物理层信号处理单元(其他发送标准)331对应的第一物理层的标准是C-PHY，并且发送物理层信号处理单元(其他发送标准)338对应的第二物理层的标准是D-PHY。

接收物理层信号处理单元(其他发送标准)331接收从图像传感器201发送的其他发送标准的第一物理层的标准的信号，并对接收的信号执行物理层信号处理。在接收物理层信号处理单元(其他发送标准)331中，执行根据其他发送标准的第一物理层的标准的信号处理。接收物理层信号处理单元(其他发送标准)331将通过执行物理层信号处理获得的信号输出到接收链路层信号处理单元(其他发送标准)332。

接收链路层信号处理单元(其他发送标准)332对从接收物理层信号处理单元(其他发送标准)331提供的信号执行链路层信号处理。在接收链路层信号处理单元(其他发送标准)332中，执行其他发送标准的链路层的信号处理。接收链路层信号处理单元(其他发送标准)332将通过执行链路层信号处理获得的数据输出到时间同步电路333。

时间同步电路333将从接收链路层信号处理单元(其他发送标准)332提供的信号与发送侧的时间同步，并将该信号输出到发送链路层信号处理单元(其他发送标准)334。

发送侧的配置基本上与参考图65描述的配置相同，该配置包括发送链路层信号处理单元(其他发送标准)334、多路复用器335、连接电路336、发送物理层信号处理单元(SLVS-EC标准)337和发送物理层信号处理单元(其他发送标准)338。

发送链路层信号处理单元(其他发送标准)334对从时间同步电路333提供的信号执行链路层信号处理。在发送链路层信号处理单元(其他发送标准)334中，执行其他发送标准的链路层的信号处理。发送链路层信号处理单元(其他发送标准)334将通过执行链路层信号处理获得的信号输出到多路复用器335。

多路复用器335选择连接电路336和发送物理层信号处理单元(其他发送标准)338中的一个。在选择连接电路336的情况下，多路复用器335允许在发送链路层信号处理单元(其他发送标准)334与连接电路336之间发送和接收信号。此外，在选择发送物理层信号处理单元(其他发送标准)338的情况下，多路复用器335允许在发送链路层信号处理单元(其他发送标准)334与发送物理层信号处理单元(其他发送标准)338之间发送和接收信号。

连接电路336适当地转换在发送链路层信号处理单元(其他发送标准)334与发送物理层信号处理单元(SLVS-EC标准)337之间发送和接收的信号。

例如，在没有从发送链路层信号处理单元(其他发送标准)334提供发送物理层信号处理单元(SLVS-EC标准)337所需的信号(被称为信号A)的情况下，连接电路336通过由转换单元转换从发送链路层信号处理单元(其他发送标准)334提供的信号来生成信号A。连接电路336将生成的信号A输出到发送物理层信号处理单元(SLVS-EC标准)337。

发送物理层信号处理单元(SLVS-EC标准)337对从连接电路336提供的信号执行SLVS-EC标准物理层的信号处理。发送物理层信号处理单元(SLVS-EC标准)337经由发送线路将通过执行物理层信号处理获得的SLVS-EC标准的信号发送到相对装置。

发送物理层信号处理单元(其他发送标准)338经由多路复用器335对从发送链路层信号处理单元(其他发送标准)334提供的信号执行其他发送标准的物理层的信号处理。发送物理层信号处理单元(其他发送标准)338经由发送线路将通过执行物理层信号处理获得的其他发送标准的信号发送到相对装置。

通过在图像传感器201与相对装置之间设置信号转换装置203，可以将难以高速接收的其他发送标准的第一物理层的标准的信号转换成相同的其他发送标准的第二物理层的标准的信号或SLVS-EC标准的信号，并输出该信号。例如，通过将信号转换成SLVS-EC标准的信号并输出该信号，可以进行长距离发送。

此外，在接收侧的相对装置不对与其他发送标准的信号的接收相对应的情况下，通过输出SLVS-EC标准的信号，信号转换装置203可以这种相对装置接收信号。

例如，通过原样使用例如MIPI的标准以作为链路层的标准，可以抑制接收侧的相对装置中的变化。

已经主要描述了SLVS-EC标准的信号处理单元之间的接口的规范，但是参考图3至图8描述的规范适用于其他标准的发送侧的信号处理单元之间的输入和输出。此外，参考图11至图16描述的规范适用于其他标准的接收侧的信号处理单元之间的输入和输出。

<计算机的配置示例>

上述一系列处理可以由硬件执行，也可以由软件执行。在通过软件执行一系列处理的情况下，构成软件的程序从程序记录介质等安装在内置于专用硬件或通用个人计算机中的计算机上。

图68是示出通过程序执行上述一系列处理的计算机的硬件的配置示例的框图。

中央处理器(CPU)1001、只读存储器(ROM)1002和随机存取存储器(RAM)1003经由总线1004互连。

输入输出接口1005进一步连接到总线1004。包括键盘、鼠标等的输入单元1006和包括显示器、扬声器等的输出单元1007连接到输入输出接口1005。此外，输入输出接口1005连接到包括硬盘和非易失性存储器等的存储单元1008、包括网络接口等的通信单元1009以及驱动可移动介质1011的驱动器1010。

在如上所述配置的计算机中，例如，CPU 1001经由输入输出接口1005和总线1004将存储在存储单元1008中的程序加载到RAM 1003中，并执行该程序，从而执行上述一系列处理。

例如，要由CPU 1001执行的程序记录在可移动介质1011上，或者经由有线或例如局域网、互联网或数字广播的无线发送介质来提供并且安装在存储单元1008中。

注意，由计算机执行的程序可以是用于以本说明书中描述的顺序按时间序列进行处理的程序，或者是用于并行处理或者在必要时间(例如，在调用时)进行处理的程序。

本文描述的效果仅仅是示例，并不限于此，还可以提供其他效果。

本技术的实施例不限于上述实施例，并且在不脱离本技术的主旨的情况下，可以进行各种修改是。

例如，本技术可以采用云计算的配置，其中，一个功能由多个装置经由网络共享并共同处理。

此外，上述流程图中描述的每个步骤可以由一个装置执行，或者可以由多个装置以共享方式执行。

此外，在一个步骤中包括多个处理的情况下，一个步骤中包括的多个处理除了由一个装置执行之外，还可以由多个装置以共享方式执行。

<配置组合的示例>

本技术还可以采用以下配置。

(1)一种发送装置，包括：

第一信号处理单元，执行生成存储待发送的数据的分组、以及将已经生成的分组分发到多个通道的处理，作为第一层的处理；以及

第二信号处理单元，对从第一信号处理单元输出的每个通道的分组并行执行包括插入控制信息的处理、以及将通过执行该处理而获得的数据流输出到通向接收装置的发送线路上的处理，作为第二层的处理，

其中，第一信号处理单元和第二信号处理单元被配置为根据基于第一层定义的输入规范和输出规范、以及基于第二层定义的输入规范和输出规范来输入信号和输出信号。

(2)根据上述(1)的发送装置，

其中，第一信号处理单元向第二信号处理单元输出请求序列开始的信号。

(3)根据上述(1)或(2)的发送装置，

其中，第二信号处理单元向第一信号处理单元输出提供第二层的状态的通知的信号。

(4)根据上述(1)至(3)中任一项的发送装置，

其中，第一信号处理单元和第二信号处理单元分别设置在不同的集成电路(IC)芯片上。

(5)一种用于发送装置的发送方法，该发送装置包括：

第一信号处理单元，执行生成存储待发送的数据的分组、以及将已经生成的分组分发到多个通道的处理，作为第一层的处理；并且

第二信号处理单元，对从第一信号处理单元输出的每个通道的分组并行执行包括插入控制信息的处理、并且执行将通过执行该处理而获得的数据流输出到通向接收装置的发送线路上的处理，作为第二层的处理，

发送方法包括：由发送装置

根据基于第一层定义的输入规范和输出规范、以及基于第二层定义的输入规范和输出规范，在第一信号处理单元与第二信号处理单元之间输入信号和输出信号。

(6)一种接收装置，包括：

第一信号处理单元，接收从发送装置作为多个通道的数据并行输出到发送线路上的数据流、并且执行包括同步处理和控制信息的移除的处理，作为第一层的处理；以及

第二信号处理单元，执行将从第一信号处理单元输出的每个通道的数据流集成为一系列数据、以及获取构成数据流的分组的处理，作为第二层的处理，

其中，第一信号处理单元和第二信号处理单元被配置为根据基于第一层定义的输入规范和输出规范、以及基于第二层定义的输入规范和输出规范来输入和输出信号。

(7)根据上述(6)的接收装置，

其中，第二信号处理单元向第一信号处理单元输出请求序列开始的信号。

(8)根据上述(6)或(7)的接收装置，

其中，第一信号处理单元向第二信号处理单元输出提供第一层的状态的通知的信号。

(9)根据上述(6)至(8)中任一项的接收装置，

其中，第一信号处理单元和第二信号处理单元分别设置在不同的集成电路(IC)芯片上。

(10)一种用于接收装置的接收方法，该接收装置包括：

第一信号处理单元，接收从发送装置作为多个通道的数据并行输出到发送线路上的数据流、并且执行包括同步处理和控制信息的移除的处理，作为第一层的处理；并且

第二信号处理单元，执行将从第一信号处理单元输出的每个通道的数据流集成为一系列数据、以及获取构成数据流的分组的处理，作为第二层的处理，

接收方法包括：由接收装置

根据基于第一层定义的输入规范和输出规范、以及基于第二层定义的输入规范和输出规范，在第一信号处理单元与第二信号处理单元之间输入信号和输出信号。

(11)一种发送-接收装置，包括：

发送装置，包括：

第一信号处理单元，执行生成存储待发送的数据的分组、以及将已经生成的分组分发到多个通道的处理，作为第一层的处理；以及

第二信号处理单元，对从第一信号处理单元输出的每个通道的分组并行执行包括插入控制信息的处理、以及将通过执行该处理而获得的数据流输出到通向接收装置的发送线路上的处理，作为第二层的处理，

其中，第一信号处理单元和第二信号处理单元被配置为根据基于第一层定义的输入规范和输出规范、以及基于第二层定义的输入规范和输出规范来输入和输出信号；以及

接收装置，包括：

第三信号处理单元，接收从发送装置作为多个通道的数据并行输出到发送线路上的数据流、并且执行包括同步处理和控制信息的移除的处理，作为第二层的处理；以及

第四信号处理单元，执行将从第三信号处理单元输出的每个通道的数据流集成为一系列数据、以及获取构成数据流的分组的处理，作为第一层的处理，

其中，第三信号处理单元和第四信号处理单元被配置为根据基于第一层定义的输入规范和输出规范、以及基于第二层定义的输入规范和输出规范来输入和输出信号。

附图标记列表

1 发送系统

11 图像传感器

12 DSP

21 成像单元

22 发送单元

22A 发送链路层信号处理单元

22B 发送物理层信号处理单元

31 接收单元

31A 发送物理层信号处理单元

31B 发送链路层信号处理单元

32 图像处理单元

62 像素到字节转换单元

63 有效载荷ECC插入单元

64 分组生成单元

65 通道分配单元

72 报头生成单元

83-0至83-N 信号处理单元

91 控制代码插入单元

92 8B10B符号编码器

93 同步单元

94 发送单元

102-0至102-N 信号处理单元

111 接收单元

112 时钟生成单元

113 同步单元

114 符号同步单元

115 10B8B符号解码器

116 歪斜校正单元

117 控制代码移除单元

122 通道集成单元

123 分组分离单元

124 有效载荷纠错单元

125 字节至像素转换单元

132 报头纠错单元。

Claims (11)

1.一种发送装置，包括：

第一信号处理单元，执行生成存储待发送的数据的分组、以及将已经生成的所述分组分发到多个通道的处理，作为第一层的处理；以及

第二信号处理单元，对每个所述通道的从所述第一信号处理单元输出的所述分组并行执行包括插入控制信息的处理、以及将通过执行该处理而获得的数据流输出到通向接收装置的发送线路上的处理，作为第二层的处理，

其中，所述第一信号处理单元和所述第二信号处理单元被配置为根据基于所述第一层定义的输入规范和输出规范、以及基于所述第二层定义的输入规范和输出规范来输入信号和输出信号。

2.根据权利要求1所述的发送装置，

其中，所述第一信号处理单元向所述第二信号处理单元输出请求序列开始的信号。

3.根据权利要求1所述的发送装置，

其中，所述第二信号处理单元向所述第一信号处理单元输出提供所述第二层的状态的通知的信号。

4.根据权利要求1所述的发送装置，

其中，所述第一信号处理单元和所述第二信号处理单元分别设置在不同的集成电路(IC)芯片上。

5.一种用于发送装置的发送方法，所述发送装置包括：

第一信号处理单元执行生成存储待发送的数据的分组、以及将已经生成的分组分发到多个通道的处理，作为第一层的处理；并且

第二信号处理单元对每个所述通道的从所述第一信号处理单元输出的所述分组并行执行包括插入控制信息的处理、并且执行将通过执行该处理而获得的数据流输出到通向接收装置的发送线路上的处理，作为第二层的处理，

所述发送方法包括：由发送装置

根据基于所述第一层定义的输入规范和输出规范、以及基于所述第二层定义的输入规范和输出规范，在所述第一信号处理单元与所述第二信号处理单元之间输入信号和输出信号。

6.一种接收装置，包括：

第一信号处理单元，接收从发送装置并行输出到发送线路上的数据流以作为多个通道的数据、并且执行包括同步处理和控制信息的移除的处理，作为第一层的处理；以及

第二信号处理单元，执行将从所述第一信号处理单元输出的每个所述通道的所述数据流集成为一系列数据、以及获取构成所述数据流的分组的处理，作为第二层的处理，

其中，所述第一信号处理单元和所述第二信号处理单元被配置为根据基于所述第一层定义的输入规范和输出规范、以及基于所述第二层定义的输入规范和输出规范来输入和输出信号。

7.根据权利要求6所述的接收装置，

其中，所述第二信号处理单元向所述第一信号处理单元输出请求序列开始的信号。

8.根据权利要求6所述的接收装置，

其中，所述第一信号处理单元向所述第二信号处理单元输出提供所述第一层的状态的通知的信号。

9.根据权利要求6所述的接收装置，

其中，所述第一信号处理单元和所述第二信号处理单元分别设置在不同的集成电路(IC)芯片上。

10.一种用于接收装置的接收方法，所述接收装置包括：

第一信号处理单元，接收从发送装置并行输出到发送线路上的数据流以作为多个通道的数据、并且执行包括同步处理和控制信息的移除的处理，作为第一层的处理；并且

第二信号处理单元，执行将从所述第一信号处理单元输出的每个所述通道的所述数据流集成为一系列数据、以及获取构成所述数据流的分组的处理，作为第二层的处理，

所述接收方法包括：由接收装置

根据基于所述第一层定义的输入规范和输出规范、以及基于所述第二层定义的输入规范和输出规范，在所述第一信号处理单元与所述第二信号处理单元之间输入信号和输出信号。

11.一种发送-接收装置，包括：

发送装置，包括：

第一信号处理单元，执行生成存储待发送的数据的分组、以及将已经生成的所述分组分发到多个通道的处理，作为第一层的处理；以及

第二信号处理单元，对每个所述通道的从所述第一信号处理单元输出的所述分组并行执行包括插入控制信息的处理、以及将通过执行该处理而获得的数据流输出到通向接收装置的发送线路上的处理，作为第二层的处理，

其中，所述第一信号处理单元和所述第二信号处理单元被配置为根据基于所述第一层定义的输入规范和输出规范、以及基于所述第二层定义的输入规范和输出规范来输入和输出信号；以及

所述接收装置，包括：

第三信号处理单元，接收从所述发送装置并行输出到所述发送线路上的所述数据流以作为多个通道的数据、并且执行包括同步处理和控制信息的移除的处理，作为所述第二层的处理；以及

第四信号处理单元，执行将从所述第三信号处理单元输出的每个所述通道的所述数据流集成为一系列数据、以及获取构成所述数据流的分组的处理，作为所述第一层的处理，

其中，所述第三信号处理单元和所述第四信号处理单元被配置为根据基于所述第一层定义的输入规范和输出规范、以及基于所述第二层定义的输入规范和输出规范来输入和输出信号。

Images