CN113346903B - 一种在线自适应直流失调校正电路及接收机 - Google Patents

一种在线自适应直流失调校正电路及接收机 Download PDF

Info

Publication number
CN113346903B
CN113346903B CN202110680221.8A CN202110680221A CN113346903B CN 113346903 B CN113346903 B CN 113346903B CN 202110680221 A CN202110680221 A CN 202110680221A CN 113346903 B CN113346903 B CN 113346903B
Authority
CN
China
Prior art keywords
circuit
signal
control signal
sub
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110680221.8A
Other languages
English (en)
Other versions
CN113346903A (zh
Inventor
王友华
李飞
陈凯让
付东兵
朱璨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Jixin Technology Co ltd
Original Assignee
Chongqing Jixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Jixin Technology Co ltd filed Critical Chongqing Jixin Technology Co ltd
Priority to CN202110680221.8A priority Critical patent/CN113346903B/zh
Priority to PCT/CN2021/107418 priority patent/WO2022262060A1/zh
Publication of CN113346903A publication Critical patent/CN113346903A/zh
Application granted granted Critical
Publication of CN113346903B publication Critical patent/CN113346903B/zh
Priority to US18/531,629 priority patent/US20240106447A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Circuits Of Receivers In General (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种在线自适应直流失调校正电路，包括：模拟加法器电路、数模转换电路、直流检测电路、自适应更新信号产生电路、输出电路，模式选择电路。电路接收到带有直流分量的输入信号，检测到该直流分量，通过运算得到补偿值，并将其转换成模拟信号反馈到信号链的输入端，从而消除信号本身的直流分量。电路在补偿过程中，根据输入信号中的直流失调值大小，自适应的对直流失调进行速率调节，动态改变调节速率；从而使算法能够在直流失调大的条件下，快速地进行直流补偿；在失调较小的情况下，缓慢地更新直流值。从而使电路能够既达到快速的收敛速度，又能够对信号链路影响最小。

Description

一种在线自适应直流失调校正电路及接收机
技术领域
本发明涉及电路校正领域，具体涉及一种在线自适应直流失调校正电路及接收机。
背景技术
随着集成电路的发展，片上零中频接收机架构应用越来越广泛。在零中频接收机中，射频信号经过混频器进行一次变频得到模拟基带信号，模拟基带信号经过低通滤波器滤波后进入ADC，实现从模拟到数字的转换。在零中频接收机中，由于本振馈通、低通滤波器器件失调等因素，低通滤波器的输出信号不仅存在有用的交流信号；还存在一定大小的直流分量。由于该直流分量的存在，使整个接收通道的动态范围大幅度降低；当接收机射频前端增益较大时，直流分量甚至有可能使ADC进入饱和状态，进而使整个接收通道工作不正常。因此，在零中频接收机中，能否有效地解决直流失调问题，对提升整个接收机的性能具有重要的作用。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种在线自适应直流失调校正电路及接收机，用于解决现有技术存在的问题。
为实现上述目的及其他相关目的，本发明提供一种在线自适应直流失调校正电路，应用于零中频接收机，包括：
一模拟加法器电路，用于接收一由零中频接收机产生的第一输入信号与一数模转换电路产生的第二输入信号，并根据所述第一输入信号与所述第二输入信号产生第一输出信号；
一模数转换电路，用于接收所述第一输出信号，并对所述第一输出信号进行模数转换，得到第二输出信号；
一直流检测电路，用于在自适应更新信号产生电路产生的检测控制信号控制下对所述第二输出信号进行直流检测，生成检测结果；
一自适应更新信号产生电路，用于接收所述检测结果，并根据所述检测结果生成更新控制信号；
一输出电路，用于接收所述更新控制信号，并根据所述更新控制信号生成第一模式选择信号；
一模式选择电路，用于接收所述第一模式选择信号，并根据所述第一模式选择信号以及第二模式选择信号生成校正信号，所述校正信号作为数模转换电路的输入信号。
可选地，所述直流检测电路包括：
一延迟子电路，用于接收所述第二输出信号，并对所述第二输出信号进行延迟处理，生成延迟信号；
一数字加法器子电路，用于接收所述延迟信号，并对所述第二输出信号以及延迟子电路的输出信号进行加法运算，生成加法信号；
一除法器子电路，用于接收所述加法信号，并对所述加法信号进行除法运算；
一累加器子电路，用于接收所述除法信号和所述更新控制信号，并根据所述除法信号和所述更新控制信号生成检测结果。
可选地，所述延迟子电路包括依次连接的多个延迟单元。
可选地，所述累加器子电路包括：一加法器单元和一单位延迟单元，所述加法器单元包括第一输入端和第二输入端，所述第一输入端与所述除法器子电路的输出端连接，所述第二输入端与所述单位延迟单元的输出端连接，所述加法器单元的输出端与所述单位延迟单元的输入端连接。
可选地，所述直流检测电路包括：
一复位电路产生子电路，用于接收所述检测控制信号，并根据所述检测控制信号产生复位控制信号；
一分频子电路，用于接收所述检测信号，并根据所述检测控制信号产生一高脉冲信号；
一累加器子电路，用于接收所述复位控制信号和所述第二输出信号，并进行累加处理，生成累加信号；
一锁存器子电路，用于接收所述高脉冲信号，并基于所述高脉冲信号对所述累加信号进行锁存；
一除法器子电路，用于接收所述高脉冲信号和所述锁存器子电路的输出并进行除法运算，得到所述检测结果。
可选地，所述累加器子电路包括：一加法器单元和一单位延迟单元，所述加法器单元包括第一输入端和第二输入端，所述第一输入端与所述模数转换电路的输出端连接，所述第二输入端与所述单位延迟单元的输出端连接，所述加法器单元的输出端与所述单位延迟单元的输入端连接。
可选地，所述更新控制信号包括：第一控制信号、第二控制信号和第三控制信号；所述自适应更新信号产生电路包括：
一可编程定时子电路，用于在计时超过设定阈值时产生第一控制信号；
一带置数功能的锁存器子电路，用于接收所述第一控制信号，并根据所述第一控制信号对所述检测结果进行锁存；
一比较器子电路，用于接收所述检测结果，并将所述检测结果与设定门限进行比较，产生第二控制信号和第三控制信号。
可选地，所述比较器子电路在所述检测结果超过高门限值时生成第二控制信号；以及在所述检测结果低于低门限值时生成第三控制信号。
可选地，所述输出电路包括：
一译码器子电路，用于接收所述更新控制信号，并根据所述更新控制信号生成选择控制信号；
一选择子电路，用于接收所述选择控制信号，并根据所述选择控制信号生成选择信号；
一累加器子电路，用于对所述选择信号进行累加处理，生成所述第一模式选择信号。
可选地，所述累加器子电路包括：一加法器单元和一单位延迟单元，所述加法器单元包括第一输入端和第二输入端，所述第一输入端与所述选择子电路的输出端连接，所述第二输入端与所述单位延迟单元的输出端连接，所述加法器单元的输出端与所述单位延迟单元的输入端连接。
为实现上述目的及其他相关目的，本发明提供一种零中频接收机，包括所述的在线自适应直流失调校正电路。
如上所述，本发明提供的一种在线自适应直流失调校正电路，具有以下有益效果：
本发明的一种在线自适应直流失调校正电路，应用于零中频接收机，包括：一模拟加法器电路，用于接收一由零中频接收机产生的第一输入信号与一数模转换电路产生的第二输入信号，并根据所述第一输入信号与所述第二输入信号产生第一输出信号；一模数转换电路，用于接收所述第一输出信号，并对所述第一输出信号进行模数转换，得到第二输出信号；一直流检测电路，用于在自适应更新信号产生电路产生的检测控制信号控制下对所述第二输出信号进行直流检测，生成检测结果；一自适应更新信号产生电路，用于接收所述检测结果，并根据所述检测结果生成更新控制信号；一输出电路，用于接收所述更新控制信号，并根据所述更新控制信号生成第一模式选择信号；一模式选择电路，用于接收所述第一模式选择信号，并根据所述第一模式选择信号以及第二模式选择信号生成校正信号，所述校正信号作为数模转换电路的输入信号。本发明的在线自适应直流失调校正电路能够自动检测输入信号中直流失调值的大小，并自适应的对直流失调值进行补偿，从而消除直流失调对接收机性能的影响。电路在补偿过程中自适应改变调节速率，在大的失调情况下，快速地进行直流补偿；在小的失调情况下，缓慢地更新直流值。采用这种自适应的方式，校正电路不仅能够既达到快速的收敛速度，又能够对信号链路影响最小。
附图说明
图1为本发明一实施例一种在线自适应直流失调校正电路的结构框图；
图2为本发明一实施例直流检测电路的电路图；
图3为本发明另一实施例直流检测电路的电路图；
图4为本发明一实施例自适应更新信号产生电路的电路图；
图5为本发明一实施例输出电路的电路图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
传统的直流失调电路/算法通常分为前台校正算法和在线校正算法。前台校正算法通常在电路启动或者接收链路处于闲置状态(TDD模式)时，对电路进行校正。该种校正方法校正精度较高，但是校正电路在校正时，不能进行正常的接收工作，限制了电路的使用。另外，当工作环境发生改变时，前台校正算法性能将会下降。另外一种校正方式：在线校正，克服了前台校正在工作模式上的不足，使算法能够在正常工作的同时对直流失调进行校正。但是，该方法通常在主信号通道上引入了额外的电路，在实时校正时，对主信号通道存在一定影响。
为了克服上述在线校正方式对信号链存在较大影响，前台校正工作方式不够灵活的困难。本发明提出了一种在线自适应的直流失调校正电路。电路包括：模拟加法器电路、数模转换电路、直流检测电路、自适应更新信号产生电路、输出电路、模式选择电路等。电路接收到带有直流分量的输入信号，检测到该直流分量，通过运算得到补偿值，并将其转换成模拟信号反馈到信号链的输入端，从而消除信号本身的直流分量。电路在补偿过程中，根据输入信号中的直流失调值大小，自适应的对直流失调进行速率调节，动态改变调节速率；从而能够在直流失调大的条件下，快速地进行直流补偿；在失调较小的情况下，缓慢地更新直流值。从而使电路能够既达到快速的收敛速度，又能够对信号链路影响最小。
图1为本发明提出的在线自适应直流失调校正电路原理框图。在线自适应直流失调校正电路包括：
一模拟加法器电路，用于接收一由零中频接收机产生的第一输入信号与一数模转换电路产生的第二输入信号，并根据所述第一输入信号与所述第二输入信号产生第一输出信号；
一模数转换电路，用于接收所述第一输出信号，并对所述第一输出信号进行模数转换，得到第二输出信号；
一直流检测电路，用于在自适应更新信号产生电路产生的检测控制信号控制下对所述第二输出信号进行直流检测，生成检测结果；
一自适应更新信号产生电路，用于接收所述检测结果，并根据所述检测结果生成更新控制信号；
一输出电路，用于接收所述更新控制信号，并根据所述更新控制信号生成第一模式选择信号；
一模式选择电路，用于接收所述第一模式选择信号，并根据所述第一模式选择信号以及第二模式选择信号生成校正信号，所述校正信号作为数模转换电路的输入信号。
在图1中，低通滤波器(LPF,low pass filter)和模数转换器(ADC,Analog-to-digital converter)为无线接收机的信号链路部分。
从图1中可知：直流失调校正电路具有两个输入信号，一个输出信号。输入信号一个为模拟输入si(t)，该信号从接收机低通滤波器输出；另一个为数字输入so(n)，该信号从接收机的ADC输出。直流失调校正电路的输出信号为s(t)，该信号作为ADC的输入。由于接收机本振泄露等因素，信号si(t)中含有直流分量为di。直流失调校正后的信号s(t)经过接收机ADC量化后得到数字输出so[n]。由于di的存在，会降低接收机性能，甚至使接收机饱和。
其中，模拟加法器电路为一个模拟加法器，包括一个正向输入端、一个负向输入端和一个输出端。输入信号si即第一输入信号接在模拟加法器电路的正向输入端，数模转换器(DAC,Digital to analog converter)输出电信号d1即第二输入信号接在模拟加法器电路的负向输入端。模拟加法器电路的输出信号s即第一输出信号接到ADC的输入端。ADC量化后的输出数字信号so即第二输出信号，一方面接输出到接收机的下一级，同时也作为直流检测电路(DC Offset Detector)的输入。直流检测电路在自适应更新信号产生电路(Adaptive Update Signal Generator)生成的检测控制信号measurement的控制下对第二输出信号so进行直流检测，生成检测结果DC_detect，并将检测结果DC_detect送到自适应更新信号产生电路中。自适应更新信号产生电路根据检测到的检测结果DC_detect(一直流值)和设定的阈值postive_threshold、Negative_threshold，产生更新控制信号。其中更新控制信号包括第一控制信号update、第二控制信号plus、第三控制信号minus，更新控制信号用于控制输出电路(Output Stage)。输出电路根据更新控制信号生成第一模式选择信号code_adust_algr作为模式选择电路的一个输入。模式选择电路的另外一个输入即第二模式选择信号code_adust_sys由系统产生。其中，系统可以为中央处理器(CentralProcessing Unit，简称CPU)、应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)等。模式选择电路根据第一模式选择信号和第二模式选择信号输出DAC的控制信号code_adust，产生对应的直流值d1用于消除输入信号中的直流分量。
设含有直流分量的输入信号为：
si(t)＝di+A sin(2πfint) (1)
其中，di为输入信号的直流分量，A为输入信号幅度，fin为输入信号的频率，对应的信号周期为Tin。设DAC在输入控制信号code_adust控制下，输出模拟号为d1，则加法器的输出为：
s(t)＝di-d1+Asin(2πfint) (2)
输出信号s经过ADC后，实现从模拟域到数字域的转换。设在模数转换过程中，ADC的采样率为fs,对应的采样周期为Ts。设在电路处理的时间段内，利用N个采样点数来进行直流分量估计。为了能够准确的估计信号中的直流分量，需要选择合适的采样点数。
在一实施例中，可以采用如图2所示的电路结构来实现直流失调检测。图2所示的直流检测电路包括：
一延迟子电路，用于接收所述第二输出信号，并对所述第二输出信号进行延迟处理，生成延迟信号；
一数字加法器子电路，用于接收所述延迟信号，并对所述第二输出信号以及延迟子电路的输出信号进行加法运算，生成加法信号；
一除法器子电路，用于接收所述加法信号，并对所述加法信号进行除法运算；
一累加器子电路，用于接收所述除法信号和所述更新控制信号，并根据所述除法信号和所述更新控制信号生成检测结果。
其中，所述延迟子电路包括依次连接的多个延迟单元。
输入信号so一路送到数字加法器子电路的正向输入端中，一路经过N个延迟单元延迟N个时钟周期后输入到数字加法器子电路的反向输入端中。数字加法器子电路的正向输入端接到输入信号端，数字加法器子电路的反向输入端接到延迟子电路的输出端(即最后一个延迟单元的输出端)。数字加法器子电路的输出接到除法器子电路，进行除以N操作。在除法器子电路中，N可以取2的整数次幂，可以在硬件上用右移实现除法操作，从而减小硬件开销。除法器子电路的输出送到由数字加法器子电路和单位延迟子电路构成的累加器输入中，同时累加器子电路还接收检测控制信号measurement。在检测控制信号measurement的控制下，累加器子电路输出检测结果DC_detect，即为在线实时检测到的检测结果DC_detect。
其中，所述累加器子电路包括：一加法器单元和一单位延迟单元，所述加法器单元包括第一输入端和第二输入端，所述第一输入端与所述除法器子电路的输出端连接，所述第二输入端与所述单位延迟单元的输出端连接，所述加法器单元的输出端与所述单位延迟单元的输入端连接。
图2所示的直流检测电路支持实时直流失调值检测；但是，在实际电路中N通常较大，消耗的电路资源较多。为了克服硬件资源消耗过多的问题，在一实施例中，采用如图3所示的直流检测电路进行直流检测，具体地，直流检测电路包括：
所述直流检测电路包括：
一复位电路产生子电路，用于接收所述检测控制信号，并根据所述检测控制信号产生复位控制信号；
一分频子电路，用于接收所述检测控制信号，并根据所述检测控制信号产生一高脉冲信号；
一累加器子电路，用于接收所述复位控制信号和所述第二输出信号，并进行累加处理，生成累加信号；
一锁存器子电路，用于接收所述高脉冲信号，并基于所述高脉冲信号对所述累加信号进行锁存；
一除法器子电路，用于接收所述高脉冲信号和所述锁存器子电路的输出并进行除法运算，得到所述检测结果。
其中，累加器子电路可以采用图2所示的累加器子电路。在图3中，所述累加器子电路包括：一加法器单元和一单位延迟单元，所述加法器单元包括第一输入端和第二输入端，所述第一输入端与所述模数转换电路的输出端连接，所述第二输入端与所述单位延迟单元的输出端连接，所述加法器单元的输出端与所述单位延迟单元的输入端连接。
带有失调值的输入信号so输入到累加器子电路中进行累加，累加器子电路的输出作为锁存器子电路(Latch)的数据输入，锁存器子电路的输出送到除法器子电路中进行求除操作。直流检测电路还有一个输入信号为检测控制信号measurement，该信号作为复位电路产生子电路(reset generator)和分频子电路(N-counter)的使能端。复位产生子电路的输出接到累加器子电路的复位控制端。分频子电路的输出作为锁存器子电路的时钟和除法器子电路的控制信号。当检测控制信号measurement为高时，复位信号对累加器子电路清零；同时，计数器开始计数，累加器子电路对输入信号进行累加。当计数器计满溢出时，产生一高脉冲信号overflow。高脉冲信号overflow对当前的累加器子电路的累加值进行锁存，同时作为除法器子信号的使能信号，除以N，从而得到直流失调信号的检测结果DC_detect。这种直流检测电路每隔N个时钟周期输出一个检查值；在实现时，硬件开销性较小。
为了克服在线校正过程对正常信号通路产生影响，本发明提出了一种新颖的自适应更新信号产生电路，如图4所示。所述更新控制信号包括：第一控制信号、第二控制信号和第三控制信号。
自适应更新信号产生电路自适应地产生校正控制信号，使校正电路既能够达到实时校正的快速收敛性，又能够减小对主信号通路的影响。自适应更新信号产生电路产生更新控制信号需要同时满足两个条件：一个条件是达到了更新的时间，另外一个条件是检测到的直流输出超过设定的门限。设定的门限可根据系统要求调节。当这两个条件同时满足时，输出更新指示的信号，更新控制信号。根据上述的条件，提出了如图4所示的自适应更新信号产生电路。
如图4所示，自适应更新信号产生电路包括：
一可编程定时子电路，用于在计时超过设定阈值时产生第一控制信号；
一带置数功能的锁存器子电路，用于接收所述第一控制信号，并根据所述第一控制信号对所述检测结果进行锁存；
一比较器子电路，用于接收所述检测结果，并将所述检测结果与设定门限进行比较，产生第二控制信号和第三控制信号。
可编程定时子电路(Programmable Timing Circuit)在时钟clock作用下，当计时超过设定阈值时，产生一个高脉冲update即第一控制信号，第一控制信号将前级检测到的直流值锁存到子电路中。比较器子电路将锁存的直流值进行高门限和低门限比较。当检测到的直流值高于高门限postive threshold时，输出第二控制信号plus；当检测到的直流值低于低门限negative threshold时，输出第三控制信号minus。
可编程定时子电路用检测结果DC_detect做定时预设值。当检测结果DC_detect绝对值较大时-即超过某个值时，可编程定时子电路分频比小，可以在较短的时间内产生第一控制信号update。当检测结果DC_detect绝对值小时-即小于某个值时，可编程定时子电路分频比大，可以在相对较长的时间内产生定时信号。因此，采用该机制，可以自适应的根据检测到的直流失调值，动态调节刷新调节速率。通过这种方式，既能快速地进行直流校正，又能够获得高的校正精度。
自适应更新信号产生电路产生的第二控制信号plus,第三控制信号minus和第一控制信号update信号送到输出电路，控制输出电路的输出。输出电路如图5所示。
输出电路包括：
一译码器子电路，用于接收所述更新控制信号，并根据所述更新控制信号生成选择控制信号；
一选择子电路，用于接收所述选择控制信号，并根据所述选择控制信号生成选择信号；
一累加器子电路，用于对所述选择信号进行累加处理，生成所述第一模式选择信号。
译码器子电路的输入端为更新控制信号产生子电路的输出，其译码真值表如图5所示。译码器子电路(decoder)的输出控制选择子电路。当译码子电路输出为00时，选择子电路输出为1；当译码器子电路输出为01时，选择子电路输出为-1；当译码器子电路输出为10和11时，选择子电路输出为0。选择子电路的输出作为累加器子电路的输入，进行累加。累加器子电路的输出作为校正算法的输出码子，送到模式选择电路中。
为了增加直流失调校正电路的灵活性和可配置性，在DAC之前增加了模式选择电路。模式选择电路有两个输入端：一个输入端-即第一模式选择信号code_adust_aglr接输出电路，另外一个输入端接系统输入的失调校正码-即第二模式选择信号code_adust_sys。当系统采用在线自动校正时，模式选择电路将在线校正的输出结果即校正信号送到DAC中；当系统采用直接配置时，模式选择电路将系统配置的输出结果送到DAC中。DAC将数字信号转换成模拟调节量。模拟调节量通过模拟加法器电路加到主信号中，从而消除主信号中的失调值。
本发明提出的一种用于无线接收机中的在线自适应直流失调校正电路，能够自动检测输入信号中直流失调值的大小，并自适应的对直流失调值进行补偿，从而消除直流失调对接收机性能的影响。
本申请一实施例还提供一种零中频接收机，包括如图1所示的在线自适应直流失调校正电路。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、设备和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种在线自适应直流失调校正电路，应用于零中频接收机，其特征在于，包括：
一模拟加法器电路，用于接收一由零中频接收机产生的第一输入信号与一数模转换电路产生的第二输入信号，并根据所述第一输入信号与所述第二输入信号产生第一输出信号；
一模数转换电路，用于接收所述第一输出信号，并对所述第一输出信号进行模数转换，得到第二输出信号；
一直流检测电路，用于在自适应更新信号产生电路产生的检测控制信号控制下对所述第二输出信号进行直流检测，生成检测结果；
一自适应更新信号产生电路，用于接收所述检测结果，并根据所述检测结果生成更新控制信号；
一输出电路，用于接收所述更新控制信号，并根据所述更新控制信号生成第一模式选择信号；
一模式选择电路，用于接收所述第一模式选择信号，并根据所述第一模式选择信号以及第二模式选择信号生成校正信号，所述校正信号作为数模转换电路的输入信号。
2.根据权利要求1所述的在线自适应直流失调校正电路，其特征在于，所述直流检测电路包括：
一延迟子电路，用于接收所述第二输出信号，并对所述第二输出信号进行延迟处理，生成延迟信号；
一数字加法器子电路，用于接收所述延迟信号，并对所述第二输出信号以及延迟子电路的输出信号进行加法运算，生成加法信号；
一除法器子电路，用于接收所述加法信号，并对所述加法信号进行除法运算；
一累加器子电路，用于接收除法信号和所述更新控制信号，并根据所述除法信号和所述更新控制信号生成检测结果。
3.根据权利要求2所述的在线自适应直流失调校正电路，其特征在于，所述延迟子电路包括依次连接的多个延迟单元。
4.根据权利要求2所述的在线自适应直流失调校正电路，其特征在于，所述累加器子电路包括：一加法器单元和一单位延迟单元，所述加法器单元包括第一输入端和第二输入端，所述第一输入端与所述除法器子电路的输出端连接，所述第二输入端与所述单位延迟单元的输出端连接，所述加法器单元的输出端与所述单位延迟单元的输入端连接。
5.根据权利要求1所述的在线自适应直流失调校正电路，其特征在于，所述直流检测电路包括：
一复位电路产生子电路，用于接收所述检测控制信号，并根据所述检测控制信号产生复位控制信号；
一分频子电路，用于接收所述检测控制信号，并根据所述检测控制信号产生一高脉冲信号；
一累加器子电路，用于接收所述复位控制信号和所述第二输出信号，并进行累加处理，生成累加信号；
一锁存器子电路，用于接收所述高脉冲信号，并基于所述高脉冲信号对所述累加信号进行锁存；
一除法器子电路，用于接收所述高脉冲信号和所述锁存器子电路的输出并进行除法运算，得到所述检测结果。
6.根据权利要求5所述的在线自适应直流失调校正电路，其特征在于，所述累加器子电路包括：一加法器单元和一单位延迟单元，所述加法器单元包括第一输入端和第二输入端，所述第一输入端与所述模数转换电路的输出端连接，所述第二输入端与所述单位延迟单元的输出端连接，所述加法器单元的输出端与所述单位延迟单元的输入端连接。
7.根据权利要求1所述的在线自适应直流失调校正电路，其特征在于，所述更新控制信号包括：第一控制信号、第二控制信号和第三控制信号；所述自适应更新信号产生电路包括：
一可编程定时子电路，用于在计时超过设定阈值时产生第一控制信号；
一带置数功能的锁存器子电路，用于接收所述第一控制信号，并根据所述第一控制信号对所述检测结果进行锁存；
一比较器子电路，用于接收所述检测结果，并将所述检测结果与设定门限进行比较，产生第二控制信号和第三控制信号。
8.根据权利要求7所述的在线自适应直流失调校正电路，其特征在于，所述比较器子电路在所述检测结果超过高门限值时生成第二控制信号；以及在所述检测结果低于低门限值时生成第三控制信号。
9.根据权利要求1所述的在线自适应直流失调校正电路，其特征在于，所述输出电路包括：
一译码器子电路，用于接收所述更新控制信号，并根据所述更新控制信号生成选择控制信号；
一选择子电路，用于接收所述选择控制信号，并根据所述选择控制信号生成选择信号；
一累加器子电路，用于对所述选择信号进行累加处理，生成所述第一模式选择信号。
10.根据权利要求9所述的在线自适应直流失调校正电路，其特征在于，所述累加器子电路包括：一加法器单元和一单位延迟单元，所述加法器单元包括第一输入端和第二输入端，所述第一输入端与所述选择子电路的输出端连接，所述第二输入端与所述单位延迟单元的输出端连接，所述加法器单元的输出端与所述单位延迟单元的输入端连接。
11.一种零中频接收机，其特征在于，包括如权利要求1～10任意一项所述的在线自适应直流失调校正电路。
CN202110680221.8A 2021-06-18 2021-06-18 一种在线自适应直流失调校正电路及接收机 Active CN113346903B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110680221.8A CN113346903B (zh) 2021-06-18 2021-06-18 一种在线自适应直流失调校正电路及接收机
PCT/CN2021/107418 WO2022262060A1 (zh) 2021-06-18 2021-07-20 一种在线自适应直流失调校正电路及接收机
US18/531,629 US20240106447A1 (en) 2021-06-18 2023-12-06 Circuits for online adaptive dc offset correction and receivers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110680221.8A CN113346903B (zh) 2021-06-18 2021-06-18 一种在线自适应直流失调校正电路及接收机

Publications (2)

Publication Number Publication Date
CN113346903A CN113346903A (zh) 2021-09-03
CN113346903B true CN113346903B (zh) 2023-07-14

Family

ID=77477470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110680221.8A Active CN113346903B (zh) 2021-06-18 2021-06-18 一种在线自适应直流失调校正电路及接收机

Country Status (3)

Country Link
US (1) US20240106447A1 (zh)
CN (1) CN113346903B (zh)
WO (1) WO2022262060A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114650071B (zh) * 2022-05-20 2022-08-16 深圳市鼎阳科技股份有限公司 一种用于矢量网络分析仪的本振馈通消除装置和方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183877A (zh) * 2007-12-17 2008-05-21 中兴通讯股份有限公司 直流偏移校准方法和装置
CN102882817A (zh) * 2012-09-26 2013-01-16 华为技术有限公司 均衡电路、数据传输系统和均衡方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306516C (zh) * 2001-11-09 2007-03-21 株式会社东芝 信息记录/还原系统和记录校正方法
US7110734B2 (en) * 2002-09-05 2006-09-19 Maxim Integrated Products Inc. DC offset cancellation in a zero if receiver
CN100544211C (zh) * 2007-02-16 2009-09-23 东南大学 用于逐次逼近型模数转换器的失调位补偿电路
EP2000810B1 (en) * 2007-06-07 2013-09-04 Mitsubishi Electric Information Technology Centre Europe B.V. Determination of sine wave period
CN101820268B (zh) * 2010-04-27 2012-07-04 广州市广晟微电子有限公司 有源rc滤波器直流校正电路和校正方法
CN102244523B (zh) * 2011-06-23 2014-07-16 中国科学院上海高等研究院 零中频接收机及其直流偏移的消除方法
CN103166674A (zh) * 2011-12-14 2013-06-19 无锡国科微纳传感网科技有限公司 一种信号频率的校正方法和装置
CN104811404B (zh) * 2015-04-14 2017-11-28 华南理工大学 直流偏移校正方法和装置
CN104993827B (zh) * 2015-07-08 2018-03-02 中国电子科技集团公司第二十四研究所 模数转换器误差估计校正的装置及其方法
CN109672461B (zh) * 2017-10-13 2020-12-08 深圳市中兴微电子技术有限公司 一种直流失调补偿系统及方法
US11533055B2 (en) * 2018-09-07 2022-12-20 Cypress Semiconductor Corporation Ultra-low power adaptively reconfigurable system
US10404496B1 (en) * 2018-09-07 2019-09-03 MACOM Technology Solutions Holding, Inc. Mitigating interaction between adaptive equalization and timing recovery in multi-rate receiver
CN111245457B (zh) * 2020-04-26 2020-09-11 杭州城芯科技有限公司 一种兼容宽窄带信号的接收机直流处理方法
CN112600774B (zh) * 2020-11-27 2022-06-28 玄武石半导体(武汉)有限公司 高速接口电路的均衡器及其控制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183877A (zh) * 2007-12-17 2008-05-21 中兴通讯股份有限公司 直流偏移校准方法和装置
CN102882817A (zh) * 2012-09-26 2013-01-16 华为技术有限公司 均衡电路、数据传输系统和均衡方法

Also Published As

Publication number Publication date
WO2022262060A1 (zh) 2022-12-22
CN113346903A (zh) 2021-09-03
US20240106447A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
US8604954B2 (en) Timing calibration circuit for time-interleaved analog-to-digital converter and associated method
US8421504B2 (en) Microcomputer, hysteresis comparator circuit, and voltage monitoring apparatus
US20240106447A1 (en) Circuits for online adaptive dc offset correction and receivers
KR101009077B1 (ko) 직접 변환 수신기에서 ｄｃ 오프셋 보상을 위한 장치 및 방법
KR20130045217A (ko) 반도체 장치
US6882208B1 (en) Adjustment of amplitude and DC offsets in a digital receiver
US7573335B2 (en) Automatic gain control (AGC) with lock detection
US10523229B2 (en) Phase adjustment for interleaved analog to digital converters
US20160182076A1 (en) Background Calibration for Digital-to-Analog Converters
US20070165753A1 (en) Impulse noise remover and related method
US7760825B2 (en) Device and method for suppressing pulse interferences in a signal
EP3758236A1 (en) Signal amplitude aware dithering method for enhancing small signal linearity in an analog-to-digital converter
US7894561B1 (en) Method and system for providing dynamic DC offset correction
US20100299557A1 (en) Providing tuning limits for operational parameters in data processing apparatus
US6664840B2 (en) Offset calibration system and method for a high gain signal channel
WO2019118642A1 (en) Adaptive voltage scaling of receiver
US11476861B2 (en) Error correction method and time-interleaved analog-to-digital converter
CN110719071A (zh) 一种带有校准的倍频电路以及控制方法
CN111478702B (zh) 模拟数字转换器装置与时脉偏斜校正方法
US10263813B1 (en) Signal receiving apparatus and signal processing method thereof
US10574219B2 (en) Unit delay circuit and digitally controlled delay line including the same
US6662002B2 (en) Frequency conversion circuit and transmitter
JP3646932B2 (ja) 通信装置、通信装置の送信電力制御方法、制御プログラムおよび記録媒体
Ferreira et al. A noise-cancelling technique for data acquisition systems: A case study on embedded ADCs
CN113890532A (zh) 电子装置的接收端及定时恢复操作的相位阈值的设定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant