CN113341599A - 半导体器件、制备方法、光子芯片及光计算设备 - Google Patents
半导体器件、制备方法、光子芯片及光计算设备 Download PDFInfo
- Publication number
- CN113341599A CN113341599A CN202110882668.3A CN202110882668A CN113341599A CN 113341599 A CN113341599 A CN 113341599A CN 202110882668 A CN202110882668 A CN 202110882668A CN 113341599 A CN113341599 A CN 113341599A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- region
- layer
- semiconductor
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 391
- 230000003287 optical effect Effects 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 40
- 239000002019 doping agent Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 238000000427 thin-film deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/0151—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the refractive index
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/0151—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the refractive index
- G02F1/0152—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the refractive index using free carrier effects, e.g. plasma effect
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
- G06E3/00—Devices not provided for in group G06E1/00, e.g. for processing analogue or hybrid data
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
本申请实施例提供一种半导体器件、制备方法、光子芯片及光计算设备。其中，半导体器件包括：依次间隔排布的第一半导体层、第二半导体层、第三半导体层；其中，第一中间层，设置于所述第一半导体层与所述第二半导体层之间的第一重叠区内；第二中间层，设置于所述第二半导体层与所述第三半导体层之间的第二重叠区内；所述第一半导体层、所述第二半导体层、所述第三半导体层、所述第一中间层以及所述第二中间层形成多个用于对光信号进行调制的电容结构。本申请实施例提供的技术方案能够提高半导体器件对光的调制效率。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体器件、制备方法、光子芯片及光计算设备。
背景技术
近年来，人工智能技术快速发展，人工智能中某些计算涉及大量矩阵运算。目前，已有提出用光子进行上述计算，光子计算以光作为信息的载体，通过光学器件实现光的传输、处理、计算等。为了获得小型化的光子计算设备，可采用半导体器件实现上述光的传输、处理、计算等。
发明内容
本申请实施例提供了一种半导体器件、制备方法、光子芯片及计算设备，用于提高半导体器件对光的调制效率。
在本申请的第一方面提供了一种半导体器件的制备方法。该方法，包括：
提供衬底；
在所述衬底上形成第一半导体层；
在形成有所述第一半导体层的所述衬底上形成第一中间层；
在形成有所述第一半导体层和所述第一中间层的所述衬底上形成第二半导体层；
在形成有所述第一半导体层、所述第一中间层以及所述第二半导体层的所述衬底上形成第二中间层；
在形成有所述第一半导体层、所述第一中间层、所述第二半导体层以及所述第二中间层的所述衬底上形成第三半导体层；
其中，所述第一半导体层、所述第二半导体层、所述第三半导体层依次间隔排布；所述第一中间层，设置于所述第一半导体层与所述第二半导体层之间的第一重叠区内；所述第二中间层，设置于所述第二半导体层与所述第三半导体层之间的第二重叠区内；所述第一半导体层、所述第二半导体层、所述第三半导体层、所述第一中间层以及所述第二中间层形成多个用于对光信号进行调制的电容结构。
其中，所述半导体器件为光调制器。
在本申请的第二方面提供了一种半导体器件。该半导体器件包括：
依次间隔排布的第一半导体层、第二半导体层、第三半导体层；
第一中间层，设置于所述第一半导体层与所述第二半导体层之间的第一重叠区内；
第二中间层，设置于所述第二半导体层与所述第三半导体层之间的第二重叠区内；
所述第一半导体层、所述第二半导体层、所述第三半导体层、所述第一中间层以及所述第二中间层形成多个用于对光信号进行调制的电容结构。
其中，所述半导体器件为光调制器。
在本申请的第三方面提供了一种光子芯片。该光子芯片包括：上述第一方面提及的半导体器件。
在本申请的第四方面提高了一种光计算设备。该光计算设备包括上述第二方面提及的光子芯片。
本申请实施例提供的技术方案中，半导体器件包括三层半导体层，三层半导体层间形成多个用于对光信号进行调制的电容结构。采用本申请实施例提供的技术方案，可增大半导体器件的波导区域内的自由载流子浓度分布的变化，以引起波导折射率变化的增大，从而提高调制效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的半导体器件的截面图；
图2为本申请又一实施例提供的半导体器件的截面图；
图3为本申请一实施例提供的制备方法的流程示意图。
具体实施方式
在对光进行处理时，光调制技术是一种经常使用的技术。光调制技术是将一个携带信息的信号叠加到载波光波上的一种调制技术。光调制能够使光波的某些参数，如振幅、频率、相位、偏振状态和持续时间等按一定的规律发生变化。其中，可使用电信号对光进行调制，相关的半导体器件可用于光互连、光通讯、光计算系统等。目前，现有的硅基光调制器有三种类型：载流子注入型调制器、载流子耗尽型调制器以及载流子积累型调制器。其中，载流子注入型调制器的尺寸在百微米量级，但是功耗较大；载流子耗尽型调制器的功耗低，但是尺寸达到几毫米长；载流子积累型调制器，例如硅-绝缘体-硅电容SISCAP型调制器的性能介于载流子注入型调制器和载流子耗尽型调制器两者之间，静态功耗为零。目前，SISCAP型调制器的调制效率较低。
发明人发现，在某些领域，例如基于光子的神经网络的光计算领域，需要使用大量的光调制器，这对光调制器的尺寸和功耗方面提出了更加严格的要求，较小的尺寸和较高的调制效率，将有利于光调制器大量集成在光子计算芯片中。
为了提高调制器的调制效率，减少光调制器的尺寸，本申请提出使用三层以上的半导体层，且在相邻半导体层间形成用于对光信号进行调制的电容结构，也即形成了多个电容（2个以上）结构。这样，可使得波导区域内可以积累更多的电荷，从而引起更大的波导折射率变化，达到更高的调制效率，减小光调制器的尺寸。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
在通篇说明书及权利要求当中所提及的“包括”为一开放式用语，故应解释成“包括但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。
此外，“连接”一词在此包含任何直接及间接的连接手段。因此，若文中描述一第一装置连接于一第二装置，则代表所述第一装置可直接连接于所述第二装置，或通过其它装置间接地连接至所述第二装置。
应当理解，本文中使用的术语“及/或、和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A1及/或B1，可以表示：单独存在A1，同时存在A1和B1，单独存在B1这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合附图，对本申请的一些实施方式作详细说明。在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
图1示出了本申请一实施例提供的半导体器件的结构示意图。如图1所示，该半导体器件，包括：依次间隔排布的第一半导体层10、第二半导体层12、第三半导体层14；第一中间层11，设置于所述第一半导体层10与所述第二半导体层12之间的第一重叠区内；第二中间层13，设置于所述第二半导体层12与所述第三半导体层14之间的第二重叠区内；所述第一半导体层10、所述第二半导体层12、所述第三半导体层14、所述第一中间层11以及所述第二中间层13形成多个用于对光信号进行调制的电容结构。亦即，上述半导体器件是一种对光进行调制的光调制器。
其中，所述第一半导体层10、所述第二半导体层12、所述第三半导体层14、所述第一中间层11以及所述第二中间层13具体形成两个用于对光信号进行调制的电容结构。所述第一半导体层10、所述第二半导体层12、所述第一中间层11形成第一电容结构，所述第二半导体层12、所述第三半导体层14、所述第二中间层13形成第二电容结构。所述第二半导体层12的至少一部分可供第一电容结构、第二电容结构共用。
其中，所述第一半导体层与所述第二半导体层具有相反的导电类型和/或所述第一半导体层与所述第三半导体层具有相同的导电类型。在一实例中，所述第一半导体层与所述第二半导体层具有相反的导电类型，且所述第一半导体层与所述第三半导体层具有相同的导电类型。实际应用时，可通过掺杂工艺实现上述各半导体层的导电类型。即：所述第一半导体层以及所述第二半导体层被掺杂成表现出相反的导电类型，和/或所述第一半导体层以及所述第三半导体层被掺杂成表现出相同的导电类型。
在一些实施例中，第一半导体层、第二半导体层、第三半导体层中的至少一层可以表现出某种导电类型（P型或N型），示例性的，第一至第三半导体层都呈现P型。示例性的，所述第一半导体层与所述第二半导体层表现出相反的导电类型；所述第一半导体层和所述第三半导体层表现出相同的导电类型。在一些实施例中，可以对第一半导体层、第二半导体层、第三半导体层中的至少一层进行掺杂，而使其表现出某种导电类型，示例性的，对某一半导体层可以仅掺杂一种杂质。
在一些实施例中，分别使用第一掺杂剂、第二掺杂剂、第三掺杂剂对第一半导体层、第二半导体层、第三半导体层进行掺杂,第一掺杂剂、第三掺杂剂可以为同一种元素，例如硼，而第二掺杂剂可以为磷。
在一些实施例中，为了使得其中某一半导体层表现为N型导电类型，可对其同时掺杂N型杂质、P型杂质。示例性的，可以选取其中N型杂质的浓度远大于P型杂质的浓度。在另一些实施例中，为了使得其中某一半导体层表现为P型导电类型，可对其同时掺杂N型杂质、P型杂质。示例性的，可以选取其中N型杂质的浓度远小于P型杂质的浓度。
上述第一中间层11和第二中间层13具体为绝缘层，在一实例中，所述第一中间层、所述第二中间层的材料选取满足以下至少一个条件：（1）所述第一中间层为电介质层；（2）所述第二中间层为电介质层。示例性的，第一中间层为电介质层，第二中间层也为电介质层。具体实施时，第一中间层和第二中间层的材料包括但不限于二氧化硅。
上述第一半导体层10、第二半导体层12以及第三半导体层14中各半导体层的材料包括但不限于单晶硅、多晶硅。在一实例中，所述第一半导体层10、所述第二半导体层12、所述第三半导体层14的材料选取满足以下至少一个条件：（1）所述第一半导体层10为单晶硅层；（2）所述第二半导体层12为多晶硅层；（3）所述第三半导体层14为多晶硅层。示例性的，所述第一半导体层10为单晶硅层；所述第二半导体层12为多晶硅层；所述第三半导体层14为多晶硅层。
其中，多个电容结构形成自由载流子浓度调制区域，该自由载流子浓度调制区域位于该半导体器件的波导区域内。当在多个电容结构上均施加偏压时，电荷会集聚在各半导体层的表面。与半导体器件中只有一个电容结构的方案相比，本申请实施例提供的技术方案中可以使得波导区域的载流子浓度分布发生更大的变化。根据等离子体色散效应，较大的载流子浓度分布的变化，会带来更大的折射率变化，从而使得调制器的调制效率增大，减小调制器长度方向（光线传播方向，也即图1中垂直于纸面的方向）上的尺寸。
在一些实例中，上述半导体器件构成光调制器，具体可以为电光调制器。
具体实施时，上述半导体器件可包括依次间隔排布的至少三层半导体层；其中，任意相邻两个半导体层的导电类型可相反；任意相邻两个半导体层之间的重叠区内设置有中间层。其中，中间层为绝缘层，具体可以为电介质层，中间层的材料可包括但不限于二氧化硅。其中，半导体层的材料可包括但不限于单晶硅和多晶硅。其中，至少三层半导体层中包括第一半导体层10、第二半导体层12以及第三半导体层14。上述中间层包括上述第一中间层11和第二中间层13。至少三层半导体层的具体层数可根据实际需要来设计，本申请实施例对此不作具体限定。
实际应用时，上述半导体器件，还包括：用于外接电信号的第一电接触21和第二电接触22；所述第一半导体层10与所述第一电接触21电连接；所述第二半导体层12与所述第二电接触22电连接；所述第三半导体层14与所述第一电接触21电连接。示例性的，所述第一电接触21、所述第二电接触22可以为金属层，其可以是圆形、正方形等。示例性的，所述第一电接触21、所述第二电接触22可以为布线结构。
示例性的，第一电接触21、第二电接触22分别电连接第一导电结构、第二导电结构，用于输入电信号。
示例性的，上述第一电接触21用于外接电信号的正极和负极中的一个；第二电接触22用于外接电信号的正极和负极中的另一个。
具体地，上述半导体器件，还包括：所述第一半导体层10通过第一导电层31与所述第一电接触21电连接；和/或所述第二半导体层12通过第二导电层32与所述第二电接触22电连接；和/或所述第三半导体层14通过第三导电层33与所述第一电接触21电连接。在一实例中，所述第一半导体层10通过第一导电层31与所述第一电接触21电连接；所述第二半导体层12通过第二导电层32与所述第二电接触22电连接；所述第三半导体层14通过第三导电层33与所述第一电接触21电连接。第一导电层31、第二导电层32以及第三导电层33的材料可以为半导体材料或金属材料，本申请实施例对此不做具体限定。
在一具体实例中，上述多个电容结构之间可相互重叠。具体地，可部分重叠或完全重叠。这样可减小自由载流子浓度调制区域的宽度，有助于提高调制效率。
为了形成良好的电接触，需要上述各半导体具有较高的掺杂浓度；而为了降低波导损耗，需要上述各半导体具有较低的掺杂浓度。为了既形成良好的电接触，又确保较低的波导损耗，在上述半导体器件中，所述第一半导体层10包括被第一掺杂剂掺杂的第一区域101、第二区域102，所述第一掺杂剂在所述第一区域101具有第一浓度并且在所述第二区域102具有第二浓度；所述第一浓度小于所述第二浓度；
所述第二半导体层12包括被第二掺杂剂掺杂的第三区域121、第四区域122，所述第二掺杂剂在所述第三区域121具有第三浓度并且在所述第四区域122具有第四浓度；所述第四浓度小于所述第三浓度；
所述第三半导体层14包括被第三掺杂剂掺杂的第五区域141、第六区域142，所述第三掺杂剂在所述第五区域141具有第五浓度并且在所述第六区域142具有第六浓度；所述第五浓度小于所述第六浓度；所述第一半导体层10的第一区域101与所述第二半导体层12的第四区域122之间具有相互重叠区，以形成所述第一重叠区；所述第二半导体层12的第四区域122与所述第三半导体层14的第五区域141之间具有相互重叠区，以形成所述第二重叠区。
这样，第一半导体层10的第二区域102、第二半导体层12的第三区域121以及第三半导体层14的第六区域142可以进行高浓度掺杂，以便于形成良好的电接触；第一半导体层10的第一区域101、第二半导体层12的第四区域122以及第三半导体层14的第五区域141可以进行低浓度掺杂，可确保较低的波导损耗。
在一实例中，如图1所示，第一半导体层10的第二区域102与第一电接触21电连接；第二半导体层12的第三区域121与第二电接触22电连接；第三半导体层14的第六区域142与第一电接触21电接触。具体地，第一半导体层10的第二区域102通过第一导电层31与第一电接触21电连接；第二半导体层12的第三区域121通过第二导电层32与第二电接触22电连接；第三半导体层14的第六区域142通过第三导电层33与第一电接触21电接触。
需要补充说明的是，所述第一半导体层10的第一区域101与所述第二半导体层12的第四区域122之间可部分重叠或完全重叠；所述第二半导体层12的第四区域122与所述第三半导体层14的第五区域141之间可部分重叠或完全重叠，本申请实施例对此不作具体限定。图1示出的是部分重叠情况。
在一实例中，如图1所示，所述第二半导体层12的除第四区域122以外的其他区域与所述第一半导体层10之间无相互重叠区；和/或，所述第二半导体层12的除第四区域122以外的其他区域与所述第三半导体层14之间无相互重叠区。在一些实施例中，在对光信号进行调制时，所需的波导区域的宽度不大，因此不需要很宽的重叠区。
当然，在另一实例中，第一半导体层10的第一区域101还可与第二半导体层12的除第四区域122以外的其他区域之间具有相互重叠区；和/或，第二半导体层12的第四区域122还可与第一半导体层10的除第一区域101以外的其他区域之间具有相互重叠区；和/或，第二半导体层12的第四区域122还可与第三半导体层14的除第五区域141以外的其他区域之间具有相互重叠区；和/或，第三半导体层14的第五区域141还可与第二半导体层12的除第四区域122以外的其他区域之间具有相互重叠区。
如图1所示，所述第一半导体层10还包括被所述第一掺杂剂掺杂的第七区域103；所述第一掺杂剂在所述第七区域103具有第七浓度；所述第七区域103位于所述第一区域101和所述第二区域102之间；所述第七浓度介于所述第一浓度和所述第二浓度之间。在一实例中，第一区域101和第二区域102之间无接触。由于针对不同区域设置了不同浓度，可适用于平衡器件调制性能和功耗，以及优化与外界的电连接。
如图1所示，所述第二半导体层12还包括被第二掺杂剂掺杂的第八区域123；所述第二掺杂剂在所述第八区域123具有第八浓度；所述第八区域123位于所述第三区域121和所述第四区域122之间；所述第八浓度介于所述第三浓度和所述第四浓度之间。在一实例中，第三区域121和第四区域122之间无接触。由于针对不同区域设置了不同浓度，可适用于平衡器件调制性能和功耗，以及优化与外界的电连接。
如图1所示，所述第三半导体层14还包括被第三掺杂剂掺杂的第九区域143；所述第三掺杂剂在所述第九区域具有第九浓度；所述第九区域143位于所述第五区域141和所述第六区域142之间；所述第九浓度介于所述第五浓度和所述第六浓度之间。在一实例中，第五区域141和第六区域142之间无接触。由于针对不同区域设置了不同浓度，可适用于平衡器件调制性能和功耗，以及优化与外界的电连接。
如图1所示，上述半导体器件，还包括：半导体衬底40；设置在所述半导体衬底40上的绝缘层50；所述第一半导体层10、所述第二半导体层12以及所述第三半导体层14从下到上依次间隔排布在所述绝缘层50之上。半导体衬底可以为硅衬底，具体可以为单晶硅衬底或多晶硅衬底。
示例性的，如图1所示，上述半导体器件包括依次间隔排布的第一半导体层10、第二半导体层12、第三半导体层14以及第四半导体层16。上述半导体器件还可包括：第三中间层15，设置于第三半导体层14与第四半导体层16之间的第三重叠区内。这样，所述第一半导体层10、所述第二半导体层12、所述第三半导体层14、所述第四半导体层16、所述第一中间层、所述第二中间层以及第三中间层形成多个用于对光信号进行调制的电容结构，具体形成三个电容结构。其中，如图1所示，第四半导体层16可与第二电接触22电连接。其中，如图1所示，第四半导体层16也可包括两个或三个不同掺杂浓度的区域，具体实现可参考上述各实施例中有关其他半导体层的相关内容，在此不再详述。
在上述实施例中，如图1所示，上述半导体器件包括两个电接触：第一电接触21和第二电接触22，第一半导体层10、第三半导体层14分别各自电连接至第一电接触21，第二半导体层12、第四半导体层16分别各自电连接至第二电接触22。在另一实例中，上述半导体器件可包括三个以上的电接触，具体数量以及与上述各半导体层的连接方式可根据实际需要来设计，本申请实施例对此不做具体限定。示例性的，如图2所示，上述半导体器件，包括第一电接触21、第二电接触22以及第三电接触23。第一半导体层10与第一电接触21电连接；第二半导体层12以及第四半导体层16分别与第二电接触22电连接；第三半导体层14与第三电接触23电连接。
示例性的，第二半导体层12、第三半导体层14以及第四半导体层16可以是20~150nm。示例性的，第一中间层、第二中间层、第三中间层的厚度可以为3~10nm，它们的厚度可不相同。示例性的，第一中间层的厚度为20nm、25nm，第二中间层、第三中间层的厚度均为5nm。示例性的，第一至第六区域的宽度各自可以为200~1000nm，它们的宽度可以相同，也可以不同。示例性的，第七区域、第八区域以及第九区域的宽度各自可以为200~1000nm。当然，亦可根据材料或工艺等其它因素，选取其它合适数值。
示例性的，第一半导体层10为单晶硅层；第二半导体层12、第三半导体层14以及第四半导体层16为多晶硅层。第二半导体层12、第三半导体层的厚度为30nm, 第四层半导体层的厚度为100nm；第一中间层、第二中间层、第三中间层的厚度均为6nm。波导宽度（即图1中的W）为380nm。第一区域101、第二区域102、第三区域、第四区域、第五区域以及第六区域的区域宽度（即图1中平行于纸面方向的尺寸）为780nm；第七区域、第八区域以及第九区域的区域宽度（即图1中平行于纸面方向的尺寸）为600nm。
下面将介绍一种上述各实施例中提供的半导体器件的制备方法，如图3所示，该制备方法，包括：
201、提供衬底。
202、在所述衬底上形成第一半导体层。
203、在形成有所述第一半导体层的所述衬底上形成第一中间层。
204、在形成有所述第一半导体层和所述第一中间层的所述衬底上形成第二半导体层。
205、在形成有所述第一半导体层、所述第一中间层以及所述第二半导体层的所述衬底上形成第二中间层。
206、在形成有所述第一半导体层、所述第一中间层、所述第二半导体层以及所述第二中间层的所述衬底上形成第三半导体层。
其中，第一半导体层、第二半导体层、第三半导体层依次间隔排布；第一中间层，设置于所述第一半导体层与所述第二半导体层之间的第一重叠区内；第二中间层，设置于所述第二半导体层与所述第三半导体层之间的第二重叠区内；所述第一半导体层、所述第二半导体层、所述第三半导体层、所述第一中间层以及所述第二中间层形成多个用于对光信号进行调制的电容结构。其中，所述半导体器件为光调制器，更具体地，是一种半导体光调制器。
上述201中，衬底可包括半导体衬底以及设置在半导体衬底上的绝缘层。
在一实例中，上述202中，可采用半导体薄膜沉积工艺在衬底上沉积第一原半导体层。其中，半导体薄膜沉积工艺可包括物理气相沉积工艺或化学气相沉积工艺，本申请实施例对此不做具体限定。对第一原半导体层进行刻蚀以及掺杂，得到第一半导体层。
上述203中，可采用半导体薄膜沉积工艺在形成有所述第一半导体层的所述衬底上沉积第一绝缘层。第一绝缘层的位于所述第一半导体层与所述第二半导体层之间的第一重叠区内的部分区域形成上述第一中间层。
在一实例中，上述204中，可采用半导体薄膜沉积工艺在形成有所述第一半导体层和所述第一绝缘层的所述衬底上形成第二原半导体层。对第二原半导体层进行刻蚀以及掺杂，得到第二半导体层。
上述205中，可采用半导体薄膜沉积工艺在形成有所述第一半导体层、所述第一绝缘层以及所述第二半导体层的所述衬底上形成第二绝缘层。第二绝缘层的位于所述第二半导体层与所述第三半导体层之间的第二重叠区内的部分区域形成上述第二中间层。
上述206中，可采用半导体薄膜沉积工艺在形成有所述第一半导体层、所述第一中间层、所述第二半导体层以及所述第二中间层的所述衬底上形成第三原半导体层。对第三原半导体层进行刻蚀以及掺杂，得到第三半导体层。
其中，有关对各原半导体层进行刻蚀的具体步骤可根据实际需要来设计，本申请实施例对此不作具体限定。有关对各原半导体层进行掺杂的具体步骤也可根据实际需要来设计，其中，掺杂区域的数量以及各掺杂区域的掺杂浓度、掺杂离子可根据实际需要来确定。
需要补充说明的是，当通过沉积工艺得到的上述第一到第三原半导体层中的某一原半导体层本身就具有某种导电类型时，可省略上述掺杂步骤。其中，沉积得到的原半导体层是否具有某种导电类型以及具有哪种导电类型，与沉积时所使用的原材料以及沉积工艺有关。具体实施时，可根据实际需要来设计，本申请实施例对此不做具体限定。
可选的，上述方法，还可包括：
207、在形成有所述第一半导体层、所述第一中间层、所述第二半导体层、所述第二中间层以及第三半导体层的所述衬底上形成第三绝缘层。
208、对所述第三绝缘层进行刻蚀，形成与第一半导体层连通的第一通孔，与第二半导体层连通的第二通孔以及与第三半导体层连通的第三通孔。
209、在第一通孔中形成第一导电层、第二通孔中沉积第二导电层以及第三通孔中沉积第三导电层。
210、在所述第三绝缘层上沉积第一电接触和第二电接触。
211、在前述结构上形成第四绝缘层。
其中，所述第一电接触分别与第一导电层以及第三导电层电连接；第二电接触分别与第二导电层电连接。
在一种可实现的方案中，上述201中的衬底具体可以为SOI（Silicon-On-Insulator，绝缘体上硅）衬底。SOI衬底包括：硅基、位于硅基上的绝缘层以及位于绝缘层上的单晶硅层。相应的，上述202中“在所述衬底上形成第一半导体层”，具体可包括：对所述SOI衬底的单晶硅层进行刻蚀，得到第一半导体层。上述半导体器件及其各层的相关内容可参见上述各实施例中相应内容，在此不再赘述。
本申请实施例还提供了一种光子芯片。该光子芯片可包括上述各实施例中所涉及的半导体器件。示例性的，所述光子芯片可以是光子计算芯片，示例性的，所述光子计算芯片是基于神经网络的光子计算芯片。示例性的，光子芯片可包括多个连接的MZI器件（马赫-曾德尔干涉器件），MZI器件中包括上述半导体器件，该半导器件具体为光调制器。
本申请实施例还提供了一种光计算设备。该计算设备可包括上述实施例中所涉及的光子芯片。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (16)
1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一半导体层；
在形成有所述第一半导体层的所述衬底上形成第一中间层；
在形成有所述第一半导体层和所述第一中间层的所述衬底上形成第二半导体层；
在形成有所述第一半导体层、所述第一中间层以及所述第二半导体层的所述衬底上形成第二中间层；
在形成有所述第一半导体层、所述第一中间层、所述第二半导体层以及所述第二中间层的所述衬底上形成第三半导体层；
其中，所述第一半导体层、所述第二半导体层、所述第三半导体层依次间隔排布；所述第一中间层，设置于所述第一半导体层与所述第二半导体层之间的第一重叠区内；所述第二中间层，设置于所述第二半导体层与所述第三半导体层之间的第二重叠区内；所述第一半导体层、所述第二半导体层、所述第三半导体层、所述第一中间层以及所述第二中间层形成多个用于对光信号进行调制的电容结构。
2.一种半导体器件，其特征在于，包括：
依次间隔排布的第一半导体层、第二半导体层、第三半导体层；
第一中间层，设置于所述第一半导体层与所述第二半导体层之间的第一重叠区内；
第二中间层，设置于所述第二半导体层与所述第三半导体层之间的第二重叠区内；
所述第一半导体层、所述第二半导体层、所述第三半导体层、所述第一中间层以及所述第二中间层形成多个用于对光信号进行调制的电容结构。
3.根据权利要求2所述的半导体器件，其特征在于，所述第一半导体层与所述第二半导体层具有相反的导电类型和/或所述第一半导体层与所述第三半导体层具有相同的导电类型；进一步的，所述第一半导体层以及所述第二半导体层被掺杂成表现出相反的导电类型，和/或所述第一半导体层以及所述第三半导体层被掺杂成表现出相同的导电类型。
4.根据权利要求2所述的半导体器件，其特征在于，多个所述电容结构相互重叠。
5.根据权利要求2所述的半导体器件，其特征在于，
所述第一半导体层包括被第一掺杂剂掺杂的第一区域、第二区域，所述第一掺杂剂在所述第一区域具有第一浓度并且在所述第二区域具有第二浓度；所述第一浓度小于所述第二浓度；
所述第二半导体层包括被第二掺杂剂掺杂的第三区域、第四区域，所述第二掺杂剂在所述第三区域具有第三浓度并且在所述第四区域具有第四浓度；所述第四浓度小于所述第三浓度；
所述第三半导体层包括被第三掺杂剂掺杂的第五区域、第六区域，所述第三掺杂剂在所述第五区域具有第五浓度并且在所述第六区域具有第六浓度；所述第五浓度小于所述第六浓度；
所述第一半导体层的第一区域与所述第二半导体层的第四区域之间具有相互重叠区，以形成所述第一重叠区；
所述第二半导体层的第四区域与所述第三半导体层的第五区域之间具有相互重叠区，以形成所述第二重叠区。
6.根据权利要求5所述的半导体器件，其特征在于，所述第二半导体的除所述第四区域以外的其他区域与所述第一半导体层之间无相互重叠区；和/或
所述第二半导体层的除所述第四区域以外的其他区域与所述第三半导体层之间无相互重叠区。
7.根据权利要求5所述的半导体器件，其特征在于，所述第一半导体层还包括被所述第一掺杂剂掺杂的第七区域；所述第一掺杂剂在所述第七区域具有第七浓度；
所述第七区域位于所述第一区域和所述第二区域之间；
所述第七浓度介于所述第一浓度和所述第二浓度之间。
8.根据权利要求5所述的半导体器件，其特征在于，所述第二半导体层还包括被所述第二掺杂剂掺杂的第八区域；所述第二掺杂剂在所述第八区域具有第八浓度；
所述第八区域位于所述第三区域和所述第四区域之间；
所述第八浓度介于所述第三浓度和所述第四浓度之间。
9.根据权利要求5所述的半导体器件，其特征在于，所述第三半导体层还包括被所述第三掺杂剂掺杂的第九区域；所述第三掺杂剂在所述第九区域具有第九浓度；
所述第九区域位于所述第五区域和所述第六区域之间；
所述第九浓度介于所述第五浓度和所述第六浓度之间。
10.根据权利要求2至9中任一项所述的半导体器件，其特征在于，还包括：
用于外接电信号的第一电接触和第二电接触；
所述第一半导体层与所述第一电接触电连接；
所述第二半导体层与所述第二电接触电连接；
所述第三半导体层与所述第一电接触电连接。
11.根据权利要求10所述的半导体器件，其特征在于，还包括：
所述第一半导体层通过第一导电层与所述第一电接触电连接；和/或
所述第二半导体层通过第二导电层与所述第二电接触电连接；和/或
所述第三半导体层通过第三导电层与所述第一电接触电连接。
12.根据权利要求2至9中任一项所述的半导体器件，其特征在于，还包括：半导体衬底；
设置在所述半导体衬底上的绝缘层；
所述第一半导体层、所述第二半导体层以及所述第三半导体层从下到上依次间隔排布在所述绝缘层之上。
13.根据权利要求12所述的半导体器件，其特征在于，所述第一半导体层、所述第二半导体层、所述第三半导体层的材料选取满足以下至少一个条件：（1）所述第一半导体层为单晶硅层；（2）所述第二半导体层为多晶硅层；（3）所述第三半导体层为多晶硅层。
14.根据权利要求2至9中任一项所述的半导体器件，其特征在于，所述第一中间层、所述第二中间层的材料选取满足以下至少一个条件：
（1）所述第一中间层为电介质层；
（2）所述第二中间层为电介质层。
15.一种光子芯片，其特征在于，包括：上述权利要求2至14中任一项所述的半导体器件。
16.一种光计算设备，其特征在于，包括上述权利要求15中的光子芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110882668.3A CN113341599B (zh) | 2021-08-02 | 2021-08-02 | 半导体器件、制备方法、光子芯片及光计算设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110882668.3A CN113341599B (zh) | 2021-08-02 | 2021-08-02 | 半导体器件、制备方法、光子芯片及光计算设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113341599A true CN113341599A (zh) | 2021-09-03 |
| CN113341599B CN113341599B (zh) | 2021-10-29 |
Family
ID=77480613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110882668.3A Active CN113341599B (zh) | 2021-08-02 | 2021-08-02 | 半导体器件、制备方法、光子芯片及光计算设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113341599B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101813834A (zh) * | 2009-02-19 | 2010-08-25 | 北京大学 | 一种双mos结构硅基电光调制器 |
| US20150049978A1 (en) * | 2012-03-30 | 2015-02-19 | Nec Corporation | Silicon-based electro-optical device |
| US20160170240A1 (en) * | 2014-01-24 | 2016-06-16 | Cisco Technology, Inc. | Electro-optical modulator using ribbed waveguides |
-
2021
- 2021-08-02 CN CN202110882668.3A patent/CN113341599B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101813834A (zh) * | 2009-02-19 | 2010-08-25 | 北京大学 | 一种双mos结构硅基电光调制器 |
| US20150049978A1 (en) * | 2012-03-30 | 2015-02-19 | Nec Corporation | Silicon-based electro-optical device |
| US20160170240A1 (en) * | 2014-01-24 | 2016-06-16 | Cisco Technology, Inc. | Electro-optical modulator using ribbed waveguides |
Non-Patent Citations (1)
| Title |
|---|
| XIAOGUANG TU ET AL: "A High-Performance Si-Based MOS Electrooptic Phase Modulator Witha Shunt-Capacitor Configuration", 《JOURNAL OF LIGHTWAVE TECHNOLOGY》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113341599B (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10133098B2 (en) | MOS capacitor optical modulator with transparent conductive and low-refractive-index gate | |
| US9360688B2 (en) | Electro-optical modulators with folded gate layers | |
| US20170184883A1 (en) | Dual-junction optical modulator and the method to make the same | |
| JP5321598B2 (ja) | 光変調器とその製造方法 | |
| US9429774B2 (en) | Optic modulator and method of manufacturing the same | |
| EP2132595B1 (en) | High speed semiconductor optical modulator | |
| US10901246B2 (en) | Optical phase shifter and optical switch device using ferroelectric material | |
| WO2010103891A1 (ja) | 光変調器とその製造方法 | |
| US9618776B2 (en) | Electro-absorption optical modulation device and method of fabricating the same | |
| US20240085628A1 (en) | Precision spacing control for optical waveguides | |
| TWI384311B (zh) | 光電調制器及其製造方法 | |
| CN117406471A (zh) | 硅光调制器 | |
| JP5369737B2 (ja) | 光通信システムとその製造方法 | |
| CN113341599B (zh) | 半导体器件、制备方法、光子芯片及光计算设备 | |
| CN108538785B (zh) | 基于浮栅充放电的状态非易失光开关及其制备方法 | |
| CN220829639U (zh) | 光调制器 | |
| CN220829638U (zh) | 光调制器 | |
| US11619856B1 (en) | Suppressing leakage currents in periodic travelling wave electrode structures | |
| CN221351890U (zh) | 光调制器 | |
| CN117111337A (zh) | 一种基于moscap的调制器结构及其应用 | |
| US20220244581A1 (en) | Electro-optic modulator | |
| KR101842393B1 (ko) | Pn접합 광 변조기 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240313 Address after: 100176 Beijing Daxing District Beijing Economic and Technological Development Zone Core Area 34M3 Plot Patentee after: North IC Technology Innovation Center (Beijing) Co.,Ltd. Country or region after: China Address before: Room 1001, 10 / F, building 6, Euro American Financial City, Cangqian street, Yuhang District, Hangzhou City, Zhejiang Province Patentee before: Hangzhou guangzhiyuan Technology Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |