CN108538785B - 基于浮栅充放电的状态非易失光开关及其制备方法 - Google Patents
基于浮栅充放电的状态非易失光开关及其制备方法 Download PDFInfo
- Publication number
- CN108538785B CN108538785B CN201810175506.4A CN201810175506A CN108538785B CN 108538785 B CN108538785 B CN 108538785B CN 201810175506 A CN201810175506 A CN 201810175506A CN 108538785 B CN108538785 B CN 108538785B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- monocrystalline silicon
- oxygen
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 89
- 238000007667 floating Methods 0.000 title claims abstract description 67
- 238000002360 preparation method Methods 0.000 title abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 156
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 115
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 80
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 72
- 238000002955 isolation Methods 0.000 claims abstract description 38
- FEWHDZOJQQLPEN-UHFFFAOYSA-N [O].[N].[O] Chemical compound [O].[N].[O] FEWHDZOJQQLPEN-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000005253 cladding Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052710 silicon Inorganic materials 0.000 claims description 50
- 239000010703 silicon Substances 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 35
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 230000005641 tunneling Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 230000000670 limiting effect Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 3
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 14
- 239000006185 dispersion Substances 0.000 abstract description 5
- 230000008859 change Effects 0.000 abstract description 4
- 238000004891 communication Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 7
- 230000003068 static effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000001953 recrystallisation Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- GWFXMCXJFOEMNQ-UHFFFAOYSA-N [O].O=[N] Chemical compound [O].O=[N] GWFXMCXJFOEMNQ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Optical Integrated Circuits (AREA)
Abstract
一种基于浮栅充放电的状态非易失光开关及其制备方法。光开关由下到上依次为单晶硅衬底、二氧化硅埋层、单晶硅n型掺杂层、绝缘二氧化硅层、单晶硅浮栅层、氧氮氧隔离层、单晶硅p型掺杂层、二氧化硅上包层和金属电极，本发明整体上包含两个串联连接的浮栅电容，浮栅内的载流子浓度可通过电子隧穿效应改变。由于载流子色散效应导致波导有效折射率的改变，从而可实现对光路的调控。切换后的光路可以在电压断掉后还能保持原状态，在光通信和光互连数据交换领域具有广阔的应用前景。
Description
技术领域
本发明涉及硅基集成光电子学中的光开关及光交换器件，特别是一种基于浮栅充放电的状态非易失光开关及其制备方法。
背景技术
集成硅基光开关有着低功耗、响应迅速、易于集成和CMOS工艺兼容等优势，在大数据和云计算飞速发展的背景下，在光通信的数据路由和交换领域，拥有极大的应用前景，为解决传统电信号的带宽限制，实现下一代高速全光交换网络提供了可能。
集成光开关的实现方式有多种，加州大学伯克利分校研究出基于微机电系统(MEMS)的光学开关获得了很低的光信号损耗和驱动电功耗，但是在响应速度、所需驱动电压幅值和稳定性方面均逊色于基于载流子色散效应的硅基光开关。硅基光开关技术有着很多优点，如功耗低、响应迅速、易于集成、成本低等。在单元结构方面，硅基光开关主要使用的是微环谐振器(MRR)和马赫增德尔干涉仪(MZI)两种基本结构。在微环谐振器中，利用微环的谐振特性来控制光路的通断；马赫增德尔干涉仪中，利用干涉仪双臂的相位差来实现不同光路切换。现有的光开关技术大多基于这两种基本结构或其组合形式，或是由这两种基本结构组合构成的开关阵列。
在现代计算机中，存储设备与中央处理器间的数据传输速度与处理器处理数据速度的不匹配问题，即计算机的“冯诺依曼瓶颈”，限制了其进一步发展。而集成光互连技术的发展使芯片级的光信息交换突飞猛进，为解决“冯诺依曼瓶颈”带来了潜在可能。然而，现有的硅基光开关技术都需要一定的静态功耗以维持开关状态，这限制了光开关在追求高效率和低能耗的光互连中的应用。
发明内容
本发明是基于现有的光子学理论和集成光开关技术，针对传统光开关必需静态功耗以维持开关状态的问题，提供一种基于浮栅充放电的状态非易失光开关及其制备方法。该光开关整体上包含两个串联连接的浮栅电容，浮栅内的载流子浓度可通过电子隧穿效应改变。由于载流子色散效应导致波导有效折射率的改变，从而可实现对光路的调控。切换后的光路可以在电压断掉后还能保持原状态，在集成光交换领域具有广阔的应用前景。
为达到上述目的，本发明的技术解决方案如下：
一种基于浮栅充放电的状态非易失的光开关，其特点在于，由下到上依次为单晶硅衬底、二氧化硅埋层、单晶硅n型掺杂层、二氧化硅层隔离层、单晶硅浮栅层、氧氮氧隔离层、单晶硅p型掺杂层、二氧化硅上包层和金属电极，光开关构成主要包括：
上层，即所述的单晶硅p型掺杂层，中央为重掺杂，两侧为轻掺杂，所述的p型重掺杂中央与中央电极相连；
下层，即所述的单晶硅n型掺杂层，分为左右不相连的两部分，且每一部分的两端为重掺杂，靠近中间的部分为轻掺杂，两端的n型重掺杂区域分别与左电极、右电极相连；
中间层，即位于上层p型轻掺杂和下层n型轻掺杂的交叠区域之间的中间层自上而下依次是氧氮氧隔离层、单晶硅浮栅层和二氧化硅隔离层，所述的二氧化硅隔离层与所述的下层隔离，所述的氧氮氧隔离层与所述的上层隔离，以防止电子隧穿进入上层，所述的上层、中间层和下层的材料均为单晶硅，交叠区域构成两个并行的光波导，以保证光信号传输的低损耗。
所述的氧氮氧隔离层由二氧化硅-氮化硅-二氧化硅层构成。
所述的单晶硅n型掺杂层厚度为50-200nm，位于整体结构的两侧，两端连接电极处为n型重掺杂区域，浓度>1019cm-3，靠近中间的部分为n型轻掺杂区域，浓度为1016-1018cm-3。
所述的单晶硅P型掺杂层的重掺杂区域的浓度>1019cm-3，两侧p型轻掺杂区的浓度为1016-1018cm-3。
所述的二氧化硅隔离层是5-20nm的二氧化硅层。
所述的上层的单晶硅P型掺杂层成平板形，相应的氧氮氧隔离层、单晶硅浮栅层和二氧化硅隔离层均为平板形，所述的单晶硅n型掺杂层的左右不相连部分之间由二氧化硅绝缘层隔离，起到电学隔离作用，称为平面浮栅结构的光开关。
所述的上层的单晶硅P型掺杂层成凹形，相应的氧氮氧隔离层、单晶硅浮栅层和二氧化硅隔离层成┐形或┌形并填充在所述的单晶硅n型掺杂层的左右两不相连部分之间，称为L型浮栅结构的光开关。
上述平面浮栅结构的光开关的制备方法，其特点在于该方法包括下列步骤：
1)准备SOI硅片，二氧化硅埋层厚度为2μm，顶层单晶硅层厚度为200nm；
2)对单晶硅层进行n型磷离子注入掺杂，使得两端为重掺杂，浓度1020cm-3，中间部分为轻掺杂，浓度1017cm-3；
3)对硅片进行高温氧化，形成8nm厚热氧化层；
4)采用光刻掩模刻蚀去除中间和两边外侧氧化层，再用等离子刻蚀去除氧化层下的单晶硅，形成两个矩形条状结构，它们之间的间隔为1μm，确保最终左右两波导间无耦合串扰；
5)在刻蚀后的硅层上覆盖光刻胶，用氢氟酸刻蚀左右两边暴露的二氧化硅薄层；
6)除去剩余光刻胶，进行快速氢氟酸清洗，以保证器件表面无杂质，确保后续单晶硅生长的质量；
7)采用等离子体增强化学汽相沉积法(PECVD)进行80-200nm厚的无定型硅沉积，在纯氮气中1000℃退火约10个小时，以原SOI的单晶硅作为籽晶层，使无定形硅进行重结晶，形成单晶硅浮栅层；
8)对重结晶后的单晶硅层进行化学机械打磨(CMP)使表面平整，在其上进行氧氮氧层沉积，依次为二氧化硅、氮化硅、二氧化硅，厚度均为几个纳米，整体厚度不超过18nm，氧氮氧隔离层的用途是防止浮栅中的电子隧穿进入到上层硅；
9)用和以上步骤相同的方法对中央和两侧区域再次进行刻蚀，使两端初始SOI单晶硅晶籽层外露，用于再次生长单晶硅以形成上层硅平板，在两波导中间刻蚀区域中沉积二氧化硅，并进行化学机械打磨保持上表面平整；
10)与步骤7)类似，再次进行无定型硅沉积和重结晶，形成80～200nm厚的上层单晶硅层；
11)对两侧区域进行刻蚀，采用等离子刻蚀确保波导区域表面和侧壁的光滑度，从而减小光信号在波导中的传输损耗；
12)对上层波导区域进行p型硼离子注入掺杂和热扩散，使得中央处为重掺杂，浓度1020cm-3，两侧轻掺杂，浓度为1017cm-3；
13)进行二氧化硅上包层沉积，除了对光有限制作用外，还对波导起保护作用；
14)在所述的p型重掺杂区域和n型重掺杂区域的上方，刻蚀去除相应位置的二氧化硅，形成通孔，溅射铝金属填充通孔并分别与所述的中央电极、左电极、右电极相连。
上述L型浮栅结构的光开关的制备方法，其特点在于该方法包括下列步骤：
1)准备SOI硅片，二氧化硅埋层厚度为2μm，顶层单晶硅层厚度为200nm；
2)对单晶硅层进行n型磷离子注入掺杂，使得两端为重掺杂，浓度1020cm-3，中间部分轻掺杂，浓度1017cm-3；
3)用电感耦合等离子(ICP)刻蚀除去部分单晶硅，形成中央矩形沟道，沟道宽度>1μm，防止两平行波导间耦合；
4)采用纯氧在1000℃温度下对硅片进行高温氧化，在上表面和沟道侧壁形成约8-10nm厚的热氧化层；
5)采用光刻掩模刻蚀的方法，在沟道侧壁和两侧上表面氧化层上部分覆盖光刻胶保护，之后用氢氟酸刻蚀去除暴露部分的二氧化硅薄层；
6)去除光刻胶，用低浓度氢氟酸快速清洗表面，确保表面无任何杂质，以保证后续单晶硅生长的质量；
7)采用化学气相沉积100nm厚的无定形硅，在纯氮气中1000℃高温退火10小时，以原SOI的单晶硅作为籽晶层，使无定形硅进行结晶，形成单晶硅浮栅层；
8)用等离子刻蚀去除中央沟道区的单晶硅，保持侧壁平整度；
9)在上表面和沟道内壁进行氧氮氧层沉积，依次为二氧化硅、氮化硅、二氧化硅，厚度均为几个纳米，整体隔离层厚度不超过18nm，氧氮氧隔离层的用途是防止浮栅中的电子隧穿进上层硅；
10)在中央和两侧区域再次进行刻蚀，保证隔离层只覆盖中央沟道区的侧壁，同时使两侧初始SOI单晶硅晶籽层外露，用于再次生长单晶硅以形成上层硅；
11)与步骤(7)类似，再次进行无定型硅沉积和重结晶，形成80～200nm厚的上层单晶硅；
12)对中央和两侧区域再进行刻蚀，确保波导区域表面和侧壁的光滑度，从而减小光信号在波导中的传输损耗；
13)对上层L型单晶硅层区域进行p型硼离子注入掺杂和热扩散，使底部中央的位置为重掺杂，浓度1020cm-3，两侧L型竖直和水平处为轻掺杂，浓度为1017cm-3；
14)进行二氧化硅上包层沉积，除了对光有限制作用外，还对波导起保护作用，在所述的p型重掺杂区域和n型重掺杂区域的上方，刻蚀去除相应位置的二氧化硅，形成通孔，溅射铝金属填充通孔并分别与所述的中央电极、左电极、右电极相连。
本发明光开关工作时，首先在中央电极处加直流电压以设置开关的静态工作点。直流电压加上后，上硅层、下硅层之间形成了强电场，下硅层内的电子因隧穿效应进入浮栅，由于左右两边的对称性，两侧浮栅中的电子浓度相等，以此设置两波导的初始状态。之后在左右两侧的电极上加载高速电驱动开光控制信号。由于该开关整体结构相当于两个串联的电容，当左边电容上层硅电势低于下层硅电势时，浮栅中的电子隧穿回到下层硅区域，而右边电容刚好相反，上层硅电势高于下层硅，有更多的电子隧穿进入浮栅。由于浮栅与上层硅层间存在氧氮氧绝缘层，能起到很好隔离作用，浮栅中的电子无法进入上层硅，因而两侧浮栅中的电子浓度在控制信号作用下变得不再相等，引发两侧波导有效折射率往相反方向调节，一侧增加则另一侧减小。这种有效折射率推挽式调节，可以引起马赫增德尔干涉仪输出光强的变化，最终实现对光路的切换。由于该器件工作原理是基于电子隧穿效应的折射率推挽调节，无需静态功耗就能保持光开关状态，从而可以实现非易失性光开关。
本发明将三层硅交叠区域改进成L型，增大浮栅和光波导模式的交叠面积，有利于提高波导有效折射率的调节效率，缩短马赫曾德调节臂的长度，从而使器件更加紧凑。
与现有技术相比，本发明的有益效果是：
1)采用浮栅结构，利用电子的隧穿效应调节波导内载流子浓度，光开关状态切换后无需静态功耗就能一直保持该状态；
2)波导的三层硅均可使用单晶硅，从而可以获得低损耗光传输；
3)浮栅结构为L型，增加了与光波导模场的交叠，有利于提高波导折射率调节效率。
附图说明
图1为本发明状态非易失光开关实施例1—平面浮栅结构示意图。
图2为本发明状态非易失光开关实施例2—L型浮栅结构示意图。
图3为本发明平面浮栅结构的光开关制作流程图。
图4为本发明L型浮栅结构的光开关制作流程图。
具体实施方式
下面结合附图和实施例对本发明的实施例作详细说明，本实施例在以本发明的技术方案为前提进行实施，给出了详细的实施方式和操作过程，但本发明的保护范围不限于下述的实施例。
先请参阅图1，图1为本发明状态非易失光开关实施例1—平面浮栅结构示意图。该关开关波导剖面结构包括：从下至上依次为，单晶硅衬底，二氧化硅埋层(下包层)，单晶硅n型掺杂层，中央绝缘二氧化硅层，二氧化硅隔离层，单晶硅浮栅层，氧氮氧(ONO)隔离层，上层单晶硅p型掺杂层，二氧化硅上包层，电极层。我们结合电极偏压，对本发明的具体实施方案分别作出解释，随后给出该器件的工艺制作流程。
首先，初始时两波导中间的电极连接直流偏置电压，两侧电极接地，因而在上下掺杂硅层之间形成了电场，下层硅中的电子通过隧穿效应进入浮栅，两侧浮栅中的电子浓度相等。由于浮栅与上层硅之间有氧氮氧隔离层阻挡，电子无法继续隧穿进到最上层硅。
之后，在左右两侧电极上加载光开关控制电信号，用于调节两波导有效折射率。当左侧电极电势相比于右侧电极升高时，由于两电容的串联，左边电容上的电压减小，浮栅中的电子隧穿回到下层硅；而右边电容上的电压进一步增加，更多的电子隧穿进入浮栅，右侧浮栅中的电子浓度大于左侧。类似地，当右侧电极电势相比于左侧电升高时，会导致左侧浮栅中的电子浓度大于右侧。由于载流子色散效应，两波导的有效折射率发生改变，如果将该波导放置于马赫-曾德干涉仪中，就可以实现对光路的切换。由于该器件工作原理是基于电子的隧穿效应和两波导折射率的推挽调节，开关切换后的光路在电压断开后仍然能保持原状态，实现静态零功耗的非易失光开关功能。
图2为本发明状态非易失光开关实施例2—L型浮栅结构示意图。是对本发明实施例1的改进，将三层硅交叠区改进成L型，所述的上层的单晶硅P型掺杂层成凹形，相应的氧氮氧隔离层、单晶硅浮栅层和二氧化硅隔离层成┐形或┌形并填充在所述的单晶硅n型掺杂层的左右两不相连部分之间，称为L型浮栅结构的光开关。目的是增大浮栅层与光波导模式的交叠，提高波导有效折射率调节效率。
图3为本发明平面浮栅结构的非易失光开关的制作流程图，包括以下步骤：
1)准备SOI硅片，二氧化硅埋层厚度为2μm，顶层单晶硅层厚度为200nm；
2)对单晶硅层进行n型磷离子注入掺杂，使得两端为重掺杂，浓度1020cm-3，中间部分为轻掺杂，浓度1017cm-3；
3)对硅片进行高温氧化，形成8nm厚热氧化层；
4)采用光刻掩模刻蚀去除中间和两边外侧氧化层，再用等离子刻蚀去除氧化层下的单晶硅，形成两个矩形条状结构，它们之间间隔为1μm，确保最终左右两波导间无耦合串扰；
5)在刻蚀后的硅层上覆盖光刻胶，用氢氟酸刻蚀左右两边暴露的二氧化硅薄层；
6)除去剩余光刻胶，进行快速氢氟酸清洗，以保证器件表面无杂质，确保后续单晶硅生长的质量。图中箭头为下一步骤中单晶硅的生长方向；
7)采用等离子体增强化学汽相沉积法(PECVD)进行80-200nm厚的无定型硅沉积，在纯氮气中1000℃退火约10个小时，以原SOI的单晶硅作为籽晶层，使无定形硅进行重结晶，形成单晶硅浮栅层；
8)对重结晶后的单晶硅层进行化学机械打磨(CMP)使表面平整，在其上进行氧氮氧层沉积，依次为二氧化硅、氮化硅、二氧化硅，厚度均为几个纳米，整体厚度不超过18nm，氧氮氧隔离层的用途是防止浮栅中的电子隧穿进入到上层硅；
9)用和以上步骤相同的方法对中央和两侧区域再次进行刻蚀，使两端初始SOI单晶硅晶籽层外露，用于再次生长单晶硅以形成上层硅平板。在两波导中间刻蚀区域中沉积二氧化硅，并进行化学机械打磨保持上表面平整。图中箭头为第二次的单晶硅结晶生长方向；
10)与步骤7)类似，再次进行无定型硅沉积和重结晶，形成80～200nm厚的上层单晶硅层；
11)对两侧区域进行刻蚀，采用等离子刻蚀确保波导区域表面和侧壁的光滑度，从而减小光信号在波导中的传输损耗；
12)对上层波导区域进行p型硼离子注入掺杂和热扩散，使得中央处为重掺杂，浓度1020cm-3，两侧轻掺杂，浓度为1017cm-3；
13)进行二氧化硅上包层沉积，除了对光有限制作用外，还对波导起保护作用；
14)在重掺杂区域上方刻蚀去除相应位置的二氧化硅，形成通孔，溅射铝金属填充通孔和重掺杂区域接触形成电极连接。
图4为本发明状态非易失光开关实施例2—L型结构的制作流程图，与图3类似的，步骤如下：
1)准备SOI硅片，二氧化硅埋层厚度为2μm，顶层单晶硅层厚度为200nm；
2)对单晶硅层进行n型磷离子注入掺杂，使得两端为重掺杂，浓度1020cm-3，中间部分轻掺杂，浓度1017cm-3；
3)用电感耦合等离子(ICP)刻蚀除去部分单晶硅，形成中央矩形沟道，沟道宽度>1μm，防止两平行波导间耦合；
4)采用纯氧在1000℃温度下对硅片进行高温氧化，在上表面和沟道侧壁形成约8-10nm厚的热氧化层；
5)采用光刻掩模刻蚀的方法，在沟道侧壁和两侧上表面氧化层上部分覆盖光刻胶保护，之后用氢氟酸刻蚀去除暴露部分的二氧化硅薄层；
6)去除光刻胶，用低浓度氢氟酸快速清洗表面，确保表面无任何杂质，以保证后续单晶硅生长的质量。图中箭头为下一步骤中单晶硅的生长方向；
7)采用化学气相沉积100nm厚的无定形硅，在纯氮气中1000℃高温退火10小时，以原SOI的单晶硅作为籽晶层，使无定形硅进行结晶，形成单晶硅浮栅层；
8)用等离子刻蚀去除中央沟道区单晶硅，保持侧壁平整度；
9)在上表面和沟道内壁进行氧氮氧层沉积，依次为二氧化硅、氮化硅、二氧化硅，厚度均为几个纳米，整体隔离层厚度不超过18nm，氧氮氧隔离层的用途是防止浮栅中的电子隧穿进上层硅；
10)中央和两侧区域再次进行刻蚀，保证隔离层只覆盖中央沟道区的侧壁，同时使两侧初始SOI单晶硅晶籽层外露，用于再次生长单晶硅以形成上层硅；
11)与步骤7)类似，再次进行无定型硅沉积和重结晶，形成80～200nm厚的上层单晶硅；
12)对中央和两侧区域再进行刻蚀，确保波导区域表面和侧壁的光滑度，从而减小光信号在波导中的传输损耗；
13)对上层L型单晶硅层区域进行p型硼离子注入掺杂和热扩散，使底部中央的位置为重掺杂，浓度1020cm-3，两侧L型竖直和水平处为轻掺杂，浓度为1017cm-3；
14)进行二氧化硅上包层沉积，除了对光有限制作用外，还对波导起保护作用。在重掺杂区域上方刻蚀去除相应位置的二氧化硅，形成通孔，溅射铝金属填充通孔和重掺杂区域接触形成电极连接。
本发明利用结构内部载流子的隧穿效应和推挽干涉的原理，改变波导中载流子浓度分布，进而由于载流子的色散效应导致波导有效折射率的改变，实现光路切换。同时，在外加电压断开的情况下仍能保持原状态，实现非易失的开关功能。本发明三层波导均采用单晶硅，可以最大程度地减小光信号在波导中传输的损耗，外层的二氧化硅层包层起到限制光和保护波导的作用。本发明在传统硅基光开关低损耗的基础上，进一步减少了光路交换的功耗，实现数据快速、高效、低损耗和低功耗的光信号传输交换。
最后需要说明的是，以上实施例仅用以说明本发明的实现方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种基于浮栅充放电的状态非易失的光开关，其特征在于，由下到上依次为单晶硅衬底、二氧化硅埋层、单晶硅n型掺杂层、绝缘二氧化硅层、单晶硅浮栅层、氧氮氧隔离层、单晶硅p型掺杂层、二氧化硅上包层和金属电极，光开关构成主要包括：
上层，所述的单晶硅p型掺杂层，中央为重掺杂，两侧为轻掺杂，所述的p型重掺杂中央与中央电极相连；
下层，所述的单晶硅n型掺杂层，分为左右不相连的两部分，且每一部分的两端为重掺杂，靠近中间的部分为轻掺杂，两端的n型重掺杂区域分别与左电极、右电极相连；
中间层，即位于上层p型轻掺杂和下层n型轻掺杂的交叠区域之间的中间层自上而下依次是氧氮氧隔离层、单晶硅浮栅层和二氧化硅隔离层，所述的二氧化硅隔离层与所述的下层隔离，所述的氧氮氧隔离层与所述的上层隔离，以防止电子隧穿进入上层，所述的上层、中间层和下层的材料均为单晶硅，交叠区域构成两个并行的光波导，以保证光信号传输的低损耗。
2.根据权利要求1所述的状态非易失的光开关，其特征在于，所述的氧氮氧隔离层由二氧化硅-氮化硅-二氧化硅层构成。
3.根据权利要求1所述的状态非易失的光开关，其特征在于，所述的单晶硅n型掺杂层厚度为50-200nm，位于整体结构的两侧，两端连接电极处为n型重掺杂区域，浓度>1019cm-3，靠近中间的部分为n型轻掺杂区域，浓度为1016-1018cm-3。
4.根据权利要求1所述的状态非易失的光开关，其特征在于，所述的单晶硅P型掺杂层的重掺杂区域的浓度>1019cm-3，两侧p型轻掺杂区的浓度为1016-1018cm-3。
5.根据权利要求1所述的状态非易失的光开关，其特征在于，所述的二氧化硅隔离层是5-20nm的二氧化硅层。
6.根据权利要求1至5任一项所述的状态非易失的光开关，其特征在于，所述的上层的单晶硅P型掺杂层成平板形，相应的氧氮氧隔离层、单晶硅浮栅层和二氧化硅隔离层均为平板形，所述的单晶硅n型掺杂层的左右不相连部分之间由二氧化硅绝缘层隔离，起到电学隔离作用，称为平面浮栅结构的光开关。
7.根据权利要求1至5任一项所述的状态非易失的光开关，其特征在于，所述的上层的单晶硅P型掺杂层成凹形，相应的氧氮氧隔离层、单晶硅浮栅层和二氧化硅隔离层成┐形或┌形并填充在所述的单晶硅n型掺杂层的左右两不相连部分之间，称为L型浮栅结构的光开关。
8.权利要求6所述的平面浮栅结构的光开关的制备方法，其特征在于该方法包括下列步骤：
1)准备SOI硅片，二氧化硅埋层厚度为2μm，顶层单晶硅层厚度为200nm；
2)对单晶硅层进行n型磷离子注入掺杂，使得两端为重掺杂，浓度1020cm-3，中间部分为轻掺杂，浓度1017cm-3；
3)对硅片进行高温氧化，形成8nm厚热氧化层；
4)采用光刻掩模刻蚀去除中间和两边外侧氧化层，再用等离子刻蚀去除氧化层下的单晶硅，形成两个矩形条状结构，它们之间间隔为1μm，确保最终左右两波导间无耦合串扰；
5)在刻蚀后的硅层上覆盖光刻胶，用氢氟酸刻蚀左右两边暴露的二氧化硅薄层；
6)除去剩余光刻胶，进行快速氢氟酸清洗，以保证器件表面无杂质，确保后续单晶硅生长的质量；
7)采用等离子体增强化学汽相沉积法(PECVD)进行80-200nm厚的无定型硅沉积，在纯氮气中1000℃退火10个小时，以原SOI的单晶硅作为籽晶层，使无定形硅进行重结晶，形成单晶硅浮栅层；
8)对重结晶后的单晶硅层进行化学机械打磨(CMP)使表面平整，在其上进行氧氮氧层沉积，依次为二氧化硅、氮化硅、二氧化硅，厚度均为几个纳米，整体厚度不超过18nm，氧氮氧隔离层的用途是防止浮栅中的电子隧穿进入到上层硅；
9)用和以上步骤相同的方法对中央和两侧区域再次进行刻蚀，使两端初始SOI单晶硅晶籽层外露，用于再次生长单晶硅以形成上层硅平板；在两波导中间刻蚀区域中沉积二氧化硅，并进行化学机械打磨保持上表面平整；
10)再次进行无定型硅沉积和重结晶，形成80～200nm厚的上层单晶硅层；
11)对两侧区域进行刻蚀，采用等离子刻蚀确保波导区域表面和侧壁的光滑度，从而减小光信号在波导中的传输损耗；
12)对上层波导区域进行p型硼离子注入掺杂和热扩散，使得中央处为重掺杂，浓度1020cm-3，两侧轻掺杂，浓度为1017cm-3；
13)进行二氧化硅上包层沉积，除了对光有限制作用外，还对波导起保护作用；
14)在所述的p型重掺杂区域和n型重掺杂区域的上方刻蚀去除相应位置的二氧化硅，形成通孔，溅射铝金属填充通孔并分别与所述的中央电极、左电极、右电极相连。
9.权利要求7所述的L型浮栅结构的光开关的制备方法，其特征在于该方法包括下列步骤：
1)准备SOI硅片，二氧化硅埋层厚度为2μm，顶层单晶硅层厚度为200nm；
2)对单晶硅层进行n型磷离子注入掺杂，使得两端为重掺杂，浓度1020cm-3，中间部分轻掺杂，浓度1017cm-3；
3)用电感耦合等离子(ICP)刻蚀除去部分单晶硅，形成中央矩形沟道，沟道宽度>1μm，防止两平行波导间耦合；
4)采用纯氧在1000℃温度下对硅片进行高温氧化，在上表面和沟道侧壁形成8-10nm厚的热氧化层；
5)采用光刻掩模刻蚀的方法，在沟道侧壁和两侧上表面氧化层上部分覆盖光刻胶保护，之后用氢氟酸刻蚀去除暴露部分的二氧化硅薄层；
6)去除光刻胶，用低浓度氢氟酸快速清洗表面，确保表面无任何杂质，以保证后续单晶硅生长的质量；
7)采用化学气相沉积100nm厚的无定形硅，在纯氮气中1000℃高温退火10小时，以原SOI的单晶硅作为籽晶层，使无定形硅进行结晶，形成单晶硅浮栅层；
8)用等离子刻蚀去除中央沟道区单晶硅，保持侧壁平整度；
9)在上表面和沟道内壁进行氧氮氧层沉积，依次为二氧化硅、氮化硅、二氧化硅，厚度均为几个纳米，整体隔离层厚度不超过18nm，氧氮氧隔离层的用途是防止浮栅中的电子隧穿进上层硅；
10)中央和两侧区域再次进行刻蚀，保证隔离层只覆盖中央沟道区的侧壁，同时使两侧初始SOI单晶硅晶籽层外露，用于再次生长单晶硅以形成上层硅；
11)再次进行无定型硅沉积和重结晶，形成80～200nm厚的上层单晶硅；
12)对中央和两侧区域再进行刻蚀，确保波导区域表面和侧壁的光滑度，从而减小光信号在波导中的传输损耗；
13)对上层L型单晶硅层区域进行p型硼离子注入掺杂和热扩散，使底部中央的位置为重掺杂，浓度1020cm-3，两侧L型竖直和水平处为轻掺杂，浓度为1017cm-3；
14)进行二氧化硅上包层沉积，除了对光有限制作用外，还对波导起保护作用，在所述的p型重掺杂区域和n型重掺杂区域的上方刻蚀去除相应位置的二氧化硅，形成通孔，溅射铝金属填充通孔并分别与所述的中央电极、左电极、右电极相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810175506.4A CN108538785B (zh) | 2018-03-02 | 2018-03-02 | 基于浮栅充放电的状态非易失光开关及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810175506.4A CN108538785B (zh) | 2018-03-02 | 2018-03-02 | 基于浮栅充放电的状态非易失光开关及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108538785A CN108538785A (zh) | 2018-09-14 |
| CN108538785B true CN108538785B (zh) | 2020-09-15 |
Family
ID=63486440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810175506.4A Active CN108538785B (zh) | 2018-03-02 | 2018-03-02 | 基于浮栅充放电的状态非易失光开关及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108538785B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109870833A (zh) * | 2019-02-28 | 2019-06-11 | 上海交通大学 | 基于硅-相变材料混合集成硅波导的多级非易失性光衰减器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1908795A (zh) * | 2005-08-04 | 2007-02-07 | 中国科学院半导体研究所 | 一种硅基并联mos电容结构高速电光调制器及制作方法 |
| CN101135749A (zh) * | 2006-08-30 | 2008-03-05 | 中国科学院半导体研究所 | 双电容金属氧化物半导体硅基高速高调制效率电光调制器 |
| CN101882623A (zh) * | 2010-06-29 | 2010-11-10 | 吉林大学 | 非易失性半导体光折变存储器结构 |
| CN106291990A (zh) * | 2016-08-29 | 2017-01-04 | 上海交通大学 | 硅基注氧电容型电光调制器 |
-
2018
- 2018-03-02 CN CN201810175506.4A patent/CN108538785B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1908795A (zh) * | 2005-08-04 | 2007-02-07 | 中国科学院半导体研究所 | 一种硅基并联mos电容结构高速电光调制器及制作方法 |
| CN101135749A (zh) * | 2006-08-30 | 2008-03-05 | 中国科学院半导体研究所 | 双电容金属氧化物半导体硅基高速高调制效率电光调制器 |
| CN101882623A (zh) * | 2010-06-29 | 2010-11-10 | 吉林大学 | 非易失性半导体光折变存储器结构 |
| CN106291990A (zh) * | 2016-08-29 | 2017-01-04 | 上海交通大学 | 硅基注氧电容型电光调制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108538785A (zh) | 2018-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8532440B2 (en) | Silicon-based electro-optic device | |
| US9703125B2 (en) | Silicon-based electro-optic modulator | |
| TWI498624B (zh) | 混合式ｍｏｓ光學調變器 | |
| US8871554B2 (en) | Method for fabricating butt-coupled electro-absorptive modulators | |
| US9341868B2 (en) | Silicon-based electro-optical device | |
| US10133098B2 (en) | MOS capacitor optical modulator with transparent conductive and low-refractive-index gate | |
| US10996539B2 (en) | Electro-optic modulator | |
| WO2010103891A1 (ja) | 光変調器とその製造方法 | |
| US20150346520A1 (en) | Optic modulator and method of manufacturing the same | |
| US10962812B2 (en) | Electro-optic modulator | |
| WO2016157687A1 (ja) | 電気光学装置 | |
| JPWO2010055826A1 (ja) | 光変調器とその製造方法 | |
| US9927573B2 (en) | Semiconductor device | |
| US11009726B2 (en) | Electroab sorption optical modulator | |
| EP1784683A1 (en) | Low loss contact structures for silicon based optical modulators and methods of manufacture | |
| US20180284559A1 (en) | Electro-optic modulator | |
| CN106291990A (zh) | 硅基注氧电容型电光调制器 | |
| CN112068335A (zh) | 一种掺杂结构阵列及光调制器 | |
| CN108538785B (zh) | 基于浮栅充放电的状态非易失光开关及其制备方法 | |
| CN113805364B (zh) | 一种光子晶体微腔-石墨烯电光调制器 | |
| CN117059631A (zh) | 基于晶圆到晶圆键合的异质光电融合集成芯片及方法 | |
| WO2015149226A1 (zh) | 一种掺杂结构及其制作方法、电光调制器 | |
| CN108051972B (zh) | 一种波长无关高消光比的硅光子调制器 | |
| WO2014156480A1 (ja) | 光変調器 | |
| CN116560114A (zh) | 一种集成电路、其制备方法及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |