CN113328756B - 用于提升分层qc-ldpc译码器硬件处理性能的方法 - Google Patents

Abstract

本发明公开了用于提升分层QC‑LDPC译码器硬件处理性能的方法，涉及无线通信技术领域。包括以下步骤：S1、对基矩阵按照一定的原则进行重排，进行大量搜索后得到一个最优的重排序列；S2、将重排后的基矩阵以适合硬件实现的紧凑形式存储；S3、根据接收到的软信息序列，对软判决信息进行初始化。本发明在不增加硬件开销的前提下，通过对基矩阵进行行重排和列重排，每一层更新时都能用到最新的判决信息，能最大程度地发挥分层译码迭代收敛快的优势，迭代次数受限时能达到较好的译码性能，提升了系统吞吐量，减小了流水线处理中的“停止等待”时延和调度冲突，提高硬件处理速度，精简了基矩阵的存储信息，减小了硬件资源损耗。

Description

用于提升分层QC-LDPC译码器硬件处理性能的方法

技术领域

本发明涉及无线通信技术领域，具体为用于提升分层QC-LDPC译码器硬件处理性能的方法。

背景技术

QC-LDPC码(准循环LDPC码)是采用结构化构造方法构造的一类具有准循环结构的LDPC码,通过基矩阵H_BG和扩展因子Z来构造奇偶校验矩阵H,H_BG中的每一个非零元素都扩展为一个Z×Z维度的经循环右移后的单位矩阵，H_BG中的每一个零元素都扩展为一个Z×Z维度的全零矩阵。该特性保证了由H_BG中的一行扩展出来的H中的Z行之间是正交的，Z列之间也是正交的，可以并行处理，以H中的Z行为一层，可以对H进行分层处理。802.11协议和5G NR协议中的LDPC都是这一类QC-LDPC码，为了达到优异的译码性能，通常采用软判决译码算法对LDPC进行译码，置信度传播(BP)算法是最基本的软判决算法，即便在低信噪比下，仍可达到较好的纠错性能，且随着信噪比的增大，性能曲线收敛速度快，但是，该算法是在概率域上进行消息传递的，算法包含大量乘法运算，硬件实现复杂度很高，因此，在硬件实现中，通常对BP算法映射到对数域并进行近似简化，最典型的两种简化算法是标准最小和算法。

与泛洪迭代相比，分层迭代更适合在硬件中实现并行译码，且收敛速度更快。分层迭代能取得上述优势需要满足这两个条件：1)、同一层内部的行之间是正交的；2)在每一层更新时，都能用到最新的软判决信息。QC-LDPC码的构造方法保证了其满足条件1，但是不一定能满足条件2。传统的分层译码算法采用固定的层处理顺序进行译码，默认是从H矩阵的第一层开始按层依次进行消息更新，并不总是能满足条件2。

目前有两大类方法来解决分层迭代中收敛速度的问题：第一类是基于H矩阵行处理顺序动态变化的算法，该算法在每次迭代中都需要对H矩阵所有行进行最佳译码层处理顺序排序，优先处理发生错误可能性最大的校验节点；第二类是预先对基矩阵的的各行进行乱序处理，根据重排后的基矩阵扩展得到H矩阵，然后按照H矩阵中各行的自然顺序逐层迭代译码。

现有技术中，第一类动态LDPC译码方案的译码步骤非常繁杂，每次迭代中，都需要计算各行的校验信息的残差值并进行排序。当H矩阵较大时，按此方法进行消息传递，计算量很大，译码时间长，不适用于吞吐量要求高的无线通信系统；第二类的LDPC乱序译码方案，目前只提出了按照行重进行降序重排的方案，方案简单，适合硬件实现，但还是没有充分发挥出分层迭代的优势，也没有考虑到层并行处理中的流水线冲突，因此，提出用于提升分层QC-LDPC译码器硬件处理性能的方法以解决上述问题。

发明内容

针对现有技术的不足，本发明提供了用于提升分层QC-LDPC译码器硬件处理性能的方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：用于提升分层QC-LDPC译码器硬件处理性能的方法，包括以下步骤：

S1、对基矩阵按照一定的原则进行重排，进行大量搜索后得到一个最优的重排序列；

S2、将重排后的基矩阵以适合硬件实现的紧凑形式存储；

S3、根据接收到的软信息序列，对软判决信息进行初始化；

S4、逐层更新，将每一层的更新分为“前向处理”和“后向处理”两步，采用流水线结构对“前向处理”和“后向处理”并行计算；

S5、硬判决和校验检测。

进一步优化本技术方案，所述步骤S1中基矩阵最优重排序列的生成算法：首先给出“顺序序列”的定义，“顺序序列”是指将基矩阵中非零元素所在的位置按照行优先的顺序升序排列，一个重排后的序列需要满足以下两个条件才能称之为“好序列”：第一在对某一层更新时，总是能用到最近更新的软判决信息；第二采用流水线结构对层并行处理时，“停止等待”时间最小。

进一步优化本技术方案，所述步骤S1中为了得到一个“最优的重排序列”，基本的行排列原则为：第一将基矩阵中拥有相同行重的行连续排列，这样可以降低层并行处理中的“停止等待”时间；第二将行重大的行排列顺序靠前，这是因为先处理行重大的行会尽可能多地更新软判决信息值，从而在后面层的更新中，会更大概率地用到最新的软判决信息值，加快迭代收敛过程；第三使第一行和最后一行的相关性最小，所谓相关性是指两行在相同列位置处都拥有非零元素，相关性最小可以保证调度冲突最小，从而使两次迭代之间的延时最小。

进一步优化本技术方案，所述步骤S1中为了得到一个“最优的重排序列”，基本的列排列原则为：第一将基矩阵中列重大的列排列顺序靠前；第二如果一行中某非空元素所在的列，其前一行在该列上也有非空元素，那么该非空元素在本行的排列顺序应该和前一行中该列上非空元素的处理顺序相同或是更靠后。

进一步优化本技术方案，所述步骤S2中将重排后的基矩阵以适合硬件实现的紧凑形式存储：LDPC码的校验矩阵是一个MxN维的稀疏矩阵，M为校验比特的个数，N为码长，直接存储的话效率太低，由于QC-LDPC码可以通过基矩阵和提升因子扩展得到，因此只需要存储基矩阵中非零元素的位置及对应的循环移位系数即可，为了表述方便，用宏元素来表述基矩阵中的非零元素，用宏行来表述基矩阵的行，用宏列来表述基矩阵的列。

进一步优化本技术方案，所述步骤S2中用码表来存储基矩阵中宏元素的信息，每个宏元素需要存储其在重排后的基矩阵中的行号、列号以及循环移位系数，将各宏元素按照重排后的顺序存储在码表中，通过进一步分析发现，与宏元素相关存储信息可以进一步精简，分析如下：

宏元素的行号表示与其相关的校验方程编号，只要保证参与校验方程的各个宏元素是按照基矩阵选取的即可，并不需要对所有的校验方程都按照基矩阵的顺序进行计算，基于该分析，不需要存储宏元素的行号，只需要将处于同一个宏行的宏元素s都连续存储，同时标明哪个宏行是该行的最后一个即可，用1bit便可表示该信息。

宏元素的列号对应的是变量节点，需要存储其在基矩阵中的列位置。在迭代过程中，需要知道每个变量节点信息第一次和最后一次使用分别是哪个宏元素调用的，因此，用1bit表示宏元素是否是其所处宏列的第一个宏元素，用1bit表示该宏元素是否是其所处宏列的最后一个宏元素。

进一步优化本技术方案，所述步骤S3和步骤S5中对软判决信息进行初始化算法具体步骤如下：

步骤1.初始化：

L(c_i)：信道初始接收消息

L¹(Q_i)＝L(c_i)

L⁰(r_ji)＝0

步骤2.以H_BG的一行为一层，H_BG:基矩阵

，编号为j，j＝{1,…,m}，逐层进行迭代：

计算更新当前编号为j的子层的变量响应：

P(c_i＝0|y_i)表示在接收到消息y_i后得到发送端码字对应比特c_i＝0的后验概率；P(c_i＝1y_i)表示在接收到消息y_i后得到发送端码字对应比特c_i＝1的后验概率；L(c_i)表示对数域的概率信息。

L^l(r_ji)表示在第l次迭代时，由第j个校验节点传给第i个变量节点的外部信息，称为校验响应(check response)。

L^l(Q_i):第l次迭代过程中的软判决消息，称为变量度量；

L^l(q_ij)＝L^l(Q_i)-L^l-1(r_ji)

计算更新当前编号为j的子层的校验响应：

L^l(q_ij)表示在第l次迭代时，由第i个变量节点传给第j个校验节点的外部信息，称为变量响应。

L^l(q_ij)＝Cl(L^l(q_ij),H_BG(i,j))

L^l(r_ji)＝Cr(L^l(r_ji),H_BG(i,j))

其中，β为补偿因子，Cl(L^l(q_ij),H_BG(i,j))：对长度为Z_c的序列L^l(q_ij)完成循环左移的操作，循环左移的位数为H_BG(i,j)除以Z_c的余数；

Cr(L^l(r_ji),H_BG(j,i))：对长度为Z_c的序列L^l(r_ji)完成循环右移的操作，循环右移的位数为H_BG(j,i)除以Z_c的余数。

计算更新当前编号为j的子层的软判决消息：

L^l(Q_i)＝L^l(q_ij)+L^l(r_ji)

步骤3.硬判决：

得到软判决消息序列：

L(Q_i)＝(L^l(Q₁),L^l(Q₂),…,L^l(Q_n))＝(L(Q₁),L(Q₂),…,L(Q_N))

硬判决：

步骤4.迭代译码终止判断：

如果满足

的条件，或者是迭代次数超过了最大迭代次数，则结束迭代到步骤5，否则从步骤2开始继续进行下一次迭代运算且令L^l(Q_i)＝L^l-1(Q_i)。

步骤5.输出译码消息：

选取

中前1到个K比特作为对一个码字进行译码所得到的结果。

进一步优化本技术方案，所述步骤S4中将分层迭代的补偿最小和的LDPC译码算法的步骤2中对每行的处理分解为“前向处理”和“后向处理”两部分；在第一个时钟周期，只对第一层进行“前向处理”，在最后一个时钟周期，只对最后一层进行“后向处理”，在中间的时钟周期中，同时进行对当前层的“前向处理”和前一层的“后向处理”，“后向处理”始终比“前向处理”延迟一层，且它们要同时切换到对下一层的处理，每一层的处理时延都和该层的行重有关系，如果相邻两层的行重相差过大，则流水线“停止等待”的时间就会很大。

假设相邻两层都有相同的变量节点，但他们在这两层中排列的顺序不同，如果在前一层中排列的顺序比较靠后，那么在对当前层进行“前向处理”时，前一层的“后向处理”还没有对该变量节点的信息进行更新，当前层用到的就不是最新的信息。

与现有技术相比，本发明提供了用于提升分层QC-LDPC译码器硬件处理性能的方法，具备以下有益效果：

该用于提升分层QC-LDPC译码器硬件处理性能的方法，在不增加硬件开销的前提下，通过对基矩阵进行行重排和列重排：一方面保证了在每一层更新时都能用到最新的判决信息，从而能最大程度地发挥分层译码迭代收敛快的优势，保证了在迭代次数受限时能达到较好的译码性能，提升了系统吞吐量；另一方面尽量减小了流水线处理中的“停止等待”时延和调度冲突，从而能减小译码时延，提高硬件处理速度，此外，通过对译码算法的深入分析，精简了基矩阵的存储信息，采用紧凑方式来存储基矩阵，减小了硬件资源损耗。

附图说明

图1为本发明提出的用于提升分层QC-LDPC译码器硬件处理性能的方法的流程示意图；

图2为本发明提出的用于提升分层QC-LDPC译码器硬件处理性能的方法的层迭代的补偿最小和的LDPC译码算法流程示意图；

图3为本发明提出的用于提升分层QC-LDPC译码器硬件处理性能的方法的基矩阵中非零元素的重排算法流程。

具体实施方式

下面将结合本发明的实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1-图3，本发明公开了用于提升分层QC-LDPC译码器硬件处理性能的方法，包括以下步骤：

S1、对基矩阵按照一定的原则进行重排，进行大量搜索后得到一个最优的重排序列，基矩阵最优重排序列的生成算法：首先给出“顺序序列”的定义，“顺序序列”是指将基矩阵中非零元素所在的位置按照行优先的顺序升序排列，一个重排后的序列需要满足以下两个条件才能称之为“好序列”：第一在对某一层更新时，总是能用到最近更新的软判决信息；第二采用流水线结构对层并行处理时，“停止等待”时间最小；

第一将基矩阵中拥有相同行重的行连续排列，这样可以降低层并行处理中的“停止等待”时间；第二将行重大的行排列顺序靠前，这是因为先处理行重大的行会尽可能多地更新软判决信息值，从而在后面层的更新中，会更大概率地用到最新的软判决信息值，加快迭代收敛过程；第三使第一行和最后一行的相关性最小，所谓相关性是指两行在相同列位置处都拥有非零元素，相关性最小可以保证调度冲突最小，从而使两次迭代之间的延时最小；

基本的列排列原则为：第一将基矩阵中列重大的列排列顺序靠前；第二如果一行中某非空元素所在的列，其前一行在该列上也有非空元素，那么该非空元素在本行的排列顺序应该和前一行中该列上非空元素的处理顺序相同或是更靠后，基于上述原则，再进行大量随机搜索可以得到最优的重排序列。

S2、将重排后的基矩阵以适合硬件实现的紧凑形式存储，将重排后的基矩阵以适合硬件实现的紧凑形式存储：LDPC码的校验矩阵是一个MxN维的稀疏矩阵，M为校验比特的个数，N为码长，直接存储的话效率太低，由于QC-LDPC码可以通过基矩阵和提升因子扩展得到，因此只需要存储基矩阵中非零元素的位置及对应的循环移位系数即可，为了表述方便，用宏元素来表述基矩阵中的非零元素，用宏行来表述基矩阵的行，用宏列来表述基矩阵的列；

用码表来存储基矩阵中宏元素的信息，每个宏元素需要存储其在重排后的基矩阵中的行号、列号以及循环移位系数，将各宏元素按照重排后的顺序存储在码表中，通过进一步分析发现，与宏元素相关存储信息可以进一步精简，分析如下：

宏元素的行号表示与其相关的校验方程编号，只要保证参与校验方程的各个宏元素是按照基矩阵选取的即可，并不需要对所有的校验方程都按照基矩阵的顺序进行计算，基于该分析，不需要存储宏元素的行号，只需要将处于同一个宏行的宏元素s都连续存储，同时标明哪个宏行是该行的最后一个即可，用1bit便可表示该信息。

宏元素的列号对应的是变量节点，需要存储其在基矩阵中的列位置。在迭代过程中，需要知道每个变量节点信息第一次和最后一次使用分别是哪个宏元素调用的，因此，用1bit表示宏元素是否是其所处宏列的第一个宏元素，用1bit表示该宏元素是否是其所处宏列的最后一个宏元素；

综上所述，一个宏元素需要存储的信息为：列号，行尾标志，列首标志，列尾标志。这种紧凑存储方式可以有效节省硬件资源。

S3、根据接收到的软信息序列，对软判决信息进行初始化算法具体步骤如下：

步骤1.初始化：

L¹(Q_i)＝L(c_i)

L⁰(r_ji)＝0

P(c_i＝0|y_i)表示在接收到消息y_i后得到发送端码字对应比特的后c_i＝0验概率；P(c_i＝1y_i)表示在接收到消息y_i后得到发送端码字对应比特c_i＝1的后验概率；L(c_i)表示对数域的概率信息。

L^l(r_ji)表示在第l次迭代时，由第j个校验节点传给第i个变量节点的外部信息，称为校验响应。

L^l(Q_i):第l次迭代过程中的软判决消息，称为变量度量；

步骤2.以H_BG的一行为一层，编号为j，j＝{1,…,m}，逐层进行迭代：

计算更新当前编号为j的子层的变量响应：

L^l(q_ij)＝L^l(Q_i)-L^l-1(r_ji)

计算更新当前编号为j的子层的校验响应：

L^l(q_ij)＝Cl(L^l(q_ij),H_BG(i,j))

L^l(r_ji)＝Cr(L^l(r_ji),H_BG(i,j))

其中，β为补偿因子，Cl(L^l(q_ij),H_BG(i,j))：对长度为Z_c的序列L^l(q_ij)完成循环左移的操作，循环左移的位数为H_BG(i,j)除以Z_c的余数；

Cr(L^l(r_ji),H_BG(j,i))：对长度为Z_c的序列L^l(r_ji)完成循环右移的操作，循环右移的位数为H_BG(j,i)除以Z_c的余数。

计算更新当前编号为j的子层的软判决消息：

L^l(Q_i)＝L^l(q_ij)+L^l(r_ji)

步骤3.硬判决：

得到软判决消息序列：

L(Q_i)＝(L^l(Q₁),L^l(Q₂),…,L^l(Q_n))＝(L(Q₁),L(Q₂),…,L(Q_N))

硬判决：

步骤4.迭代译码终止判断：

如果满足

的条件，或者是迭代次数超过了最大迭代次数，则结束迭代到步骤5，否则从步骤2开始继续进行下一次迭代运算且令L^l(Q_i)＝L^l-1(Q_i)；

译码器接受到来自信道的码字序列为y＝(y₁,y₂,…,y_N)，长度为N，对其按照长度Z_c分组得到y＝(y₁,y₂,…,y_n)，送入原模图中n个变量节点，其中N＝Z_c×n，N:码字序列的长度，对应校验矩阵H的列数；

Z_c：提升因子；

H_BG：基矩阵；

n：基矩阵的变量节点数；

m：基矩阵的校验节点数；

i：基矩阵中的变量节点索引，i＝{1,…,n}；

j：基矩阵中的校验节点索引，j＝{1,…,m}；

H_BG中与校验节点j相邻的变量节点中除去变量节点i的集合；

H_BG中与变量节点i相邻的校验节点中除去校验节点j的集合；

L(c_i)：H_BG中变量节点i收到来自信道的长度为Z_c的消息序列，因为在基矩阵中的一个变量/校验节点同时处理一组消息序列，长度为Z_c；

L^l(Q_i)：第l次迭代过程中的软判决消息；

L^l(r_ji)：第l次迭代过程中，由第j个校验节点传递给第i个变量节点的外部信息，称为校验响应；

L^l(q_ij)：第l次迭代过程中，由第i个变量节点传递给第j个校验节点的外部信息，称为变量响应；

Cl(L,H_BG(j,i))：对一维长度为Z_c信息序列L完成循环左移的操作，循环移位的位数为H_BG(j,i)％Z_c；

Cr(L,H_BG(j,i))：对一维长度为Z_c信息序列L完成循环右移的操作，循环移位的位数为H_BG(j,i)％Z_c。

S4、逐层更新，将每一层的更新分为“前向处理”和“后向处理”两步，采用流水线结构对“前向处理”和“后向处理”并行计算，将分层迭代的补偿最小和的LDPC译码算法的步骤2中对每行的处理分解为“前向处理”和“后向处理”两部分；在第一个时钟周期，只对第一层进行“前向处理”，在最后一个时钟周期，只对最后一层进行“后向处理”，在中间的时钟周期中，同时进行对当前层的“前向处理”和前一层的“后向处理”，“后向处理”始终比“前向处理”延迟一层，且它们要同时切换到对下一层的处理，每一层的处理时延都和该层的行重有关系，如果相邻两层的行重相差过大，则流水线“停止等待”的时间就会很大。

假设相邻两层都有相同的变量节点，但他们在这两层中排列的顺序不同，如果在前一层中排列的顺序比较靠后，那么在对当前层进行“前向处理”时，前一层的“后向处理”还没有对该变量节点的信息进行更新，当前层用到的就不是最新的信息。

S5、硬判决和校验检测，选取

中前1到个K比特作为对一个码字进行译码所得到的结果。

本发明的有益效果是：在不增加硬件开销的前提下，通过对基矩阵进行行重排和列重排：一方面保证了在每一层更新时都能用到最新的判决信息，从而能最大程度地发挥分层译码迭代收敛快的优势，保证了在迭代次数受限时能达到较好的译码性能，提升了系统吞吐量；另一方面尽量减小了流水线处理中的“停止等待”时延和调度冲突，从而能减小译码时延，提高硬件处理速度，此外，通过对译码算法的深入分析，精简了基矩阵的存储信息，采用紧凑方式来存储基矩阵，减小了硬件资源损耗。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (4)

1.用于提升分层QC-LDPC译码器硬件处理性能的方法，其特征在于，包括以下步骤：

S1、对基矩阵按照一定的原则进行重排，进行大量搜索后得到一个最优的重排序列；

S2、将重排后的基矩阵以适合硬件实现的紧凑形式存储；

S3、根据接收到的软信息序列，对软判决信息进行初始化；

S4、逐层更新，将每一层的更新分为“前向处理”和“后向处理”两步，采用流水线结构对“前向处理”和“后向处理”并行计算；

S5、硬判决和校验检测；

所述步骤S1中基矩阵最优重排序列：首先给出“顺序序列”的定义，“顺序序列”是指将基矩阵中非零元素所在的位置按照行优先的顺序升序排列，一个重排后的序列需要满足以下两个条件才能称之为“好序列”：第一在对某一层更新时，总是能用到最近更新的软判决信息；第二采用流水线结构对层并行处理时，“停止等待”时间最小；

所述步骤S1中为了得到一个“最优的重排序列”，基本的行排列原则为：第一将基矩阵中拥有相同行重的行连续排列，这样可以降低层并行处理中的“停止等待”时间；第二将行重大的行排列顺序靠前，这是因为先处理行重大的行会尽可能多地更新软判决信息值，从而在后面层的更新中，会更大概率地用到最新的软判决信息值，加快迭代收敛过程；第三使第一行和最后一行的相关性最小，所谓相关性是指两行在相同列位置处都拥有非零元素，相关性最小可以保证调度冲突最小，从而使两次迭代之间的延时最小；

所述步骤S1中为了得到一个“最优的重排序列”，基本的列排列原则为：第一将基矩阵中列重大的列排列顺序靠前；第二如果一行中某非空元素所在的列，其前一行在该列上也有非空元素，那么该非空元素在本行的排列顺序应该和前一行中该列上非空元素的处理顺序相同或是更靠后；

所述步骤S2中将重排后的基矩阵以适合硬件实现的紧凑形式存储：LDPC码的校验矩阵是一个MxN维的稀疏矩阵，M为校验比特的个数，N为码长，直接存储的话效率太低，由于QC-LDPC码可以通过基矩阵和提升因子扩展得到，因此只需要存储基矩阵中非零元素的位置及对应的循环移位系数即可，为了表述方便，用宏元素来表述基矩阵中的非零元素，用宏行来表述基矩阵的行，用宏列来表述基矩阵的列。

2.根据权利要求1所述的用于提升分层QC-LDPC译码器硬件处理性能的方法，其特征在于，所述步骤S2中将重排后的基矩阵以适合硬件实现的紧凑形式存储，用码表来存储基矩阵中宏元素的信息，每个宏元素需要存储其在重排后的基矩阵中的行号、列号以及循环移位系数，将各宏元素按照重排后的顺序存储在码表中，通过进一步分析发现，与宏元素相关存储信息可以进一步精简，分析如下：

宏元素的行号表示与其相关的校验方程编号，只要保证参与校验方程的各个宏元素是按照基矩阵选取的即可，并不需要对所有的校验方程都按照基矩阵的顺序进行计算，基于该分析，不需要存储宏元素的行号，只需要将处于同一个宏行的宏元素s都连续存储，同时标明哪个宏行是该行的最后一个即可，用1bit便可表示该信息；

宏元素的列号对应的是变量节点，需要存储其在基矩阵中的列位置，在迭代过程中，需要知道每个变量节点信息第一次和最后一次使用分别是哪个宏元素调用的，因此，用1bit表示宏元素是否是其所处宏列的第一个宏元素，用1bit表示该宏元素是否是其所处宏列的最后一个宏元素。

3.根据权利要求1所述的用于提升分层QC-LDPC译码器硬件处理性能的方法，其特征在于，所述步骤S3中对软判决信息进行初始化算法具体步骤如下：

步骤1.初始化：

L¹(Q_i)＝L(c_i)

L⁰(r_ji)＝0

P(c_i＝0|y_i)表示在接收到消息y_i后得到发送端码字对应比特c_i＝0的后验概率；P(c_i＝1y_i)表示在接收到消息y_i后得到发送端码字对应比特c_i＝1的后验概率；L(c_i)表示对数域的概率信息；

L^l(r_ji)表示在第l次迭代时，由第j个校验节点传给第i个变量节点的外部信息，称为校验响应；

L^l(Q_i):第l次迭代过程中的软判决消息，称为变量度量；

步骤2.以H_BG的一行为一层，H_BG:基矩阵，

编号为j，j＝{1,…,m}，逐层进行迭代：

计算更新当前编号为j的子层的变量响应：

L^l(q_ij)＝L^l(Q_i)-L^l-1(r_ji)

计算更新当前编号为j的子层的校验响应：

L^l(q_ij)＝Cl(L^l(q_ij),H_BG(i,j))

L^l(r_ji)＝Cr(L^l(r_ji),H_BG(i,j))

其中，β为补偿因子，Cl(L^l(q_ij),H_BG(i,j))：对长度为Z_c的序列L^l(q_ij)完成循环左移的操作，循环左移的位数为H_BG(i,j)除以Z_c的余数；

Cr(L^l(r_ji),H_BG(j,i))：对长度为Z_c的序列L^l(r_ji)完成循环右移的操作，循环右移的位数为H_BG(j,i)除以Z_c的余数；

计算更新当前编号为j的子层的软判决消息：

L^l(Q_i)＝L^l(q_ij)+L^l(r_ji)

L^l(q_ij)表示在第l次迭代时，由第i个变量节点传给第j个校验节点的外部信息，称为变量响应；

步骤3.硬判决：

得到软判决消息序列：

L(Q_i)＝(L^l(Q₁),L^l(Q₂),…,L^l(Q_n))＝(L(Q₁),L(Q₂),…,L(Q_N))

硬判决：

步骤4.迭代译码终止判断：

如果满足

的条件，或者是迭代次数超过了最大迭代次数，则结束迭代到步骤5，否则从步骤2开始继续进行下一次迭代运算且令L^l(Q_i)＝L^l-1(Q_i)；

步骤5.输出译码消息：

选取

中前1到个K比特作为对一个码字进行译码所得到的结果。

4.根据权利要求1所述的用于提升分层QC-LDPC译码器硬件处理性能的方法，其特征在于，所述步骤S4中逐层更新，将分层迭代的补偿最小和的LDPC译码算法的步骤2中对每行的处理分解为“前向处理”和“后向处理”两部分；在第一个时钟周期，只对第一层进行“前向处理”，在最后一个时钟周期，只对最后一层进行“后向处理”，在中间的时钟周期中，同时进行对当前层的“前向处理”和前一层的“后向处理”，“后向处理”始终比“前向处理”延迟一层，且它们要同时切换到对下一层的处理，每一层的处理时延都和该层的行重有关系，如果相邻两层的行重相差过大，则流水线“停止等待”的时间就会很大；

假设相邻两层都有相同的变量节点，但他们在这两层中排列的顺序不同，如果在前一层中排列的顺序比较靠后，那么在对当前层进行“前向处理”时，前一层的“后向处理”还没有对该变量节点的信息进行更新，当前层用到的就不是最新的信息。

Images