CN113301181A - 并机地址识别系统及机柜 - Google Patents

Abstract

本发明适用于并机技术领域，公开了一种并机地址识别系统及机柜，并机地址识别系统包括地址波形生成模块和隔离模块；隔离模块和地址波形生成模块连接；地址波形生成模块设置于机柜上，机柜包括至少两个容置槽，容置槽用于放置设备模块；隔离模块和容置槽一一对应；隔离模块用于与对应的容置槽内放置的设备模块连接；地址波形生成模块用于生成各个容置槽分别对应的地址波形，并把各个容置槽分别对应的地址波形通过对应的隔离模块发送至对应的容置槽内放置的设备模块；设备模块用于根据接收到的地址波形识别自身的地址。本发明能够大大减少占用空间，同时可以节约成本，且在设备模块更换位置时，操作简洁方便。

Description

并机地址识别系统及机柜

技术领域

本发明属于并机技术领域，尤其涉及一种并机地址识别系统及机柜。

背景技术

机柜通常可以放置多个设备模块，例如，多个不间断电源或多个服务器等等。多个设备模块之间通常需要进行通信，因此，每个设备模块需要识别自身地址，便于其他设备模块与自身通信。

目前，各个设备模块均通过拨码开关与自身的DSP(Digital Signal Processor，数字信号处理器)的IO口通信从而实现自身地址识别，然而，在该方法中，拨码开关的每一位与DSP的一个IO口对应，因此，这种方法需要对DSP的多个IO口均作隔离，占用空间较大，且拨码开关通常设置在设备模块上，当设备模块换位置时，均需要重新调整拨码开关，操作复杂。

发明内容

有鉴于此，本发明实施例提供了一种并机地址识别系统及机柜，以解决现有技术需要对DSP的多个IO口均作隔离，占用空间较大，且在设备模块更换位置时，需要重新调整拨码开关，操作复杂的问题。

第一方面，本发明实施例提供了一种并机地址识别系统，包括地址波形生成模块和隔离模块；隔离模块与地址波形生成模块连接；

地址波形生成模块设置于机柜上，机柜包括至少两个容置槽，容置槽用于放置设备模块；

隔离模块和容置槽一一对应；

隔离模块用于与对应的容置槽内放置的设备模块连接；

地址波形生成模块用于生成各个容置槽分别对应的地址波形，并把各个容置槽分别对应的地址波形通过对应的隔离模块发送至对应的容置槽内放置的设备模块；

设备模块用于根据接收到的地址波形识别自身的地址。

在一种可能的实现方式中，地址波形生成模块包括第一拨码开关和第一微处理器；

第一拨码开关、第一微处理器和容置槽一一对应；

第一微处理器分别与对应的第一拨码开关和对应的隔离模块连接；

第一拨码开关用于获取用户输入的拨码信号，并把用户输入的拨码信号发送至对应的第一微处理器；

第一微处理器用于根据用户输入的拨码信号生成地址波形，并把地址波形通过对应的隔离模块发送至对应的容置槽内放置的设备模块。

在一种可能的实现方式中，第一微处理器还用于根据预设的拨码信号和频率的对应关系，生成频率为用户输入的拨码信号对应的频率的地址波形；

设备模块还用于确定接收到的地址波形的频率，并根据预设的频率和地址的对应关系，确定接收到的地址波形的频率对应的地址，并将该地址作为自身的地址。

在一种可能的实现方式中，第一微处理器还用于根据预设的拨码信号和波头数的对应关系，生成波头数为用户输入的拨码信号对应的波头数的地址波形；

设备模块还用于确定接收到的地址波形的波头数，并根据预设的波头数和地址的对应关系，确定接收到的地址波形的波头数对应的地址，并将该地址作为自身的地址。

在一种可能的实现方式中，第一拨码开关和对应的第一微处理器设置于对应的容置槽对应的后板位置处；或，

所有第一拨码开关和所有第一微处理器集中设置于机柜的后板上。

在一种可能的实现方式中，地址波形生成模块包括至少一个集中地址板和第二微处理器，集中地址板和第二微处理器一一对应连接；

第二微处理器与至少两个隔离模块连接；

集中地址板用于生成至少两个地址信号，并把生成至少两个地址信号发送至对应的第二微处理器；

第二微处理器用于根据接收到的至少两个地址信号生成对应数量的地址波形，并将各个地址波形通过对应的隔离模块发送至对应的容置槽内放置的设备模块，其中，与该第二微处理器连接的隔离模块的数量和该第二微处理器生成的地址波形的数量相同。

在一种可能的实现方式中，集中地址板和第二微处理器的数量均为1个，第二微处理器与所有的隔离模块均连接；或，

集中地址板和第二微处理器的数量均为至少两个，与各个第二微处理器连接的隔离模块的数量之和为所有隔离模块的数量；

其中，当集中地址板的数量为至少两个时，地址波形生成模块还包括与集中地址板一一对应连接的第二拨码开关；

第二拨码开关用于获取用户输入的拨码信号，并把用户输入的拨码信号发送至对应的集中地址板；

集中地址板还用于根据接收到的拨码信号生成至少两个地址信号。

在一种可能的实现方式中，集中地址板和对应的第二微处理器设置于任意一个对应的容置槽对应的后板位置处；或，

所有集中地址板和所有第二微处理器集中设置于机柜的后板上。

在一种可能的实现方式中，隔离模块包括隔离光耦。

第二方面，本发明实施例提供了一种机柜，包括至少两个容置槽和如上第一方面或第一方面的任一种可能的实现方式所述的并机地址识别系统。

本发明实施例与现有技术相比存在的有益效果是：本发明实施例提供的并机地址识别系统，通过地址波形生成模块生成各个容置槽分别对应的地址波形，并通过对应的隔离模块将各个容置槽分别对应的地址波形发送至对应的容置槽内放置的设备模块，从而各个设备模块可以根据接收到的地址波形识别自身地址，以便于后续与其他设备模块进行通信，并且每个容置槽内放置的设备模块只需一个隔离模块对接收地址波形的IO口进行隔离即可实现地址识别，能够大大减少占用空间，同时可以节约成本；另外，地址波形生成模块设置于机柜上，所生成的地址波形是与容置槽对应的，因此，当设备模块需要更换位置时，只需要将设备模块放置到对应的容置槽的位置即可，无需调整拨码开关，操作简洁方便。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例提供的并机地址识别系统的结构示意图；

图2是本发明另一实施例提供的并机地址识别系统的结构示意图；

图3是本发明再一实施例提供的并机地址识别系统的结构示意图；

图4是本发明又一实施例提供的并机地址识别系统的结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。

图1是本发明一实施例提供的并机地址识别系统的结构框图，为了便于说明，仅示出了与本发明实施例相关的部分。

如图1所示，上述并机地址识别系统可以包括：地址波形生成模块10和隔离模块20；隔离模块20与地址波形生成模块10连接；

地址波形生成模块10设置于机柜上，机柜包括至少两个容置槽30，容置槽30用于放置设备模块40；

隔离模块20和容置槽30一一对应；

隔离模块20用于与对应的容置槽30内放置的设备模块40连接；

地址波形生成模块10用于生成各个容置槽30分别对应的地址波形，并把各个容置槽30分别对应的地址波形通过对应的隔离模块20发送至对应的容置槽30内放置的设备模块40；

设备模块40用于根据接收到的地址波形识别自身的地址。

其中，隔离模块20的数量和容置槽30的数量相等，每个容置槽30对应一个隔离模块20，也就是说，每个容置槽内放置的设备模块40对应一个隔离模块20。设备模块30包括DSP，隔离模块20可以和对应的设备模块30包含的DSP的IO口连接，该IO口可以为用于接收地址波形的IO口。IO口即为输入输出端口。

隔离模块20可以设置于对应的设备模块40的内部，也可以设置于机柜上。需要说明的是，附图中均是以隔离模块20设置于机柜上为例而画的示意图，在实际应用中，隔离模块20是可以设置于对应的设备模块40的内部的，此时，隔离模块20与设备模块40包含的DSP连接，具体是与DSP的IO口连接。

作为一种可能的实现方式，每个容置槽30可以预留两个端口，分别为第一端口和第二端口。当隔离模块20设置于机柜上时，与该容置槽30连接的隔离模块20可以与第一端口连接，容置槽30内放置的设备模块40可以与第二端口连接，第一端口和第二端口连接，即隔离模块20通过容置槽30预留的第一端口和第二端口与容置槽30内放置的设备模块40连接。当隔离模块20设置于设备模块30内部时，地址波形生成模块10与第一端口连接，第二端口与隔离模块20连接，第一端口和第二端口连接，即地址波形生成模块10通过容置槽30预留的第一端口和第二端口与设备模块40内部的隔离模块20连接。示例性地，为了方便连接，第二端口可以设置在容置槽30内部，第一端口可以设置在容置槽30外部，当然也可以设置在其他地方，在此不做具体限制。

机柜通常具有多个容置槽，以便于放置多个设备模块30。地址波形生成模块10设置于机柜上，具体可以设置于机柜的后板上，当然也可以设置于机柜的其他位置，在此不做具体限制。

在本发明实施例中，地址波形生成模块10可以生成各个容置槽30分别对应的地址波形。

在一种可能的实现方式中，地址波形生成模块10可以根据获取的拨码信号生成各个容置槽30分别对应的地址波形。其中，拨码信号可以是01信号，地址波形可以是周期性的方波，也可以是周期性的其它波形，还可以是非周期性的波形，在此不做具体限制。拨码信号的数量可以是一个、两个或多个。地址波形生成模块10可以根据一个拨码信号生成多个地址波形，也可以根据一个拨码信号生成一个地址波形。

示例性地，若拨码信号的数量为一个，地址波形生成模块10可以根据该拨码信号生成多个连续的地址对应的波形，也可以根据该拨码信号生成多个间隔性的地址对应的波形，等等。其中，间隔性的地址即为不连续的地址。若拨码信号的数量为两个，地址波形生成模块10可以根据其中一个拨码信号生成一部分地址波形，根据另一个拨码信号生成另一部分地址波形，生成的地址波形的总数量与容置槽30数量相等。若拨码信号的数量与容置槽30数量相等，则根据一个拨码信号生成一个地址波形。

设备模块30可以根据接收到的地址波形识别自身地址，以便于后续与其他设备模块30进行通信。具体是设备模块30内部的DSP根据接收到的地址波形识别自身地址。

在本发明实施例中，通过地址波形生成模块10生成各个容置槽30分别对应的地址波形，并通过对应的隔离模块20将各个容置槽30分别对应的地址波形发送至对应的容置槽30内放置的设备模块40，从而各个设备模块40可以根据接收到的地址波形识别自身地址，以便于后续与其他设备模块40进行通信，并且每个容置槽30内放置的设备模块40只需一个隔离模块对接收地址波形的IO口进行隔离即可实现地址识别，能够大大减少占用空间，同时可以节约成本；另外，地址波形生成模块10设置于机柜上，所生成的地址波形是与容置槽30对应的，因此，当设备模块40需要更换位置时，只需要将设备模块40放置到对应的容置槽的位置即可，无需调整拨码开关，操作简洁方便。

每个容置槽30可以对应一个固定的地址，只要是放在该容置槽30中的设备模块40的地址都是该地址。现有技术通常将拨码开关设置在设备模块上，当设备模块从一个容置槽换到另一个容置槽时，由于地址发生变化，因此设备模块上的拨码开关需要对应调整，操作比较繁琐。而本发明实施例的地址波形生成模块设置在机柜上，其生成的地址波形是与容置槽相对应的，因此，即使设备模块从一个容置槽换到另一个容置槽时，地址波形生成模块也无需进行更改，操作简洁方便。

在本发明的一些实施例中，参见图2，地址波形生成模块10包括第一拨码开关11和第一微处理器12；

第一拨码开关11、第一微处理器12和容置槽30一一对应；

第一微处理器12分别与对应的第一拨码开关11和对应的隔离模块20连接；

第一拨码开关11用于获取用户输入的拨码信号，并把用户输入的拨码信号发送至对应的第一微处理器12；

第一微处理器12用于根据用户输入的拨码信号生成地址波形，并把地址波形通过对应的隔离模块20发送至对应的容置槽30内放置的设备模块40。

其中，各个第一拨码开关11的位数可以是相同的，此时，第一拨码开关11的位数可以根据容置槽30的数量确定，也就是说，第一拨码开关11可以生成的不同的拨码信号的数量大于或等于容置槽30的数量。示例性地，若容置槽30的数量为10，则第一拨码开关11可以是四位拨码开关，等等。

各个第一拨码开关11的位数也可以是不同的，可以根据实际需求进行设置。

在本发明实施例中，每个容置槽30对应一个第一拨码开关11、一个第一微处理器12和一个隔离模块20。

用户可以通过拨动容置槽30对应的第一拨码开关11从而可以设置容置槽30内放置的设备模块40的地址。

第一拨码开关11根据其自身各位开关的状态生成拨码信号，并把拨码信号发送至对应的第一微处理器12。示例性地，若是四位拨码开关，相应的各个开关的状态分别为断开、闭合、断开、断开，则生成的拨码信号可以为1011。

第一微处理器12可以根据接收到的拨码信号生成对应的地址波形，并发送至对应的容置槽30内放置的设备模块40，以使设备模块40识别自身地址。第一微处理器12可以是MCU(Micro Control Unit，微控制单元)。

在本发明的一些实施例中，第一微处理器12还用于根据预设的拨码信号和频率的对应关系，生成频率为用户输入的拨码信号对应的频率的地址波形；

设备模块40还用于确定接收到的地址波形的频率，并根据预设的频率和地址的对应关系，确定接收到的地址波形的频率对应的地址，并将该地址作为自身的地址。

在本发明实施例中，不同的拨码信号可以对应不同频率的地址波形。第一微处理器12中可以预存有拨码信号和频率的对应关系，根据该对应关系，生成与接收到的拨码信号对应的频率的地址波形。

不同的地址波形的频率可以对应不同的地址。设备模块40中可以预存有频率和地址的对应关系，根据该对应关系，可以确定接收到的地址波形的频率对应的地址，将该地址作为自身的地址。

在本发明的一些实施例中，第一微处理器12还用于根据预设的拨码信号和波头数的对应关系，生成波头数为用户输入的拨码信号对应的波头数的地址波形；

设备模块40还用于确定接收到的地址波形的波头数，并根据预设的波头数和地址的对应关系，确定接收到的地址波形的波头数对应的地址，并将该地址作为自身的地址。

其中，波头为从0上升到最大值的波形部分。

在本发明实施例中，不同的拨码信号可以对应不同波头数的地址波形。第一微处理器12中可以预存有拨码信号和波头数的对应关系，根据该对应关系，生成与接收到的拨码信号对应的波头数的地址波形。

不同的地址波形的波头数可以对应不同的地址。设备模块40中可以预存有波头数和地址的对应关系，根据该对应关系，可以确定接收到的地址波形的波头数对应的地址，将该地址作为自身的地址。

在本发明的一些实施例中，第一拨码开关11和对应的第一微处理器12设置于对应的容置槽30对应的后板位置处；或，

所有第一拨码开关11和所有第一微处理器12集中设置于机柜的后板上。

在本发明实施例中，各个容置槽30分别对应的第一拨码开关11、第一微处理器12可以各自设置于容置槽30对应的后板位置处，也可以集中设置于机柜后板的同一区域。

需要说明的是，上述第一拨码开关11、第一微处理器12也可以不设置在后板位置，可以设置于机柜的其他位置。

当隔离模块20设置于机柜上时，隔离模块20可以与对应的第一拨码开关11、第一微处理器12设置于同一区域。

在本发明的一些实施例中，参见图3和图4，地址波形生成模块10包括至少一个集中地址板13和第二微处理器14，集中地址板13和第二微处理器14一一对应连接；

第二微处理器14与至少两个隔离模块20连接；

集中地址板13用于生成至少两个地址信号，并把生成至少两个地址信号发送至对应的第二微处理器14；

第二微处理器14用于根据接收到的至少两个地址信号生成对应数量的地址波形，并将各个地址波形通过对应的隔离模块20发送至对应的容置槽30内放置的设备模块40，其中，与该第二微处理器14连接的隔离模块20的数量和该第二微处理器14生成的地址波形的数量相同。

其中，集中地址板13和第二微处理器14的数量是相同的。一组集中地址板13和第二微处理器14可以对应至少两个隔离模块20，即可以对应至少两个容置槽30。

同一个第二微处理器14生成的地址波形的数量、接收到的地址信号的数量以及与其连接的隔离模块20的数量是相同的。

集中地址板13生成的地址信号均是不同的，第二微处理器14生成的地址波形均是不同的。地址信号可以是包含频率或波头数的信号，不同的地址信号包含的频率或波头数是不行的。集中地址板13可以是任何可以实现生成至少两个不同的地址信号的器件，在此不做具体限定。

第二微处理器14可以根据接收到的地址信号生成对应频率或对应波头数的地址波形。

需要说明的是，第二微处理器14可能会出现与一个隔离模块20连接的情况。例如，有七个容置槽30，三个集中地址板13和三个第二微处理器14，则前两个第二微处理器14分别与三个隔离模块20连接，另一个第二微处理器14则与剩下的一个隔离模块20连接。

在一种可能的实现方式中，第二微处理器14与集中地址板13也可以不是一一对应的。与某个第二微处理器14对应连接的集中地址板13的数量可以和与该第二微处理器14对应连接的隔离模块20的数量相等。该第二微处理器14可以根据每个与其连接的集中地址板13发送的地址信号生成对应的地址波形，并通过对应的隔离模块20发送至对应的容置槽30内放置的设备模块40。

其中，第二微控制器可以为MCU。

在本发明实施例中，通过集中地址板13和第二微处理器14这种组合方式，可以节约拨码开关和微处理器，进一步降低占用空间，节约成本。

在本发明的一些实施例中，参见图3，集中地址板13和第二微处理器14的数量均为1个，第二微处理器14与所有的隔离模块20均连接；或，

参见图4，集中地址板13和第二微处理器14的数量均为至少两个，与各个第二微处理器14连接的隔离模块20的数量之和为所有隔离模块20的数量；

其中，当集中地址板13的数量为至少两个时，地址波形生成模块10还包括与集中地址板13一一对应连接的第二拨码开关15；

第二拨码开关15用于获取用户输入的拨码信号，并把用户输入的拨码信号发送至对应的集中地址板13；

集中地址板13还用于根据接收到的拨码信号生成至少两个地址信号。

当集中地址板13和第二微处理器14的数量均为1个时，该集中地址板13生成的地址信号的数量可以根据对应的容置槽30的数量确定。

当集中地址板13和第二微处理器14的数量均为至少两个时，集中地址板13可以根据对应的第二拨码开关15的拨码信号生成至少两个地址信号。

在本发明实施例中，若一个集中地址板13和一个第二微处理器14即可满足各个容置槽的地址需求，则地址波形生成模块10包括一个集中地址板13和一个第二微处理器14；若一个集中地址板13和一个第二微处理器14无法满足各个容置槽的地址需求，则地址波形生成模块10包括至少两个集中地址板13、至少两个第二微处理器14和至少两个第二拨码开关15。

示例性地，假设一个集中地址板13和一个第二微处理器14可以生成八个地址波形。若有八个容置槽30，则需要一个集中地址板13和一个第二微处理器14，集中地址板13可以生成八个不同的地址信号，并把八个不同的地址信号发送至第二微处理器14，第二微处理器14可以根据接收到的八个不同的地址信号生成一一对应的八个不同的地址波形，并将八个不同的地址波形分别通过对应的隔离模块20发送至对应的容置槽30内放置的设备模块40。

若有十六个容置槽30，则需要两个集中地址板13、两个第二微处理器14和两个第二拨码开关15，每个第二拨码开关15设置不同的拨码信号，发送至对应的集中地址板13，不同的集中地址板13根据不同的拨码信号生成不同的八个地址信号发送至对应的第二微处理器14，每个第二微处理器14根据接收到的八个地址信号生成八个不同的地址波形，并将八个不同的地址波形分别通过对应的隔离模块20发送至对应的容置槽30内放置的设备模块40。其中，两个第二微处理器14生成的总共十六个地址波形均是不同的。集中地址板13可以预先设置好拨码信号与地址信号的对应关系，根据该对应关系和接收到的拨码信号生成至少两个地址信号。

第二拨码开关15的位数可以根据集中地址板13的数量确定。若集中地址板13的数量为两个，则第二拨码开关15的位数为1，第一个第二拨码开关15的拨码信号为0，发送至对应的集中地址板13，对应的集中地址板13可以根据该拨码信号生成前八个地址信号，发送至对应的第二微处理器14；第二个第二拨码开关15的拨码信号为1，发送至对应的集中地址板13，对应的集中地址板13可以根据该拨码信号生成后八个地址信号，发送至对应的第二微处理器14。若集中地址板13的数量为3或4个，则第二拨码开关15的位数为2；若集中地址板13的数量为5～8个，则第二拨码开关15的位数为3；以此类推。

在本发明的一些实施例中，集中地址板13和对应的第二微处理器14设置于任意一个对应的容置槽30对应的后板位置处；或，

所有集中地址板13和所有第二微处理器14集中设置于机柜的后板上。

一组集中地址板13和第二微处理器14可以对应多个容置槽30，因此，一组集中地址板13和第二微处理器14可以设置于其对应的多个容置槽30中的任意一个容置槽30对应的后板位置处。所有集中地址板13和所有第二微处理器14也可以集中设置于机柜的后板的某一区域。当隔离模块20设置于机柜上时，隔离模块20可以与对应的第二微处理器14设置在同一区域，也可以设置在对应的容置槽30对应的后板位置处。第二拨码开关15可以与对应的集中地址板13设置于同一位置区域。

需要说明的是，上述集中地址板13、第二微处理器14、第二拨码开关15和隔离模块20也可以不设置在后板位置，可以设置于机柜的其他位置。

在本发明的一些实施例中，隔离模块20包括隔离光耦。

在本发明实施例中，可以通过隔离光耦实现隔离作用。

对应于上述并机地址识别系统，本发明实施例还提供了一种机柜，包括至少两个容置槽和如上任一种并机地址识别系统，与上述并机地址识别系统具有相同的有益效果。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述并机地址识别系统的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述装置中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的并机地址识别系统和方法，可以通过其它的方式实现。例如，以上所描述的并机地址识别系统实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种并机地址识别系统，其特征在于，包括地址波形生成模块和隔离模块；所述隔离模块与所述地址波形生成模块连接；

所述地址波形生成模块设置于机柜上，所述机柜包括至少两个容置槽，所述容置槽用于放置设备模块；

所述隔离模块和所述容置槽一一对应；

所述隔离模块用于与对应的容置槽内放置的设备模块连接；

所述地址波形生成模块用于生成各个容置槽分别对应的地址波形，并把各个容置槽分别对应的地址波形通过对应的隔离模块发送至对应的容置槽内放置的设备模块；

所述设备模块用于根据接收到的地址波形识别自身的地址。

2.根据权利要求1所述的并机地址识别系统，其特征在于，所述地址波形生成模块包括第一拨码开关和第一微处理器；

所述第一拨码开关、所述第一微处理器和所述容置槽一一对应；

所述第一微处理器分别与对应的第一拨码开关和对应的隔离模块连接；

所述第一拨码开关用于获取用户输入的拨码信号，并把所述用户输入的拨码信号发送至对应的第一微处理器；

所述第一微处理器用于根据所述用户输入的拨码信号生成地址波形，并把所述地址波形通过对应的隔离模块发送至对应的容置槽内放置的设备模块。

3.根据权利要求2所述的并机地址识别系统，其特征在于，所述第一微处理器还用于根据预设的拨码信号和频率的对应关系，生成频率为所述用户输入的拨码信号对应的频率的地址波形；

所述设备模块还用于确定接收到的地址波形的频率，并根据预设的频率和地址的对应关系，确定所述接收到的地址波形的频率对应的地址，并将该地址作为自身的地址。

4.根据权利要求2所述的并机地址识别系统，其特征在于，所述第一微处理器还用于根据预设的拨码信号和波头数的对应关系，生成波头数为所述用户输入的拨码信号对应的波头数的地址波形；

所述设备模块还用于确定接收到的地址波形的波头数，并根据预设的波头数和地址的对应关系，确定所述接收到的地址波形的波头数对应的地址，并将该地址作为自身的地址。

5.根据权利要求2所述的并机地址识别系统，其特征在于，所述第一拨码开关和对应的第一微处理器设置于对应的容置槽对应的后板位置处；或，

所有第一拨码开关和所有第一微处理器集中设置于所述机柜的后板上。

6.根据权利要求1所述的并机地址识别系统，其特征在于，所述地址波形生成模块包括至少一个集中地址板和第二微处理器，所述集中地址板和所述第二微处理器一一对应连接；

所述第二微处理器与至少两个隔离模块连接；

所述集中地址板用于生成至少两个地址信号，并把所述至少两个地址信号发送至对应的第二微处理器；

所述第二微处理器用于根据接收到的至少两个地址信号生成对应数量的地址波形，并将各个地址波形通过对应的隔离模块发送至对应的容置槽内放置的设备模块，其中，与该第二微处理器连接的隔离模块的数量和该第二微处理器生成的地址波形的数量相同。

7.根据权利要求6所述的并机地址识别系统，其特征在于，所述集中地址板和所述第二微处理器的数量均为1个，所述第二微处理器与所有的隔离模块均连接；或，

所述集中地址板和所述第二微处理器的数量均为至少两个，与各个第二微处理器连接的隔离模块的数量之和为所有隔离模块的数量；

其中，当所述集中地址板的数量为至少两个时，所述地址波形生成模块还包括与集中地址板一一对应连接的第二拨码开关；

所述第二拨码开关用于获取用户输入的拨码信号，并把所述用户输入的拨码信号发送至对应的集中地址板；

所述集中地址板还用于根据接收到的拨码信号生成至少两个地址信号。

8.根据权利要求6所述的并机地址识别系统，其特征在于，所述集中地址板和对应的第二微处理器设置于任意一个对应的容置槽对应的后板位置处；或，

所有集中地址板和所有第二微处理器集中设置于所述机柜的后板上。

9.根据权利要求1至8任一项所述的并机地址识别系统，其特征在于，所述隔离模块包括隔离光耦。

10.一种机柜，其特征在于，包括至少两个容置槽和如权利要求1至9任一项所述的并机地址识别系统。

Images