CN113300809B - 一种数据处理方法和装置 - Google Patents

一种数据处理方法和装置 Download PDF

Info

Publication number
CN113300809B
CN113300809B CN202010113372.0A CN202010113372A CN113300809B CN 113300809 B CN113300809 B CN 113300809B CN 202010113372 A CN202010113372 A CN 202010113372A CN 113300809 B CN113300809 B CN 113300809B
Authority
CN
China
Prior art keywords
block
data streams
decoding
data
data stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010113372.0A
Other languages
English (en)
Other versions
CN113300809A (zh
Inventor
李晓婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Mobile Communications Equipment Co Ltd
Original Assignee
Datang Mobile Communications Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Mobile Communications Equipment Co Ltd filed Critical Datang Mobile Communications Equipment Co Ltd
Priority to CN202010113372.0A priority Critical patent/CN113300809B/zh
Publication of CN113300809A publication Critical patent/CN113300809A/zh
Application granted granted Critical
Publication of CN113300809B publication Critical patent/CN113300809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明实施例提供了一种数据处理方法和装置，其中的方法包括：对待处理数据进行分流输入至少两路低密度奇偶校验LDPC译码核，以通过所述至少两路LDPC译码核输出至少两路译码数据流；将所述至少两路译码数据流分别存储在缓存区中，其中，每一路译码数据流对应一个缓存区；在所述缓存区均为非空时，从所述缓存区中分别读取至少两路译码数据流；对所述至少两路译码数据流进行拼接并去除译码数据流中的空字符，得到处理后的一路目标数据流。本发明实施例可以对至少两路译码数据流进行处理，并将多路数据流拼接为一路目标数据流，提高数据处理速度。

Description

一种数据处理方法和装置
技术领域
本发明涉及通信技术领域，尤其涉及一种数据处理方法和装置。
背景技术
在5G(5th Generation，第五代系统)协议中，LDPC(Low-density Parity-check，低密度奇偶校验)对数据进行译码后，需要将译码输出的CB(Code Block，码块)数据流拼接成TB(Transport Block，传输块)数据流，并对所述CB数据流和TB数据流进行CRC(CyclicRedundancy Check，循环冗余检验码)校验，以保证数据流的正确性。
目前，通常采用一路LDPC对数据进行译码处理，极大的限制了输出CB数据流的速度，进一步限制了CB数据流拼接成TB数据流的速度，导致对CB数据流和TB数据流进行CRC校验的效率低下。
发明内容
本发明实施例提供一种数据处理方法和装置，可以提高CB数据流拼接成TB数据流的速度，减少处理时延，进而可以提高对CB数据流和TB数据流进行CRC校验的效率。
本发明实施例提供了一种数据处理方法，所述方法包括：
对待处理数据进行分流输入至少两路低密度奇偶校验LDPC译码核，以通过所述至少两路LDPC译码核输出至少两路译码数据流；
将所述至少两路译码数据流分别存储在缓存区中，其中，每一路译码数据流对应一个缓存区；
在所述缓存区均为非空时，从所述缓存区中分别读取至少两路译码数据流；
对所述至少两路译码数据流进行拼接并去除译码数据流中的空字符，得到处理后的一路目标数据流。
本发明实施例提供了一种数据处理装置，所述装置包括：
输入模块，用于对待处理数据进行分流输入至少两路低密度奇偶校验LDPC译码核，以通过所述至少两路LDPC译码核输出至少两路译码数据流；
存储模块，用于将所述至少两路译码数据流分别存储在缓存区中，其中，每一路译码数据流对应一个缓存区；
读取模块，用于在所述缓存区均为非空时，从所述缓存区中分别读取至少两路译码数据流；
拼接模块，用于对所述至少两路译码数据流进行拼接并去除译码数据流中的空字符，得到处理后的一路目标数据流。
本发明实施例包括以下优点：
本发明实施例通过至少两路LDPC译码核对待处理数据进行译码处理，并输出至少两路译码数据流，分别存储所述两路译码数据流，在所述缓存区均为非空时，从所述缓存区中分别读取所述译码数据流，并对所述至少两路译码数据流进行拼接和去除译码数据流中的空字符的操作，将至少两路译码数据流拼接处理为一路目标数据流。因此，本发明实施例，能够对输出的至少两路数据流，以流水处理的方式进行拼接和处理，以得到一路目标数据流，提高输出CB数据流的速度，提高CB数据流拼接成TB数据流的速度，以此可以提高对CB数据流和TB数据流进行CRC校验的效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了本发明的一种数据处理方法实施例一的流程图；
图2示出了本发明实施例一提供的一种数据处理方法示意图；
图3示出了本发明的一种数据处理方法实施例二的流程图；
图4示出了本发明实施例二提供的一种数据处理方法时序图的例图；
图5示出了本发明的一种数据处理装置实施例的结构框图；
图6示出了本发明提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
方法实施例一
参照图1，示出了本发明的一种数据处理方法实施例一的流程图，具体可以包括：
步骤101、对待处理数据进行分流输入至少两路低密度奇偶校验LDPC译码核，以通过所述至少两路LDPC译码核输出至少两路译码数据流。
本发明实施例提供的数据处理方法可以应用于各种通信系统，例如：GSM(GlobalSystemofMobile communication，全球移动通讯)系统、CDMA(Code DivisionMultipleAccess，码分多址)系统、WCDMA(Wideband Code Division Multiple Access，宽带码分多址)系统、GPRS(General Packet Radio Service，通用分组无线业务)、LTE(LongTermEvolution，长期演进)系统、LTE FDD(Frequency Division Duplex，频分双工)系统、LTE TDD(Time Division Duplex，时分双工)、UMTS(Universal Mobi leTelecommunication System，通用移动通信系统)、WiMAX(Worldwide Interoperabi lityforMicrowave Access，全球互联微波接入)通信系统、5G或NR(New Radio，新无线)等。
所述待处理数据指在上述通信系统中，需要进行译码处理的数据，将所述待处理数据进行分流输入至少两路LDPC译码核中进行译码处理，在译码处理后，所述至少两路LDPC译码核能够同时输出至少两路译码数据流，因此可以提高对待处理数据的译码效率。
所述分流输入的规则以及LDPC译码核的个数由本领域技术人员根据业务实际情况进行设置，本发明实施例不做限制。例如，可以设置两路LDPC译码核，对待处理数据进行分块，将第1个、第3个、第5个…数据块输入第一路LDPC译码核进行译码，以及将第2个、第4个、第6个…数据块输入第二路LDPC译码核进行译码。
步骤102、将所述至少两路译码数据流分别存储在缓存区中，其中，每一路译码数据流对应一个缓存区。
将所述LDPC译码核进行译码后输出的译码数据流，以码块CB为单位存储在缓存区cycbuffer中，所述缓存区cycbuffer作为缓存空间，可以使所述LDPC译码核输出的数据流在存储完成之后，再供给转换模块取用，因此，可以保证从缓存区cycbuffer中读取译码数据时，以CB块读取，中间不会出现断点，可以保证所述数据流的完整性。另外，所述每一路LDPC译码核对应一路缓存区。
步骤103、在所述缓存区均为非空时，从所述缓存区中分别读取至少两路译码数据流。
当至少两路LDPC译码核对应的至少两路缓存区中，均存储有译码数据流后，从所述缓存区中分别读取至少两路译码数据流。例如，可以通过预置的转换模块cb_interval_delete，从所述缓存区中分别读取至少两路译码数据流。所述LDPC译码核进行译码后输出的译码数据流，以码块CB为单位存在缓存区cycbuffer中，因此，转换模块可以按照CB单位读取译码数据，得到至少两路CB数据流。所述转换模块为技术人员根据业务需要进行设置的模块，所述转换模块至少包括预设读取译码数据流规则，所述预设读取译码数据流规则可以与步骤101中所述分流输入的规则对应，所述预设读取译码数据流规则由技术人员设置，能够在读取过程中保证数据的完整性、正确性。
例如，将待处理数据输入两路LDPC译码核进行译码，两路LDPC译码核输出的两路译码数据流可以存储在两路缓存区中，每一路LDPC译码核对应一路缓存区。当两路缓存区均为非空时，所述转换模块可以从两路缓存区中按序依次读取译码数据。
步骤104、对所述至少两路译码数据流进行拼接并去除译码数据流中的空字符，得到处理后的一路目标数据流。
在所述转换模块中，实时的对所述转换模块读取到的至少两路译码数据流(CB数据流)进行拼接，并在拼接后去除译码数据流中的空字符，得到处理后的一路目标数据流，所述一路目标数据流即为将至少两路CB数据流拼接得到的一路TB数据流。
参见图2，为本发明实施例一提供的一种数据处理方法示意图。
如图2所示，通过两路LDPC译码核对待处理数据进行译码，分别输出两路译码数据流，并将所述两路译码数据流以CB块为单元，分别存储在两路缓存区cycbuffer中，所述两路译码数据流分别标记为数据流0和数据流1，当两路缓存区中均存储入数据流后(也即，两路缓存区中均为非空)，转换模块cb_interval_delete自主向缓存区输入读地址，以使缓存区cycbuffer根据所述读地址，向所述缓存区输出CB数据流，分别标记为CB数据流0和CB数据流1。在所述转换模块中对两路CB数据流进行拼接以及去除空字符，得到一路TB数据流。
综上，本发明实施例通过至少两路LDPC译码核对待处理数据进行译码处理，并输出至少两路译码数据流，分别存储所述两路译码数据流，在所述缓存区均为非空时，从所述缓存区中分别读取所述译码数据流，并对所述至少两路译码数据流进行拼接和去除译码数据流中的空字符的操作，将至少两路译码数据流拼接处理为一路目标数据流。因此，本发明实施例，能够对输出的至少两路数据流，以流水处理的方式进行拼接和处理，以得到一路目标数据流，提高输出CB数据流的速度，提高CB数据流拼接成TB数据流的速度，以此可以提高对CB数据流和TB数据流进行CRC校验的效率。
方法实施例二
参照图3，示出了本发明的一种数据处理方法实施例二的流程图，具体可以包括：
步骤301、对待处理数据进行分流输入至少两路低密度奇偶校验LDPC译码核，以通过所述至少两路LDPC译码核输出至少两路译码数据流。
步骤302、将所述至少两路译码数据流分别存储在缓存区中，其中，每一路译码数据流对应一个缓存区。
将所述LDPC译码核进行译码后输出的译码数据流，以码块CB为单位存储在缓存区cycbuffer中，所述缓存区cycbuffer作为缓存空间，可以使所述LDPC译码核输出的数据流在存储完成之后，再供给转换模块取用，因此，可以保证从缓存区cycbuffer中读取译码数据时，以CB块读取，中间不会出现断点，可以保证所述数据流的完整性。
步骤303、在所述缓存区均为非空时，从所述缓存区中分别读取至少两路译码数据流。
可选的，步骤303中所述从所述缓存区中分别读取至少两路译码数据流，包括：
以码块CB为单位，从所述至少两路译码数据流分别对应的缓存区中读取译码数据，得到至少两路CB数据流。
所述LDPC译码核进行译码后输出的译码数据，以码块CB为单位存在缓存区中，当转换模块读取译码数据时，所述转换模块向缓存区输入读地址，所述缓存区根据所述读地址，向所述转换模块输出以码块CB为单位的译码数据流，即CB数据流。
步骤304、对所述至少两路译码数据流进行拼接。
可选的，所述步骤304，包括：
步骤A1、按照对待处理数据进行分流的码块顺序，从所述至少两路译码数据流分别对应的缓存区中读取CB块。
需要说明的是，所述转换模块为技术人员根据业务需要进行设置的模块，所述转换模块至少包括预设读取译码数据流规则，所述预设读取译码数据流规则可以与对待处理数据进行分流的码块顺序对应，所述预设读取译码数据流规则由技术人员设置，能够在读取过程中保证读取到的CB块的完整性和准确性，以及保证读取到的CB数据流的完整性和准确性。
一路所述CB数据流包含至少一个CB块，如：一路CB数据流为0_1_2_3、4_5_6_7、8_9_10_11、12_13_14_x、15_16_17_18、19_20_21_22、23_24_25_26、27_28_29_x，其中0_1_2_3、4_5_6_7、8_9_10_11、12_13_14_x为该CB数据流中的一个CB块，15_16_17_18、19_20_21_22、23_24_25_26、27_28_29_x为该CB数据流中的另一个CB块，所述x表示空字符。
如图4所示，本发明实施例二提供的一种数据处理方法时序图的例图。
例如，两路缓存区中分别存储有两路CB数据流，CB数据流0：cb0 cb2 cb4；CB数据流1：cb1 cb3，所述转换模块从所述两路缓存区中读取两路CB数据流，读取顺序为：cb0 cb1cb2 cb3 cb4，表示为图4中的i_ram_data五个CB块。
步骤A2、每读取一个CB块，计算读取的当前CB块所需的移动位数。
在转换模块读取CB数据流的过程中，每读取到一个CB块，需要对当前读取到的CB块进行计算。
可选的，在对CB块进行计算的同时，需要对CB块进行打拍以及暂存，所述打拍指对读取到的CB块在时间上延迟一拍，例如，在图4中表示为将读取得到的i_ram_data五个CB块，进行延迟一拍，得到r_ram_data_d1。
所述暂存能够存储所述转换模块读取到的CB块，保证CB块之间的位移操作能够顺利进行。
可选的，所述步骤A2，包括：
步骤a1、计算所述前一个CB块的尾部的暂余位数。
参见图4，第一个CB块(前一个CB块)0_1_2_3、4_5_6_7、8_9_10_11、12_13_14_x中的暂余位数为3。
步骤a2、根据所述暂余位数以及所述前一个CB块中空字符个数，计算所述当前CB块所需的移动位数。
如，图4中第1个CB块的尾部包含空字符个数为1。则第一个CB块(前一个CB块)0_1_2_3、4_5_6_7、8_9_10_11、12_13_14_x中的暂余位数为3，空字符个数为1，因此，所述当前CB块所需的移动位数为3。
步骤A3、将前一个CB块的尾部拼接到所述当前CB块的头部，并且根据所述移动位数，对所述当前CB块中的有效字符进行移位，以将所述至少两路译码数据流拼接成一路数据流。
可选的，所述前一个CB块的尾部拼接到所述当前CB块的头部，包括：将所述前一个CB块尾部的暂余位数对应的有效字符填充至所述当前CB块的头部。
在当前CB块到来之前，所述转换模块已对前一个CB块进行计算，得到当前CB块将进行数据拼接的过程中，需要向后位移的移动位数。在所述移位处理进行拼接的过程中，所述转换模块不需要在前一个CB块后处理完成，继续等待当前CB块的处理。本发明可以在当前CB块到来时，直接按照计算好的移动位数，对当前CB块进行移位处理，因此，可以提高拼接速度。
可选的，所述将所述前一个CB块尾部的暂余位数对应的有效字符填充至所述当前CB块的头部之后，还包括：将前一个CB块的空字符，移动到当前CB块的尾部。
参见图4，第一个CB块(前一个CB块)0_1_2_3、4_5_6_7、8_9_10_11、12_13_14_x中的暂余位数为3，空字符个数为1，第二个CB块(当前CB块)15_16_17_18、19_20_21_22、23_24_25_26、27_28_29_x。此时将前一个CB块中的3个有效字符填充到当前CB块的头部，使当前CB块的所有字符向后移3位，并将前一个CB块的空字符，移动到当前CB块的尾部，得到拼接后的一路数据流0_1_2_3、4_5_6_7、8_9_10_11、12_13_14_15、16_17_18_19、20_21_22_23、24_25_26_27、28_29_x_x，即，实现将整个CB块的数据重新组合。
拼接后的CB块(一路数据流)尾部的空字符包括前一个CB块的空字符和当前CB块原来的空字符，需要说明的是，当下一个CB块到来时，所述下一个CB块即更新为当前CB块，即前一个CB块指已拼接的最后一个CB块，此时，所述前一个CB块的尾部空字符个数即为已经拼接后的CB块尾部空字符个数。
参见图4，所示R_data_tail_num信号表示当前CB块中的空字符nullbit个数，所示R_data_header_num信号指前一个CB块计算结束后，累计计算得到的所述空字符null bit个数，即，当前CB块到来时，已经拼接后的CB块尾部空字符个数。
步骤305、去除译码数据流中的空字符，得到处理后的一路目标数据流。
可选的，所述步骤305，包括：
步骤B1、判断已拼接的CB块的尾部是否包含空字符。
在所述转换模块读取CB数据流以及拼接CB数据流的过程中，将同时输出VLD信号，所述VLD信号用于判断已拼接的CB块尾部数据是否包含空字符。参见图4，out_data_vld表示已拼接的CB块对应的VLD信号。如，拼接后CB块为0_1_2_3、4_5_6_7、8_9_10_11、12_13_14_15、16_17_18_19、20_21_22_23、24_25_26_27、28_29_x_x，则VLD信号将以零电平表示CB块28_29_x_x，即所述CB块尾部包含空字符。所述VLD信号以1电平表示有效信号，以0电平表示包含有空字符的无效信号，所述有效信号对应为有效数据，所述无效信号对应为无效数据。
步骤B2、若包含空字符，则去除所述CB块尾部的空字符，以得到处理后的一路目标数据流。
当所述转换模块根据VLD信号，判断得出已拼接的CB块的尾部包含空字符时，将去除所述CB块尾部的空字符，以得到处理后的一路目标数据流(TB数据流)。如已拼接的CB数据块为0_1_2_3、4_5_6_7、8_9_10_11、12_13_14_15、16_17_18_19、20_21_22_23、24_25_26_27、28_29_x_x，去除空字符得到：0_1_2_3、4_5_6_7、8_9_10_11、12_13_14_15、16_17_18_19、20_21_22_23、24_25_26_27、28_29，即，实现将并行的多路CB数据流，重新组合为一路TB数据流，高效的完成CB数据转TB数据的处理速度，实现去除CB数据之间空字符。
综上，本发明实施例通过至少两路LDPC译码核对待处理数据进行译码处理，并输出至少两路译码数据流，分别存储所述两路译码数据流，在所述缓存区均为非空时，从所述缓存区中分别读取所述译码数据流，并对所述至少两路译码数据流进行拼接和去除译码数据流中的空字符的操作，将至少两路译码数据流拼接处理为一路目标数据流。因此，本发明实施例，能够对输出的至少两路数据流，实时的以流水处理的方式进行拼接和处理，以得到一路目标数据流，提高输出CB数据流的速度，提高CB数据流拼接成TB数据流的速度，以此提高对CB数据流和TB数据流进行CRC校验的效率。
装置实施例
参照图5，示出了本发明的一种数据处理装置实施例的结构框图，具体可以包括：
输入模块501，用于对待处理数据进行分流输入至少两路低密度奇偶校验LDPC译码核，以通过所述至少两路LDPC译码核输出至少两路译码数据流。
存储模块502，用于将所述至少两路译码数据流分别存储在缓存区中，其中，每一路译码数据流对应一个缓存区。
读取模块503，用于在所述缓存区均为非空时，从所述缓存区中分别读取至少两路译码数据流。
拼接模块504，用于对所述至少两路译码数据流进行拼接并去除译码数据流中的空字符，得到处理后的一路目标数据流。
可选的，所述读取模块503，包括：
读取子模块，用于以码块CB为单位，从所述至少两路译码数据流分别对应的缓存区中读取译码数据，得到至少两路CB数据流。
可选的，所述拼接模块504，包括：
读取CB块子模块，用于按照对待处理数据进行分流的码块顺序，从所述至少两路译码数据流分别对应的缓存区中读取CB块。
计算子模块，用于每读取一个CB块，计算读取的当前CB块所需的移动位数。
移位拼接子模块，用于将所述当前CB块拼接到前一个CB块的尾部，并且根据所述移动位数，对所述当前CB块中的有效字符进行移位，以将所述至少两路译码数据流拼接成一路数据流。
可选的，所述计算子模块，包括：
计算暂余单元，用于计算所述前一个CB块的尾部的暂余位数。
计算移动位数单元，用于根据所述暂余位数以及所述前一个CB块中空字符个数，计算所述当前CB块所需的移动位数。
所述移位拼接子模块，包括：
填充单元，用于将所述前一个CB块尾部的暂余位数对应的有效字符填充至所述当前CB块的头部。
可选的，所述拼接模块504，包括：
判断子模块，用于判断已拼接的CB块的尾部是否包含空字符。
去除子模块，用于若包含空字符，则去除所述CB块尾部的空字符，以得到处理后的一路目标数据流。
综上，本发明实施例通过至少两路LDPC译码核对待处理数据进行译码处理，并输出至少两路译码数据流，分别存储所述两路译码数据流，在所述缓存区均为非空时，从所述缓存区中分别读取所述译码数据流，并对所述至少两路译码数据流进行拼接和去除译码数据流中的空字符的操作，将至少两路译码数据流拼接处理为一路数据流。因此，本发明实施例，能够对输出的至少两路数据流，以流水处理的方式进行拼接和处理，以得到一路目标数据流，提高输出CB数据流的速度，提高CB数据流拼接成TB数据流的速度，以此提高对CB数据流和TB数据流进行CRC校验的效率。
参照图6，示出了本发明提供的一种电子设备的结构示意图。
参见图6，所述电子设备包括存储器601、处理器602、总线603以及存储在存储器601上并可在处理器上运行的计算机程序。其中，所述存储器601、处理器602通过所述总线603完成相互间的通信。
所述处理器602用于调用所述处理器601中的程序指令，以执行所述程序时实现本发明实施例所述的数据处理方法的步骤。
本发明又提供了一种存储介质，所述存储介质上存储有计算机程序，所述程序被处理器执行时实现本发明实施例所述的数据处理方法的步骤。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种数据处理方法和装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种数据处理方法，其特征在于，所述方法包括：
对待处理数据进行分流输入至少两路低密度奇偶校验LDPC译码核，以通过所述至少两路LDPC译码核输出至少两路译码数据流；
将所述至少两路译码数据流分别存储在缓存区中，其中，每一路译码数据流对应一个缓存区；
在所述缓存区均为非空时，从所述缓存区中分别读取至少两路译码数据流；
对所述至少两路译码数据流进行拼接并去除译码数据流中的空字符，得到处理后的一路目标数据流；
所述对所述至少两路译码数据流进行拼接，包括：
按照对待处理数据进行分流的码块顺序，从所述至少两路译码数据流分别对应的缓存区中读取CB块；
每读取一个CB块，计算读取的当前CB块所需的移动位数；
所述计算读取的当前CB块所需的移动位数，包括：
计算前一个CB块的尾部的暂余位数；
根据所述暂余位数以及所述前一个CB块中的空字符个数，计算所述当前CB块所需的移动位数；
所述将前一个CB块的尾部拼接到所述当前CB块的头部，包括：
将所述前一个CB块尾部的暂余位数对应的有效字符填充至所述当前CB块的头部；
所述暂余位数为所述CB块中最后一次输出的数据流中非空字符的数量。
2.根据权利要求1所述的方法，其特征在于，所述从所述缓存区中分别读取至少两路译码数据流，包括：
以码块CB为单位，从所述至少两路译码数据流分别对应的缓存区中读取译码数据，得到至少两路CB数据流。
3.根据权利要求2所述的方法，其特征在于，所述对所述至少两路译码数据流进行拼接，还包括：
将前一个CB块的尾部拼接到所述当前CB块的头部，并且根据所述移动位数，对所述当前CB块中的有效字符进行移位，以将所述至少两路译码数据流拼接成一路数据流。
4.根据权利要求1所述的方法，其特征在于，所述去除译码数据流中的空字符，得到处理后的一路目标数据流，包括：
判断已拼接的CB块的尾部是否包含空字符；
若包含空字符，则去除所述CB块尾部的空字符，以得到处理后的一路目标数据流。
5.一种数据处理装置，其特征在于，所述装置包括：
输入模块，用于对待处理数据进行分流输入至少两路低密度奇偶校验LDPC译码核，以通过所述至少两路LDPC译码核输出至少两路译码数据流；
存储模块，用于将所述至少两路译码数据流分别存储在缓存区中，其中，每一路译码数据流对应一个缓存区；
读取模块，用于在所述缓存区均为非空时，从所述缓存区中分别读取至少两路译码数据流；
拼接模块，用于对所述至少两路译码数据流进行拼接并去除译码数据流中的空字符，得到处理后的一路目标数据流；
所述拼接模块，包括：
读取CB块子模块，用于按照对待处理数据进行分流的码块顺序，从所述至少两路译码数据流分别对应的缓存区中读取CB块；
计算子模块，用于每读取一个CB块，计算读取的当前CB块所需的移动位数；
所述计算子模块，包括：
计算暂余单元，用于计算前一个CB块的尾部的暂余位数，所述暂余位数为所述CB块中最后一次输出的数据流中非空字符的数量；
计算移动位数单元，用于根据所述暂余位数以及所述前一个CB块中空字符个数，计算所述当前CB块所需的移动位数；
移位拼接子模块，包括：
填充单元，用于将所述前一个CB块尾部的暂余位数对应的有效字符填充至所述当前CB块的头部。
6.根据权利要求5所述的装置，其特征在于，所述读取模块，包括：
读取子模块，用于以码块CB为单位，从所述至少两路译码数据流分别对应的缓存区中读取译码数据，得到至少两路CB数据流。
7.根据权利要求6所述的装置，其特征在于，所述拼接模块，还包括：
移位拼接子模块，用于将前一个CB块的尾部拼接到所述当前CB块的头部，并且根据所述移动位数，对所述当前CB块中的有效字符进行移位，以将所述至少两路译码数据流拼接成一路数据流。
8.根据权利要求6所述的装置，其特征在于，所述拼接模块，包括：
判断子模块，用于判断已拼接的CB块的尾部是否包含空字符；
去除子模块，用于若包含空字符，则去除所述CB块尾部的空字符，以得到处理后的一路目标数据流。
9.一种电子设备，其特征在于，包括：处理器、存储器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现如权利要求1-4中任意一个所述的数据处理方法。
10.一种可读存储介质，其特征在于，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行如方法权利要求1-4中任意一个所述的数据处理方法。
CN202010113372.0A 2020-02-24 2020-02-24 一种数据处理方法和装置 Active CN113300809B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010113372.0A CN113300809B (zh) 2020-02-24 2020-02-24 一种数据处理方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010113372.0A CN113300809B (zh) 2020-02-24 2020-02-24 一种数据处理方法和装置

Publications (2)

Publication Number Publication Date
CN113300809A CN113300809A (zh) 2021-08-24
CN113300809B true CN113300809B (zh) 2022-08-16

Family

ID=77317745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010113372.0A Active CN113300809B (zh) 2020-02-24 2020-02-24 一种数据处理方法和装置

Country Status (1)

Country Link
CN (1) CN113300809B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102932003A (zh) * 2012-09-07 2013-02-13 上海交通大学 基于gpu架构的qc-ldpc码的加速译码方法
CN106911336A (zh) * 2017-01-17 2017-06-30 清华大学 多核调度的高速并行低密度奇偶校验译码器及其译码方法
CN109495115A (zh) * 2018-11-01 2019-03-19 哈尔滨工业大学 一种基于fpga的ldpc译码器及译码方法
CN109952729A (zh) * 2019-01-31 2019-06-28 香港应用科技研究院有限公司 并行ldpc解码器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100918763B1 (ko) * 2003-11-14 2009-09-24 삼성전자주식회사 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
US20060218459A1 (en) * 2004-08-13 2006-09-28 David Hedberg Coding systems and methods
CN101667884A (zh) * 2008-09-03 2010-03-10 中兴通讯股份有限公司 信道编码方法及装置、信道译码方法及装置
JP2019149589A (ja) * 2016-07-08 2019-09-05 シャープ株式会社 基地局装置、端末装置、通信方法、および、集積回路
CN109246022B (zh) * 2018-10-29 2022-03-25 京信网络系统股份有限公司 物理层加速控制方法、装置及其物理层加速卡、服务器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102932003A (zh) * 2012-09-07 2013-02-13 上海交通大学 基于gpu架构的qc-ldpc码的加速译码方法
CN106911336A (zh) * 2017-01-17 2017-06-30 清华大学 多核调度的高速并行低密度奇偶校验译码器及其译码方法
CN109495115A (zh) * 2018-11-01 2019-03-19 哈尔滨工业大学 一种基于fpga的ldpc译码器及译码方法
CN109952729A (zh) * 2019-01-31 2019-06-28 香港应用科技研究院有限公司 并行ldpc解码器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
星地高速数传系统LDPC编码器ASIC集成芯片设计;张浩等;《宇航学报》;20150130(第01期);全文 *

Also Published As

Publication number Publication date
CN113300809A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
CN103827818B (zh) Fifo加载指令
US11342945B2 (en) Method and apparatus for processing rate matching of polar codes
JP3256504B2 (ja) ソフトシンボル確信レベルの生成方法
US20070022225A1 (en) Memory DMA interface with checksum
CN115037814A (zh) 一种基于fpga硬件加速的tcp/udp校验和的确定方法
CN104768025A (zh) 一种视频坏帧修复方法及装置
JP4767266B2 (ja) 演算ユニット、エラー訂正復号回路及び誤り位置多項式の演算方法
CN113300809B (zh) 一种数据处理方法和装置
CN107193685B (zh) 基于闪存存储设备的纠删方法及装置
CN109391347B (zh) 编译码方法及装置
CN113744744B (zh) 一种音频编码方法、装置、电子设备及存储介质
JP2007174312A (ja) 符号化回路およびデジタル信号処理回路
AU713403B2 (en) Method and apparatus for generating a transform
CN113518033B (zh) 路由方法、路由器和设备
GB2492249A (en) Solving control bits of butterfly networks in Turbo decoders
CN115812305A (zh) 一种编解码方法及装置
CA2730860C (en) Low-latency viterbi survivor memory architecture and method using register exchange, trace-back, and trace-forward
CN109474376B (zh) 编码方法及装置
JP7384525B2 (ja) 情報処理回路、通信システム、および情報処理方法
US11936401B2 (en) Polar code decoding method and apparatus, storage medium, and terminal
JPH09171462A (ja) 演算装置
JP2005233993A (ja) 音声伝送システム
CN105721105B (zh) 一种基于字节流的解码方法
CN109787713B (zh) 一种循环冗余校验crc计算方法和装置
KR20100068795A (ko) 테일 바이팅 길쌈 부호화 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant